CN100547781C - 转接焊垫设于有源电路正上方的集成电路结构 - Google Patents

转接焊垫设于有源电路正上方的集成电路结构 Download PDF

Info

Publication number
CN100547781C
CN100547781C CNB2004100982514A CN200410098251A CN100547781C CN 100547781 C CN100547781 C CN 100547781C CN B2004100982514 A CNB2004100982514 A CN B2004100982514A CN 200410098251 A CN200410098251 A CN 200410098251A CN 100547781 C CN100547781 C CN 100547781C
Authority
CN
China
Prior art keywords
metal
pad
switch
integrated circuit
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100982514A
Other languages
English (en)
Other versions
CN1783474A (zh
Inventor
吴炳昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2004100982514A priority Critical patent/CN100547781C/zh
Publication of CN1783474A publication Critical patent/CN1783474A/zh
Application granted granted Critical
Publication of CN100547781C publication Critical patent/CN100547781C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种BOAC集成电路结构包含一焊垫结构、一由至少一对共平面的金属电极所构成并且位于焊垫结构下方的金属-金属电容、至少一金属内连线层、至少一介层插塞电连接焊垫结构与金属内连线层以及一有源电路，设于焊垫结构下方并位于一半导体底层之上。

Description

转接焊垫设于有源电路正上方的集成电路结构
技术领域
本发明涉及一种半导体集成电路(integrated circuit)结构，特别是涉及一种可进行有源电路正上方焊接(wire bonding over active circuit，以下简称为BOAC)以及焊垫下方形成有电容的集成电路结构。
背景技术
随着半导体技术的进步以及集成电路的元件最小尺寸不断缩小，也使得单一芯片的体积越来越小。然而，此时散布在芯片周边成排的转接焊垫(bonding pad)却成为芯片体积进一步缩小的障碍。因为如本领域技术人员所知，一般在转接焊垫正下方的芯片区域是不容许布设有有源电路(activecircuit)。这是由于芯片制造与设计者考虑到当芯片在进行打线焊接(bonding)时，须避免在转接焊垫上所承受的机械应力(mechanical stress)破坏到在转接焊垫正下方的集成电路。此外，目前功能性IC以及系统整合芯片(SOC)的需求越来越多，故如何解决芯片在进行打线焊接时，能适当分散转接焊垫上所承受的机械应力，同时能更有效应用转接焊垫下方的空间，以使转接焊垫正下方的芯片区域得以布设有源电路或特定元件，俾使芯片体积得以进一步缩小，业已成为当前芯片制造设计者努力的方向。
请参阅图1，图1为现有集成电路结构的上视图。集成电路芯片10中间为一核心区域12，其内部形成许多有源电路元件，而集成电路芯片10表面周围还配置有多个转接焊垫14。其中，为了避免于转接焊垫14进行打线焊接(bonding)时，机械应力破坏转接焊垫14下方的电路元件，因此部份特定元件，例如电容16，设置于各转接焊垫14与核心区域12之间。而为了解决现有集成电路芯片10无法有效应用转接焊垫下方空间的缺憾，韩国三星电子股份有限公司(Samsung Electronics Ltd.)的美国专利第6476459号，便揭露一种于焊垫下方形成电容的集成电路结构，此电容结构为两个不同电位的导体相重叠于不同平面并且其中间具有一介电层，以构成一电容，进而改善转接焊垫下方的空间利用。
然而，美国专利第6476459号仍潜藏着支撑结构过于薄弱以及工艺步骤稍嫌繁琐等缺点。因此，如何更妥善利用共平面的导体以形成电容，并同时强化集成电路进行打线焊接时的支撑结构，便为本发明所欲揭露的重点。
发明内容
本发明的主要目的在于提供一种BOAC集成电路结构，本发明的BOAC集成电路结构具有至少一个由一对共平面金属电极所构成的金属-金属电容(metal-metal capacitor)，位于焊垫结构下方。
根据本发明的目的，本发明的BOAC集成电路结构包含一焊垫结构，此焊垫结构包含一可焊接金属垫、一最上层金属内连线层、一设于可焊接金属垫与最上层金属内连线层之间的缓冲介电层以及至少一第一介层插塞电连接可焊接金属垫与最上层金属内连线层，此BOAC集成电路结构另外包含至少一金属-金属电容由至少一对共平面的金属电极所构成，位于焊垫结构下方、至少一金属内连线层、至少一第二介层插塞电连接焊垫结构与金属内连线层以及一有源电路，设于焊垫结构下方并位于一半导体底层之上。
根据本发明的目的，本发明更可形成多对两两共平面的金属电极彼此垂直堆栈以形成金属-金属电容。
由于本发明的金属-金属电容由一对共平面的金属电极所构成，因此可利用一次标准铜镶嵌(copper damascene)工艺来制造，如此便能使工艺简化。另外本发明可利用多对两两共平面的金属电极彼此垂直堆栈以形成金属-金属电容，所以可储存大量的电荷于本发明的金属-金属电容中，另由于本发明的电容结构亦是一个良好的强化支撑结构，可以保护其下方的有源电路。
为了能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而所附图式仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1为现有集成电路结构的上视图。
图2为依据本发明第一优选实施例的BOAC集成电路结构剖面示意图。
图3为本发明BOAC集成电路结构的金属-金属电容立体示意图。
图4为依据本发明第二优选实施例的BOAC集成电路结构剖面示意图。
简单符号说明
10集成电路芯片            12核心区域
14转接焊垫                16电容
20BOAC集成电路结构        22焊垫结构
24有源电路区域            26可焊接金属垫
28最上层金属内连线层      30第一介层插塞
32第一介层插塞            36缓冲介电层
38半导体基底              40金氧半导体晶体管元件
42金氧半导体晶体管元件    44金氧半导体晶体管元件
46浅沟隔离                48浅沟隔离
50离子扩散区              52离子扩散区
54离子扩散区              56离子扩散区
58离子扩散区              60层间介电层
62金属层间介电层          64金属层间介电层
66金属层间介电层          68金属层间介电层
70金属内连线层            72金属内连线层
74金属内连线层            76金属内连线层
78金属内连线层            80金属内连线层
82金属内连线层            84金属-金属电容
86接触插塞                88介层插塞
89梳状金属阴极            91梳状金属阳极
90介层插塞                92介层插塞
94介层插塞                96介层插塞
98介层插塞                100保护层
102第二介层插塞           104第二介层插塞
106第二介层插塞           108焊接窗口区域
120BOAC集成电路结构       122有源电路区域
124半导体基底             126金氧半导体晶体管元件
128金氧半导体晶体管元件   130金氧半导体晶体管元件
132浅沟隔离               134浅沟隔离
136离子扩散区             138离子扩散区
140离子扩散区        142离子扩散区
144离子扩散区        146层间介电层
148金属层间介电层    150金属层间介电层
152金属层间介电层    154金属层间介电层
156金属内连线层      158金属内连线层
160金属内连线层      162金属内连线层
164金属内连线层      166金属-金属电容
168金属-金属电容     170焊垫结构
172可焊接金属垫      174最上层金属内连线层
176第一介层插塞      178第一介层插塞
180缓冲介电层        182第二介层插塞
184第二介层插塞      186第二介层插塞
188保护层            190梳状金属阴极
192梳状金属阳极      194梳状金属阴极
196梳状金属阳极
具体实施方式
请参阅图2，图2为依据本发明第一优选实施例的BOAC集成电路结构20剖面示意图。如图2所示，本发明的BOAC集成电路结构20包括一焊垫结构22以及一有源电路区域24。其中，焊垫结构22为一增强(reinforcement)结构，其包括有一可焊接金属垫26、一最上层金属内连线层28、第一介层插塞30及32位于可焊接金属垫26下方并分别电连接可焊接金属垫26与最上层金属内连线层28，以及一缓冲介电层36位于可焊接金属垫26与最上层金属内连线层28之间。
有源电路区域24包括有输入/输出(I/O)元件/线路或者静电保护(ESD)元件/线路，并且由多个制作于半导体基底38表面上的金氧半导体晶体管元件40、42及44、浅沟隔离46及48、离子扩散区50、52、54、56及58、层间介电层60、金属层间介电层62、64、66及68、数层金属内连线层70、72、74、76、78、80及82以及金属-金属电容84等电子元件所构成。为方便说明，以下本发明的第一优选实施例以五层金属内连线为例做说明，然而，本领域技术人员应理解本发明的范畴不限于此，而以权利要求中所述的范畴为准。本发明亦可应用于具有六、七层或更多层金属内连线的集成电路中。
金属内连线层70及72定义于层间介电层60中，并以接触插塞86与制作于半导体基底38表面上的金氧半导体晶体管元件40、42及44、离子扩散区50、52、54、56及58电连接。其中层间介电层60可以为二氧化硅、氟硅玻璃(fluoride silicate glass，FSG)或其它低介电常数材料。
根据本发明的优选实施例，最上层金属内连线层28与金属内连线层70、72、74、76、78、80及82为铜金属内连线，并以标准的铜镶嵌(copper damascene)工艺制造。例如，金属内连线层74、76及78以铜镶嵌工艺定义在金属层间介电层62中，而电连接金属内连线层70与74之间的介层插塞88以铜镶嵌工艺与金属内连线层74、76及78同时形成在金属层间介电层62中。金属层间介电层62由低介电常数或超低介电常数(ultra low-k)材料所构成。此处，所谓超低介电常数材料指介电常数小于2.5的介电材料，其结构通常为多孔性且结构较为脆弱。
金属内连线层80与金属-金属电容84以铜镶嵌工艺定义在金属层间介电层64中，其中金属-金属电容84由一对两两共平面且互相交错的梳状金属电极89及91所形成。为了使本发明的金属-金属电容的构造易于理解，请参阅图3，图3为本发明BOAC集成电路结构20的金属-金属电容84立体示意图，如图3所示，金属-金属电容84，包含梳状金属阴极89与梳状金属阳极91位于金属层间介电层64中的同一平面上，因此可利用一次标准铜镶嵌工艺来制造，以简化工艺。
接着，请再参阅图2，电连接金属内连线层78与80之间的介层插塞90以铜镶嵌工艺定义在金属层间介电层64中。金属层间介电层64由低介电常数材料所构成。金属内连线层82以铜镶嵌工艺定义在金属层间介电层66中，而电连接金属-金属电容84与金属内连线层82之间的介层插塞92、94、96与98以铜镶嵌工艺与金属内连线层82同时形成在金属层间介电层66中。其中，介层插塞92与94电连接一外部阴极(图未示)与金属-金属电容84的梳状金属阴极89，而介层插塞96与98电连接一外部阳极(图未示)与金属-金属电容84的梳状金属阳极91。此外，金属层间介电层66由低介电常数材料所构成。
最上层金属内连线层28以铜镶嵌工艺定义在金属层间介电层68中，而位于可焊接金属垫26被保护层100覆盖的下方并且电连接最上层金属内连线层28与金属内连线层82之间的第二介层插塞102、104及106亦以铜镶嵌工艺与最上层金属内连线层28同时形成在金属层间介电层68中。金属层间介电层68由低介电常数材料所构成。
可焊接金属垫26覆盖于缓冲介电层36上，而电连接最上层金属内连线层28与可焊接金属垫26之间的第一介层插塞30及32则设在缓冲介电层36中。缓冲介电层36是由二氧化硅等较无孔洞(less porous)或较为致密(denser)的介电材料所构成，所以较各金属层间介电层致密，故可用来吸收焊接时所产生的应力。如前所述，本发明的优选实施中，可焊接金属垫26与第一介层插塞30及32为铝金属所构成，因此并非以铜镶嵌工艺制作，而是以传统的铝金属导线工艺制作，以兼容于现行惯用的封装工艺，然若能克服相关瓶颈技术，可焊接金属垫26与第一介层插塞30及32也可利用其它沉积金属层并配合蚀刻等方法制成。在本发明的BOAC集成电路结构20的最上层为保护层100，由例如氮化硅、聚亚酰胺(polyimide)或其它相等的保护材料所制成，并且保护层100还具有一焊接开口，用以暴露出部分可焊接金属垫26的上表面而形成一焊接窗口区域108。而本发明的金属-金属电容84位于焊接窗口区域108下方。
请参阅图4，图4为依据本发明第二优选实施例的BOAC集成电路结构剖面示意图。第二优选实施例与第一优选实施例的不同点在于本发明的金属-金属电容亦可由多对两两共平面的金属电极彼此垂直堆栈所构成。
如图4所示，一BOAC集成电路结构120，其包含一有源电路区域122由形成于半导体基底124表面的金氧半导体晶体管元件126、128及130、浅沟隔离132及134、离子扩散区136、138、140、142及144、层间介电层146、金属层间介电层148、150、152及154、数层金属内连线层156、158、160、162及164以及金属-金属电容166与168等电子元件所构成。同样地，BOAC集成电路结构120还包含一焊垫结构170，其包括一可焊接金属垫172、一最上层金属内连线层174、第一介层插塞176及178位于可焊接金属垫172下方，并且电连接可焊接金属垫172与最上层金属内连线层174以及一缓冲介电层180位于可焊接金属垫172与最上层金属内连线层174之间。另外第二介层插塞182、184及186电连接最上层金属内连线层174与金属内连线层164，并位于覆盖有保护层188的可焊接金属垫172的下方。
金属-金属电容166与168分别形成于金属层间介电层148与150中，其中金属-金属电容166包含梳状金属阴极190与梳状金属阳极192，金属-金属电容168包含梳状金属阴极194与梳状金属阳极196，其中梳状金属阴极194垂直堆栈于梳状金属阳极192正上方，同样地，梳状金属阳极196垂直堆栈于梳状金属阴极190正上方。因此，不但梳状金属阴极194、梳状金属阳极196与金属层间介电层150以及梳状金属阴极190、梳状金属阳极192与金属层间介电层148分别形成电容结构，而且本发明还利用此种电路交错配置的方式，而使梳状金属阴极190、梳状金属阳极196与金属层间介电层150以及梳状金属阴极194、梳状金属阳极192与金属层间介电层150再分别形成电容结构，以加大电容面积。另外，本发明的BOAC集成电路结构可还包含一由铜金属所制成的金属框(图未示)，嵌于最上层金属内连线层174下方的一金属层间介电(IMD)层与金属-金属电容168之间，例如金属层间介电层152中，用来作为一强化支撑结构，当缓冲介电层180吸收焊接时所产生的应力，则可由此金属框(图未示)抵销。
相较于现有技术，本发明的BOAC集成电路结构具有以下优点：
1.本发明的BOAC集成电路结构的金属-金属电容配置于可焊接金属垫的下方，如此可以减少布线的面积，大幅缩小芯片的体积。
2.本发明的金属-金属电容由一对共平面的金属电极所构成，因此可利用一次标准铜镶嵌工艺来制造，如此便能使工艺简化。
3.本发明利用多对两两共平面的金属电极彼此垂直堆栈以形成金属-金属电容，可储存大量的电荷于本发明的金属-金属电容中。
4.本发明的电容结构亦是一个良好的强化支撑结构，可以保护其下方的有源电路。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (35)

1.一种转接焊垫设于有源电路正上方的集成电路结构，包括：
一焊垫结构；
至少一金属-金属电容，位于该焊垫结构下方，且该金属-金属电容包括至少一对共平面的金属电极；以及
一有源电路，设于该焊垫结构正下方并位于一半导体底层之上。
2.如权利要求1所述的转接焊垫设于有源电路正上方的集成电路结构，还包括至少一金属内连线层，位于该焊垫结构下方。
3.如权利要求2所述的转接焊垫设于有源电路正上方的集成电路结构，还包括至少一第一介层插塞，位于该焊垫结构下方，用来电连接该焊垫结构与该金属内连线层。
4.如权利要求3所述的转接焊垫设于有源电路正上方的集成电路结构，其中该金属内连线层、该第一介层插塞以及该金属-金属电容均为一镶嵌铜金属层。
5.如权利要求1所述的转接焊垫设于有源电路正上方的集成电路结构，其中该焊垫结构还包括：
一可焊接金属垫；
一最上层金属内连线层；
一缓冲介电层，设于该可焊接金属垫与该最上层金属内连线层之间；以及
至少一第二介层插塞，位于该可焊接金属垫下方的该缓冲介电层中，用来电连接该可焊接金属垫与该最上层金属内连线层。
6.如权利要求5所述的转接焊垫设于有源电路正上方的集成电路结构，还包括一保护层，覆盖该缓冲介电层以及部分该可焊接金属垫之上。
7.如权利要求6所述的转接焊垫设于有源电路正上方的集成电路结构，其中该保护层还具有一焊接开口，暴露出部分该可焊接金属垫的上表面而形成一焊接窗口区域。
8.如权利要求7所述的转接焊垫设于有源电路正上方的集成电路结构，其中该金属-金属电容位于该焊接窗口区域下方。
9.如权利要求6所述的转接焊垫设于有源电路正上方的集成电路结构，其中该保护层为氮化硅。
10.如权利要求6所述的转接焊垫设于有源电路正上方的集成电路结构，其中该保护层为聚酰亚胺。
11.如权利要求5所述的转接焊垫设于有源电路正上方的集成电路结构，其中该缓冲介电层为二氧化硅。
12.如权利要求5所述的转接焊垫设于有源电路正上方的集成电路结构，其中该可焊接金属垫为一铝金属垫。
13.如权利要求5所述的转接焊垫设于有源电路正上方的集成电路结构，其中该第二介层插塞为一铝插塞。
14.如权利要求5所述的转接焊垫设于有源电路正上方的集成电路结构，还包括一金属框，嵌于该最上层金属内连线层下方的一金属层间介电(IMD)层中，用来作为一强化支撑结构。
15.如权利要求14所述的转接焊垫设于有源电路正上方的集成电路结构，其中该缓冲介电层用来吸收焊接时所产生的应力，并由该金属框抵销。
16.如权利要求14所述的转接焊垫设于有源电路正上方的集成电路结构，其中该缓冲介电层较该金属层间介电层致密。
17.如权利要求14所述的转接焊垫设于有源电路正上方的集成电路结构，其中该最上层金属内连线层以及该金属框均为镶嵌铜金属层。
18.如权利要求1所述的转接焊垫设于有源电路正上方的集成电路结构，其中该半导体底层包括至少一介电层以及一半导体基底。
19.如权利要求1所述的转接焊垫设于有源电路正上方的集成电路结构，其中该对共平面的金属电极为两交错的梳状电极。
20.如权利要求1所述的转接焊垫设于有源电路正上方的集成电路结构，其中该金属-金属电容包括多对两个两个共平面的金属电极，且不同对的该金属电极彼此垂直堆栈。
21.一种转接焊垫设于有源电路正上方的集成电路结构，包括：
一可焊接金属垫；
一最上层金属内连线层，位于该可焊接金属垫下方；
一缓冲介电层，设于该可焊接金属垫与该最上层金属内连线层之间；
至少一第一介层插塞，位于该可焊接金属垫下方的该缓冲介电层中，用来电连接该可焊接金属垫与该最上层金属内连线层；
一保护层，覆盖该缓冲介电层以及部分该可焊接金属垫之上，且该保护层还具有一焊接开口，用以暴露出部分该可焊接金属垫的上表面而形成一焊接窗口区域；
至少一金属-金属电容，位于该焊垫结构下方，且该金属-金属电容包括至少一对共平面的金属电极；以及
一有源电路，设于该可焊接金属垫正下方并位于一半导体底层之上。
22.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，其中该对共平面的金属电极为两交错的梳状电极。
23.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，其中该金属-金属电容包括多对两个两个共平面的金属电极，且不同对的该金属电极彼此垂直堆栈。
24.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，还包括多个第一介层插塞，且该等第一介层插塞等间距配置于该可焊接金属垫下方。
25.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，还包括至少一金属内连线层，位于该最上层金属内连线层下方，以及至少一第二介层插塞，位于覆盖有该保护层的该可焊接金属垫的下方，用来电连接该最上层金属内连线层与该金属内连线层。
26.如权利要求25所述的转接焊垫设于有源电路正上方的集成电路结构，其中该金属内连线层、该最上层金属内连线层、该金属-金属电容以及该第二介层插塞均为镶嵌铜金属层。
27.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，其中该保护层为氮化硅。
28.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，其中该保护层为聚亚酰胺。
29.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，其中该缓冲介电层为二氧化硅。
30.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，其中该可焊接金属垫为一铝金属垫，且该第一介层插塞为一铝插塞。
31.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，还包括一金属框，嵌于该最上层金属内连线层下方的一金属层间介电层中，用来作为一强化支撑结构。
32.如权利要求31所述的转接焊垫设于有源电路正上方的集成电路结构，其中该缓冲介电层用来吸收焊接时所产生的应力，并由该金属框抵销。
33.如权利要求31所述的转接焊垫设于有源电路正上方的集成电路结构，其中该缓冲介电层较该金属层间介电层致密。
34.如权利要求31所述的转接焊垫设于有源电路正上方的集成电路结构，其中该金属框为镶嵌铜金属层。
35.如权利要求21所述的转接焊垫设于有源电路正上方的集成电路结构，其中该半导体底层包括至少一介电层以及一半导体基底。
CNB2004100982514A 2004-11-30 2004-11-30 转接焊垫设于有源电路正上方的集成电路结构 Active CN100547781C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100982514A CN100547781C (zh) 2004-11-30 2004-11-30 转接焊垫设于有源电路正上方的集成电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100982514A CN100547781C (zh) 2004-11-30 2004-11-30 转接焊垫设于有源电路正上方的集成电路结构

Publications (2)

Publication Number Publication Date
CN1783474A CN1783474A (zh) 2006-06-07
CN100547781C true CN100547781C (zh) 2009-10-07

Family

ID=36773419

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100982514A Active CN100547781C (zh) 2004-11-30 2004-11-30 转接焊垫设于有源电路正上方的集成电路结构

Country Status (1)

Country Link
CN (1) CN100547781C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231997B (zh) * 2007-01-23 2011-02-09 米辑电子股份有限公司 一种线路组件
CN101231996B (zh) * 2007-01-23 2011-02-09 米辑电子股份有限公司 一种线路组件
CN101231995B (zh) * 2007-01-23 2011-02-09 米辑电子股份有限公司 一种线路组件
CN101231994B (zh) * 2007-01-23 2012-03-28 米辑电子股份有限公司 一种线路组件
CN101231993B (zh) * 2007-01-23 2011-02-09 米辑电子股份有限公司 一种线路组件
US8748305B2 (en) * 2009-11-17 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for semiconductor devices
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
CN111081675B (zh) * 2018-10-18 2024-04-12 源芯半导体股份有限公司 具有绝缘电容的集成电路装置及其制造方法

Also Published As

Publication number Publication date
CN1783474A (zh) 2006-06-07

Similar Documents

Publication Publication Date Title
US5739587A (en) Semiconductor device having a multi-latered wiring structure
US7372168B2 (en) Semiconductor chip capable of implementing wire bonding over active circuits
CN1301554C (zh) 半导体器件
US7202548B2 (en) Embedded capacitor with interdigitated structure
US7494867B2 (en) Semiconductor device having MIM capacitive elements and manufacturing method for the same
US7663207B2 (en) Semiconductor device
US7193263B2 (en) Electronic component having an integrated passive electronic component and associated production method
US8361898B2 (en) Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US20220302020A1 (en) Semiconductor device and method for manufacturing the same
KR101024241B1 (ko) 반도체 장치 및 그를 포함하는 반도체 패키지
US20060244156A1 (en) Bond pad structures and semiconductor devices using the same
CN1848417A (zh) 接合垫结构及其形成方法
CN100547781C (zh) 转接焊垫设于有源电路正上方的集成电路结构
US20060103031A1 (en) Semiconductor chip capable of implementing wire bonding over active circuits
US8604587B2 (en) Capacitor integration at top-metal level with a protective cladding for copper surface protection
CN100399564C (zh) 焊垫设于有源电路正上方焊接的集成电路结构
US7291897B2 (en) One mask high density capacitor for integrated circuits
US20150062852A1 (en) Semiconductor packages having passive components and methods for fabricating the same
JP2004095754A (ja) キャパシタ
TWI247407B (en) Semiconductor chip capable of implementing wire bonding over active circuits
KR100606492B1 (ko) 반도체 메모리 디바이스 및 그 제조 방법
US11406006B2 (en) Electromagnetic (EM) field rotation for interconnection between chip and circuit board
CN100419927C (zh) 制作金属-绝缘体-金属电容的方法
US20240145329A1 (en) Semiconductor package
CN109979919A (zh) 一种芯片以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant