CN1449127A - 数据接收电路和方法 - Google Patents

数据接收电路和方法 Download PDF

Info

Publication number
CN1449127A
CN1449127A CN 03107984 CN03107984A CN1449127A CN 1449127 A CN1449127 A CN 1449127A CN 03107984 CN03107984 CN 03107984 CN 03107984 A CN03107984 A CN 03107984A CN 1449127 A CN1449127 A CN 1449127A
Authority
CN
China
Prior art keywords
clock signal
data
write
storage arrangement
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 03107984
Other languages
English (en)
Other versions
CN1316762C (zh
Inventor
伊藤雅朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1449127A publication Critical patent/CN1449127A/zh
Application granted granted Critical
Publication of CN1316762C publication Critical patent/CN1316762C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Optical Communication System (AREA)

Abstract

相位监测单元6相对于去填充单元2中的缓冲存储器4监测写和读定时，并将一个计数值送到系统控制单元9。系统控制单元9判断是否存在滑动故障。如果存在滑动故障，系统控制单元9控制时钟开关8立即使再定时时钟信号切换为DPLL时钟信号，从而避免低速传输数据“停止”状态。这样，在主时钟信号中发生故障的情况下，就可以避免低速传输数据“停止”状态。

Description

数据接收电路和方法
发明领域
本申请要求2002年3月28日提交的日本专利申请No.2002-092526的权益，其内容在此引作参考。
本发明涉及一种光学传输通讯系统中的数据接收电路，该电路利用主时钟构成一个完全同步的网络。本发明还涉及用于该数据接收电路的方法。
背景技术
为了将SONET/SDH(同步光学网络/同步数字系统)高速传输信号去填充(de-stuffing)到低速传输信号，去填充单元具有一种结构，该结构具有再定时时钟信号发生功能。
下面参考图4描述现有技术数据接收电路的结构和操作。
图4所示数据接收电路包括一个DMUX(多路分解)单元10，用于使用从外部主时钟单元输出的内部时钟信号来多路分解一个高速传输信号；一个去填充单元11，用于通过接收从DMUX单元10输出的时钟信号和数据来执行去填充处理，以产生平滑的时钟信号和数据；还包括U/B单元12，用于执行信号转换，以便使用来自去填充单元11的平滑时钟和数据从双极信号获得单极信号。
去填充单元11包括再定时时钟信号发生器13，用于通过将内部时钟信号频分为用于低速传输信号的时钟信号的频率，来产生再定时时钟信号；和缓冲存储器14，用于输出从DMUX单元10接收并保持再定时时钟信号作为读出时钟信号的数据。
上述再定时缓冲器系统通常用于在ITU-TG.813和ITU-TG.823中确认关于在2.048Mb/s的低速传输信号，因此，假设没有发生字节填充。
但是，实际上有时可能执行利用字节填充的AU/TU指针操作，同时，主时钟信号易受故障和质量退化影响。在SONET/SDH(同步光学网络/同步数字系统)网络中，对于高速侧信号频率调节，已经在实践中在数据发送侧插入(或填充)填充脉冲，而在数据接收侧去除(或去填充)经过填充的脉冲。该指针操作的结果产生相位间隙。
由于以上原因，低速传输信号不可避免地遭受滑动(即，由输入和输出数据的速率偏离而引起的相位偏离所导致的输入数据的二次读出或间隙的现象)，因此有可能导致低速传输信号“停止(down)”状态。只要通过重新构造主时钟信号，上述结构的数据接收电路就可以克服上述低速传输信号“停止”状态，这导致低速传输信号“停止”状态的长期延续。
发明概述
本发明是考虑到上述背景技术而进行的，其目的是提供一种数据接收电路和数据接收方法，能够在发生主时钟信号故障时避免低速传输信号“停止”状态。
为了实现上述目的，本发明第一方面的特征在于一个数据接收电路，用于从由系统外部输出的SONET/SDH(同步光学网络/同步数字系统)高速传输信号得出低速传输信号，包括：用于接收和存储高速传输信号的存储器装置；用于通过将来自系统外部的主时钟信号频分为用于低速传输信号的时钟信号来产生从存储器装置读出数据的第一读时钟信号的第一时钟信号发生装置；第二时钟信号发生装置，用于通过接收在存储器装置中写数据的写时钟信号和来自基准振荡器的基准时钟信号，比较写时钟信号和第一读时钟信号的相位，并根据比较结果和来自基准振荡器的基准时钟信号来执行相位控制，以产生第二时钟信号；选择装置，通过从第一时钟信号发生装置接收第一读时钟信号，从第二时钟信号发生装置接收第二读信号，并根据控制装置的命令选择和输出用于存储器装置的读出时钟信号；相位监测装置，用于监测存储器装置的数据写和读的定时，并且在读定时偏离写定时的情况下通知异常；以及控制装置，在相位监测装置输出异常信息的情况下，输出一个命令，使得用于存储器装置的读时钟信号从第一读时钟信号变为第二读时钟信号。
本发明第二方面的特征在于根据上述方面的数据接收电路，其中，当指示通过频分用于存储器装置的写时钟信号产生的数据的起始写入位置的写地址与指示通过频分读时钟信号产生的数据的起始读出位置的读地址之间的差大于或小于预定参考值时，相位监测装置加上计数装置的计数值，并将得出的值通知控制装置。
本发明第三方面的特征在于根据上述方面的数据接收装置，其中，该数据接收装置包括一个多路分解装置，用于从系统外部接收高速传输信号，使用从主时钟信号产生的内部时钟信号，产生并输出带间隙的时钟信号和除架空部分中的数据之外的数据，其中所述带间隙的时钟信号仅在架空部分中具有SONET/SDH框架格式的带间隙脉冲，并将除架空部分中的数据之外的数据写作存储器装置的写时钟信号。
本发明第四方面的特征在于根据上述方面的数据接收装置，其中，第二时钟信号发生装置是DPLL(数字锁相环)电路。
本发明第五方面的特征在于数据接收方法，用于数据接收电路，该电路用于从系统外部所输出的SONET/SDH高速传输信号获取低速传输信号，包括：第一时钟信号发生步骤，通过将来自系统外部的主时钟信号频分为用于低速传输信号的时钟信号，产生第一读时钟信号，用于从存储高速传输信号的存储器装置读出数据；第二时钟信号发生步骤，用于通过接收在存储器装置中写数据的写时钟信号和来自基准振荡器的基准时钟信号，比较写时钟信号和第一读时钟信号的相位，并根据比较结果，使用来自基准振荡器的基准时钟信号来执行相位控制，以产生第二时钟信号；选择步骤，用于选择第一或第二读时钟信号作为从存储器装置读出数据的读时钟信号；读出步骤，用于使用在选择步骤中选择的读时钟信号来从存储器装置中读出数据；以及相位监测步骤，用于监测在存储器装置中写入和读出数据的定时，并且在读出定时相对于写入定时发生偏离的情况下通知异常；选择步骤是这样的，当在相位监测步骤中通知异常时，用于存储器装置的读时钟信号从第一读时钟信号切换为第二读时钟信号。
本发明第六方面的特征在于根据第五方面的数据接收方法，其中，相位监测步骤是这样的，当指示通过频分用于在存储器装置中写数据的时钟信号产生的数据的起始写入位置的写地址与指示通过频分读时钟信号产生的数据的起始读出位置的读地址之间的差大于或小于预定参考值时，加上计数装置的计数值，并将得出的值与预定参考值比较，从而检测出异常。
通过下面参考附图进行的说明，将明白本发明其它的目的和特征。
附图简述
图1是表示根据本发明的一个实施例的框图；
图2(A)和(B)是用于描述DMUX1中的多路分解过程的图；
图3是用于描述相位监测单元6中的相位监测过程的图；
图4是现有技术数据接收电路的框图。
优选实施例
下面参考附图描述本发明的优选实施例。首先参考图1-3，描述实现本发明的数据接收电路和数据接收方法。
先参考图1描述本发明实施例的结构。如图所示，本发明第一实施例包括DMUX单元1、去填充单元2、U/B单元3、相位监测单元6、和系统控制单元9。去填充单元2包括缓冲存储器4、DPLL(数字锁相环)5、再定时时钟信号发生器7、和时钟信号开关8。
DMUX单元1接收SONET/SDH高速传输信号，该信号来自光学传输通讯系统外部，并且主要在51.84Mb/s和以上；还接收内部时钟信号，该信号来自外部主时钟单元。DMUX单元1使用内部时钟信号，对输入的高速传输信号执行多路分解处理。在该多路分解处理中，如图2(A)所示带间隙的时钟信号，在SONET/SDH框架格式中，只在架空部分中具有带间隙的时钟脉冲，如图2所示唯一的有效载荷数据，在除架空部分数据之外的数据中有空数据(即，架空部分)。
去填充单元2通过接收从DMUX单元1输出的时钟信号对只在架空部分中的带间隙时钟脉冲、除架空部分中的数据之外的数据、来自基准振荡器(以下称为基准OSC)的时钟信号、以及从主时钟信号产生的内部时钟信号执行去填充处理，作为去填充处理的结果，产生平滑的时钟信号和数据。
U/B单元3执行信号转换，以便利用从去填充单元2输出的平滑时钟信号和数据，从双极信号获得单极信号。
去填充单元2中的缓冲存储器4接收从DMUX单元1输出的时钟信号作为写时钟信号，其中只在架空部分中有带间隙的时钟脉冲，还接收除架空部分内的数据之外的数据作为写数据。从缓冲存储器4，数据被读出，将来自再定时时钟信号发生器7或来自DPLL5的DPLL时钟信号作为读出时钟信号。
DPLL5接收从DMUX1输出的时钟信号，其中只在架空部分中有带间隙的时钟信号，还从基准OSC接收基准时钟信号，比较写时钟(带间隙时钟信号)和DPLL时钟信号，并根据相位比较结果，通过相位控制，利用来自基准OSC的基准时钟信号产生DPLL时钟信号。
再定时时钟发生器7通过将内部时钟信号频分为用于低速传输信号的时钟信号的频率来产生再定时时钟信号。
时钟信号开关8在系统控制单元9的控制下，在来自DPLL5的DPLL时钟信号与再定时时钟信号之间切换缓冲存储器4的读出时钟信号。
下面参考图3描述相位监测单元6的操作。
相位监测单元6比较通过频分写时钟信号产生并指示数据写入起始位置的写地址与通过频分读时钟信号产生并指示数据读出起始位置的读地址，具体地，是通过频分写地址产生的判断信号的相位和读地址的相位，并且当比较结果重叠时，引起计数器的向上计数。如图3所示，判断信号由随着写地址脉冲的上升而上升，在预定时间间隔后下降的脉冲和从上一个脉冲下降起预定时间间隔后上升，并随下一个写地址脉冲的上升而下降的脉冲组成。计数器的计数输出到系统控制单元9。
如图3所示，当由于字节填充而在写时钟信号(图3中的时钟信号B)中产生相位间隙时，读地址相位就相对于写地址相位而偏离，即，写和读地址相位彼此更靠近(图3中的读时钟信号B)或更远离(图3中的读时钟信号C)。
系统控制单元9从相位监测单元6获得计数器的计数，且当该计数超过阈值时，其传递一个命令，用于将缓冲存储器4的读时钟信号从来自再定时时钟信号发生器7的再定时时钟信号转换为来自DPLL5的DPLL时钟信号。系统控制单元9还执行整个光学传输通讯系统的告警监测、状态变化监测、命令执行控制等。
下面描述具有上述结构的实施例的操作方法。
从光学传输通讯系统外部输入的51.84Mb/s或以上的SONET/SDH高速信号在DMUX单元1中经过多路分解处理。DMUX单元1使用从主时钟信号单元输出的内部时钟信号来执行多路分解处理，并且产生带间隙的时钟信号，其中只有在架空部分中有带间隙的时钟脉冲，还产生除架空部分中的数据之外的数据。
在DMUX单元1中产生的除架空部分中的数据之外的数据被写入缓冲存储器4，其中，只在架空部分中具有带间隙时钟脉冲的间隙时钟脉冲信号作为写时钟信号。
在主时钟信号中没有任何异常的正常状态，时钟开关单元8输出来自再定时时钟信号发生器7的再定时时钟信号作为缓冲存储器4的读时钟信号。
写入缓冲存储器4的数据用来自再定时时钟信号发生器7的再定时时钟信号作为读时钟信号被读出，并且U/B单元3利用该时钟信号执行信号转换，以从双极信号获得单极信号。
相位监测单元6总是监测数据写入和读出缓冲存储器4。相位监测单元6比较通过频分写时钟信号产生并指示数据写入起始位置的写地址与通过频分读时钟信号产生并指示数据读出起始位置的读地址，并且当这些脉冲的相位彼此靠近或远离时，引起计数器值的向上计数。更具体地，当在由频分写地址产生的如图3所示的判断信号与读地址之间产生相位重叠部分时，相位监测单元6使得计数器向上计数。计数器的计数值输出到系统控制单元9。
系统控制单元9从相位监测单元6获得计数器的计数值，且当该计数值超过阈值时，其输出一个命令，用于将缓冲存储器4的读时钟信号从再定时时钟信号发生器中的再定时时钟信号转换为来自DPLL5的DPLL时钟信号。
响应来自系统控制单元9的命令信号，时钟信号开关8将来自缓冲存储器4的读时钟信号从再定时时钟信号切换到在DPLL6中产生的DPLL时钟信号。
如图所示，相位监测单元6监测去填充单元2中的缓冲存储器4的数据写和读定时，并输出计数值到系统控制单元9。系统控制单元9判断是否存在滑动故障。如果存在滑动故障，系统控制单元9控制时钟开关8，使其立即将再定时时钟信号切换到DPLL时钟信号，从而避免发生低速传输信号“停止”状态。
对本领域的技术人员来说，在不偏离本发明的范围的情况下，可以进行结构的改变，也可以作出各种不同的明显的修改和实施例。前述说明和附图中提出的问题只是为说明而提供的。因此，前述的说明将被当作说明性的，而非限制性的。尽管在上述实施例中描述了低速传输信号在2.048Mb/s，但本发明也可以用于1.544Mb/s的DS1信号的情况。
如上所述，根据本发明，相位监测装置监测存储器装置的写和读定时，并将计数通知给控制装置。控制装置于是判断是否存在滑动故障。如果存在滑动故障，控制装置控制选择装置立即进行第一读时钟信号到第二读时钟信号的切换，从而避免低速传输信号“停止”状态。

Claims (6)

1.一种数据接收电路，用于从SONET/SDH(同步光学网络/同步数字系统)高速传输信号获取低速传输信号，包括：
存储器装置，用于存储高速传输信号；
第一时钟信号发生装置，用于通过将来自系统外部的主时钟信号频分为用于低速传输信号的时钟信号来产生从存储器装置读出数据的第一读时钟信号的；
第二时钟信号发生装置，用于通过接收在存储器装置中写数据的写时钟信号和来自基准振荡器的基准时钟信号，比较写时钟信号和第一读时钟信号的相位，并根据比较结果和来自基准振荡器的基准时钟信号来执行相位控制，以产生第二时钟信号；
选择装置，通过从第一时钟信号发生装置接收第一读时钟信号，从第二时钟信号发生装置接收第二读信号，并根据控制装置的命令选择和输出用于存储器装置的读出时钟信号；
相位监测装置，用于监测存储器装置的数据写和读的定时，并且在读定时偏离写定时的情况下通知异常；以及
控制装置，在相位监测装置输出异常信息的情况下，输出一个命令，使得用于存储器装置的读时钟信号从第一读时钟信号变为第二读时钟信号。
2.根据权利要求1的数据接收电路，其中，当指示通过频分用于存储器装置的写时钟信号产生的数据的起始写入位置的写地址与指示通过频分读时钟信号产生的数据的起始读出位置的读地址之间的差大于或小于预定参考值时，相位监测装置加上计数装置的计数值，并将得出的值通知控制装置。
3.根据权利要求1的数据接收电路，其中，数据接收装置包括一个多路分解装置，用于接收高速传输信号，使用从主时钟信号产生的内部时钟信号，产生并输出带间隙的时钟信号和除架空部分中的数据之外的数据，其中所述带间隙的时钟信号仅在架空部分中具有SONET/SDH框架格式的带间隙脉冲，并将除架空部分中的数据之外的数据写作存储器装置的写时钟信号。
4.根据权利要求1的数据接收电路，其中，第二时钟信号发生装置是DPLL(数字锁相环)电路。
5.一种数据接收方法，用于数据接收电路，该电路用于从SONET/SDH高速传输信号获取低速传输信号，包括：
第一时钟信号发生步骤，用于通过将主时钟信号频分为用于低速传输信号的时钟信号，产生从存储高速传输信号的存储器装置读出数据的第一读时钟信号的；
第二时钟信号发生步骤，用于通过接收在存储器装置中写数据的写时钟信号和来自基准振荡器的基准时钟信号，比较写时钟信号和第一读时钟信号的相位，并根据比较结果，使用来自基准振荡器的基准时钟信号来执行相位控制，以产生第二时钟信号；
选择步骤，用于选择第一或第二读时钟信号作为从存储器装置读出数据的读时钟信号；
读出步骤，用于使用在选择步骤中选择的读时钟信号来从存储器装置中读出数据；以及
相位监测步骤，用于监测在存储器装置中写入和读出数据的定时，并且在读出定时相对于写入定时发生偏离的情况下通知异常；
选择步骤是这样的，当在相位监测步骤中通知异常时，用于存储器装置的读时钟信号从第一读时钟信号切换为第二读时钟信号。
6.根据权利要求5的数据接收方法，其中，相位监测步骤是这样的，当指示通过频分用于在存储器装置中写数据的写时钟信号产生的数据的起始写入位置的写地址与指示通过频分读时钟信号产生的数据的起始读出位置的读地址之间的差大于或小于预定参考值时，加上计数装置的计数值，并将得出的值与预定参考值比较，从而检测出异常。
CNB031079849A 2002-03-28 2003-03-28 数据接收电路和方法 Expired - Fee Related CN1316762C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP92526/2002 2002-03-28
JP2002092526A JP3945287B2 (ja) 2002-03-28 2002-03-28 データ受信回路、データ受信方法
JP92526/02 2002-03-28

Publications (2)

Publication Number Publication Date
CN1449127A true CN1449127A (zh) 2003-10-15
CN1316762C CN1316762C (zh) 2007-05-16

Family

ID=19193525

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031079849A Expired - Fee Related CN1316762C (zh) 2002-03-28 2003-03-28 数据接收电路和方法

Country Status (3)

Country Link
JP (1) JP3945287B2 (zh)
CN (1) CN1316762C (zh)
GB (1) GB2387092B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767400B (zh) * 2004-03-04 2010-04-28 株式会社日立国际电气 用于接收数字数据的设备
CN1859048B (zh) * 2006-01-24 2010-06-23 华为技术有限公司 支路再定时系统
CN101583892B (zh) * 2006-09-19 2011-11-16 揖斐电株式会社 光电传输装置
CN101122844B (zh) * 2006-08-07 2013-09-11 三星电子株式会社 存储卡系统中的数据传输

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840574B2 (ja) * 2006-03-23 2011-12-21 日本電気株式会社 中継伝送を考慮した無線伝送方法及びその装置
JP5683142B2 (ja) * 2010-06-18 2015-03-11 キヤノン株式会社 情報処理装置又は情報処理方法
JP6007747B2 (ja) * 2012-11-20 2016-10-12 富士通株式会社 データ受信装置、ｄｐｌｌ装置及びデータ受信装置制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851826A (en) * 1987-05-29 1989-07-25 Commodore Business Machines, Inc. Computer video demultiplexer
ES2030476T3 (es) * 1987-07-31 1992-11-01 Siemens Aktiengesellschaft Instalacion de sincronizacion para un desmultiplexor de senales digitales.
US5898744A (en) * 1996-10-07 1999-04-27 Motorola, Inc. Apparatus and method for clock recovery in a communication system
WO2001024424A1 (fr) * 1999-09-27 2001-04-05 Fujitsu Limited Procede de determination de canaux, procede de selection d'horloge et commutateur de canaux

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767400B (zh) * 2004-03-04 2010-04-28 株式会社日立国际电气 用于接收数字数据的设备
CN1859048B (zh) * 2006-01-24 2010-06-23 华为技术有限公司 支路再定时系统
CN101122844B (zh) * 2006-08-07 2013-09-11 三星电子株式会社 存储卡系统中的数据传输
CN101583892B (zh) * 2006-09-19 2011-11-16 揖斐电株式会社 光电传输装置

Also Published As

Publication number Publication date
GB0306950D0 (en) 2003-04-30
JP2003289287A (ja) 2003-10-10
GB2387092A (en) 2003-10-01
JP3945287B2 (ja) 2007-07-18
CN1316762C (zh) 2007-05-16
GB2387092B (en) 2005-01-12

Similar Documents

Publication Publication Date Title
JP3084315B2 (ja) 同期ディジタルハイアラーキ用伝送装置
JP3231774B2 (ja) Ｓｔｓ−１信号のｓｔｓ−３型信号へのリタイミング及びリアライメント方法及び装置
CN1153401C (zh) 数字电信传输系统
JP3086054B2 (ja) 同期ディジタル信号用伝送装置
US7830924B2 (en) Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames
EP0559649A1 (en) Method and means for transferring a data payload from a first sonet signal to a sonet signal of different frequency
CN101299647B (zh) 一种实现sdh业务无损切换的装置和方法
US5471511A (en) Digital phase-locked loop arrangement for use in a desynchronizer
US7457390B2 (en) Timeshared jitter attenuator in multi-channel mapping applications
EP0545392B1 (en) Synchronous circuit
CN1449127A (zh) 数据接收电路和方法
US6188685B1 (en) Synchronous digital transmission system
US7068679B1 (en) Asynchronous payload mapping using direct phase transfer
US6836854B2 (en) DS3 Desynchronizer with a module for providing uniformly gapped data signal to a PLL module for providing a smooth output data signal
CN1682476A (zh) 减少通信系统内传输抖动的技术
RU2350017C2 (ru) Устройство компенсации и восстановления задержки виртуальной конкатенации
US7349445B2 (en) Phase adjusting apparatus, phase adjusting method for use therein, and program for phase adjusting method
JP2017011342A (ja) 伝送装置及びクロック再生方法
JP3920261B2 (ja) フレーム同期装置および光送受信器
JP2004289326A (ja) フレーム信号の速度変換処理を行なう光信号伝送装置
Lau Synchronous Frequency Encoding Technique For B-LSDN Circuit Emulation
JP2867943B2 (ja) Ｓｄｈ伝送システムの遅延変動吸収方法
CN1193523C (zh) 用于限制在电信信号中的抖动的设备和方法
JP3140285B2 (ja) データレート変換装置
KR950007433B1 (ko) 동기/비동기 1.544Mbps 신호의 동기식 컨테이너로의 사상기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20160328

CF01 Termination of patent right due to non-payment of annual fee