CN1682476A - 减少通信系统内传输抖动的技术 - Google Patents

减少通信系统内传输抖动的技术 Download PDF

Info

Publication number
CN1682476A
CN1682476A CNA038221268A CN03822126A CN1682476A CN 1682476 A CN1682476 A CN 1682476A CN A038221268 A CNA038221268 A CN A038221268A CN 03822126 A CN03822126 A CN 03822126A CN 1682476 A CN1682476 A CN 1682476A
Authority
CN
China
Prior art keywords
signal
phase
sample
clock
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038221268A
Other languages
English (en)
Inventor
卡斯珀·迪特里希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1682476A publication Critical patent/CN1682476A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种重新定时器系统，可以包括相位恢复器(“PR”)、先进先出设备(“FIFO”)和重新定时时钟乘法单元(“CMU”)。PR可以接收遭受抖动的输入信号。PR可以生成相位匹配信号，所述信号实质上具有与输入信号相同的相位。为了生成相位匹配信号，PR可以使用由单边带振荡器、CMU提供的时钟信号或实质上具有与输入信号相同的抖动程度的时钟信号来生成相位匹配信号。FIFO可以对相位匹配信号进行采样，并且保存这样的样本。CMU可以从FIFO中以由参考时钟信号确定的频率来请求和输出样本。

Description

减少通信系统内传输抖动的技术
技术领域
本文公开的主题一般涉及通信系统，尤其是涉及减少信号抖动(jitter)的技术。
背景技术
抖动是用来描述在通信系统内由于信号偏离其参考定时位置而引起的失真的通用术语。在理想的系统内，位(bits)在这样的时间增量到达，即所述时间增量是位重复时间的整数倍。然而，在操作系统中，脉冲典型地在偏离这些整数倍的时间到达。这个偏离在数据恢复中会产生误差，特别是当高速传输数据时。偏离或变化可以在该数据的幅度、时间、频率或相位方面。抖动可以由许多现象引起，包括符号间干扰、发送器和接收器时钟之间的频率差、噪音、接收器和发送器的时钟生成电路的非理想性能。
因为一些原因，抖动在数字通信系统中是特别重要的问题。第一，抖动引起在非最佳点时采样接收的信号。这个事件降低接收器上的信噪比，因此限制信息速率。第二，在实际系统内，每个接收器必须从进入的数据信号中提取其接收的采样时钟。抖动使这个任务明显更加困难。第三，在长途传输系统中，许多转发器驻留在链路内，抖动累积。
附图说明
图1A描述可以在重新定时器系统中使用本发明实施方案的示例性系统。
图1B描述输入系统和输出系统的实施例。
图2以重新定时器系统的方式描述本发明的实施方案。
图3描述依据本发明实施方案可以用在重新定时器系统中的相位恢复器的示例性实施方式。
图4描述依据本发明实施方案的相位匹配器的一个可能实施方式。
图5以重新定时器系统的方式描述本发明的实施方案。
图6描述依据本发明实施方案的相位恢复器的一个可能实施方式。
图7描述依据本发明实施方案的相位匹配器的一个可能实施方式。
图8描述依据本发明实施方案的相位恢复器的一个可能实施方式。
图9描述依据本发明实施方案的时钟乘法单元的一个可能实施方式。
注意，在不同图中使用相同附图标记指示相同或相似部件。
具体实施方式
图1A描述可以使用重新定时器系统、本发明实施方案的示例性系统。输入系统10可以提供输入信号(信号INPUT)和数据时钟信号(信号DCLK)。输入系统10可以但不是必须是把抖动引入信号或传送遭受抖动的信号的任何系统，例如前向(forward)时钟系统，即，提供由前向时钟系统使用的信号和相应时钟信号以定时这种信号(时钟信号被描述为DCLK)的系统。参考时钟信号发生器60可以给输入系统10和重新定时器系统提供参考时钟信号(信号RCLK)。重新定时器系统可以给输出系统20提供输出信号(信号OUTPUT)。
例如，图1A的系统100可以用于光网络中的发送器，所述光网络符合例如OTN、SONET和/或SDH；发送包或帧的路由器或交换机；发送按照10或40千兆位以太网编码(例如在IEEE802.3和它的相关标准内所描述的)的信号的发送器；和/或无线信号发送器。当系统100用作光网络中的发送器时，例如，它可以在符合下列内容的情况下操作：用于光学传输网络(OTN)(2001)的ITU-T推荐标准(Recommendation)G.709接口；ANSIT1.105，包括多路复用结构、速率和格式的同步光学网络(SONET)基本描述；Bellcore通用要求(Bellcore Generic Requirements)，GR-253-CORE，同步光学网络(SONET)传输系统：公共通用标准(Common Generic Criteria)(TSGR模块，FR-400)，第1期，1994年12月；ITU推荐标准G.872，光学传输网络的体系结构，1999年；ITU标准G.825，“基于SDH的数字网络内的抖动和漂移的控制”1993年3月；ITU标准G.957，“用于涉及SDH的设备和系统的光学接口”，1995年7月；ITU推荐标准G.958，在光纤电缆上使用的基于SDH的数字线路系统，1994年11月；和/或ITU推荐标准G.707，用于同步数字层次结构(SDH)的网络节点接口(1996)。
当系统100用在光网络内的发送器中时，图1B描述输入系统10和输出系统20的示例性实施方式。输入系统10可以包括数据处理器12，数据处理器12可以执行例如符合以太网的介质访问控制(MAC)管理；例如符合ITU-T G.709的组帧和包封；和/或例如按照ITU-T G.975的前向纠错(FEC)处理；和/或其他层2(layer2)处理。输出系统20可以包括驱动器22和电光信号转换器(“E/O”)24。驱动器22可以从重新定时器系统接收信号。驱动器22和E/O 24可以一起把电信号转换成稳定的光信号，并且放大这样的信号。E/O 24可以把这样的光信号传输给光网络。
例如，本发明的一些实施方案可以由可从英特尔公司获得的LXT16723产品使用。
图2以重新定时器系统200的方式描述本发明的实施方案。重新定时器系统200可以包括相位恢复器(“PR”)210、先进先出设备(“FIFO”)220和重新定时时钟乘法单元(“CMU”)230。PR 210可以接收信号INPUT。信号INPUT可以是任何电信号并且可以包括数据。PR 210可以生成相位匹配信号(信号PM1)，信号PM1实质上具有与信号INPUT相同的相位。PR 210可以使用时钟信号(CMUCLK)来生成信号PM1，时钟信号CMUCLK例如(但不是必须)由CMU 230提供。FIFO 220可以接收信号INPUT的样本，并且保存这样的样本。CMU 230可以从FIFO 220中以由RCLK(或者为RCLK的若干倍或几分之一)确定的频率来请求和输出样本。
图3描述PR 210的一个可能实施方式。PR 210可以包括相位检测器212和相位匹配信号发生器214。相位检测器212可以比较信号INPUT的相位和信号PM1的相位。相位检测器212可以指示信号INPUT的跃变(transition)是否领先或落后于信号PM1的跃变。相位检测器212可以实施为Alexander(“起停(bang-bang)”)型滤波器。在《电子通讯(Electronic Letters)》1975年10月第11卷第541-542页，由J.D.H.Alexander撰写、名称为“从随机二进制信号中进行时钟恢复(Clock Recovery From Random Binary Signals)”的文章中描述了Alexander相位检测器的一个实施方式。相位检测器212可以向相位匹配信号发生器214输出代表信号INPUT与信号PM1相位关系的相位差信号(图示为DELTA)。相位检测器212也可以向FIFO 220输出信号INPUT的样本。
相位匹配信号发生器214可以从相位检测器212接收信号DELTA，并且接收信号CMUCLK。重新定时器系统200的CMU 230可以提供信号CMUCLK，尽管可以使用其他时钟源。相位匹配信号发生器214可以输出信号PM1，信号PM1具有与信号INPUT实质上相同的相位以及与CMUCLK实质上相同的频率。相位匹配信号发生器214可以向FIFO 220输出这样的信号PM1。FIFO 220可以根据信号PM1的边缘跃变从相位检测器212读取样本。
图4描述相位匹配信号发生器214的一个可能实施方式。相位匹配信号发生器214可以包括滤波器215和相位内插器(interpolator)(“PI”)混合器(mixer)216。滤波器215可以从相位检测器212接收信号DELTA。滤波器215可以实施为数字或模拟环路滤波器。滤波器215可以传输信号DELTA位于滤波器215通频带内的部分(这样传输的部分被图示为CONTROL)。
PI混合器216可以从滤波器215接收信号CONTROL，并且接收信号CMUCLK。在一个实施方案中，PI混合器216可以调节信号CMUCLK的相位，使相差位于零(0)和三百六十(360)度之间。滤波器215可以命令PI混合器216基于信号CONTROL来调节信号CMUCLK的相位(这样的相位调节信号被描述为信号PM1)，以使信号PM1的相位与信号INPUT的相位充分匹配。PI混合器216可以向FIFO 220输出信号PM1。
在一些系统中，相位恢复器可以具有不同压控振荡器来生成时钟信号，所述振荡器在与提供具有不同中心频率的时钟信号的时钟发生器相同的衬底上制造。这样的相位恢复器的一个问题是，压控振荡器和另一时钟发生器之间的竞争可以使两者产生故障。针对图3和4描述的PR 210的实施方式通过利用来自单时钟源(例如CMU 230)的时钟信号(CMUCLK)来避免这样的问题。
图5以重新定时器系统500的方式描述本发明的另一实施方案。重新定时器系统500可以包括PR 510、FIFO 220和CMU 230。PR 510可以从前向时钟系统接收时钟信号(DCLK)以及接收信号INPUT。前向时钟系统可以是提供由前向时钟系统使用的信号和相应时钟信号以定时这种信号(来自前向时钟系统的时钟信号被描述为DCLK)的系统。前向时钟系统可以提供时钟信号和数据信号，它们具有相同或实质相同的抖动量。PR 510可以改变信号DCLK的相位，以使其具有与信号INPUT实质相同的相位(信号DCLK的这种变型图示为信号PM2)。FIFO 220可以接收信号INPUT的样本，并且保存这样的样本。CMU 230可以从FIFO 220中以由RCLK(或者为RCLK的若干倍或几分之一)确定的频率来请求和输出样本。
图6描述依据本发明实施方案的PR 510的一个可能实施方式。PR 510可以包括相位检测器512和延迟线514。相位检测器512可以实施为Alexander(“起停”)型滤波器。相位检测器512可以比较信号INPUT和信号PM2，并且指示信号INPUT的跃变是否领先或落后于信号PM2的跃变。相位检测器512可以使用图示为信号DELTA2的信号来指示比较结果。相位检测器512也可以向FIFO 220输出信号INPUT的样本。
延迟线514可以根据信号DELTA2的大小或值来延迟信号DCLK的相位，以使信号PM2的相位匹配信号INPUT的相位。延迟线514可以向FIFO 220输出信号PM2。FIFO 220可以根据信号PM2的边缘跃变从相位检测器512读取样本。
对于高频抖动，与其他实施方式(例如针对图2描述的PR210)相比，PR 510可以在输入信号中更精确地复制抖动。PR 510使用时钟信号DCLK，时钟信号DCLK具有与信号INPUT实质上相同的抖动量。PR 510可能不能在与其他实施方式(例如PR 210)一样大的范围内调节信号相位。
图7描述依据本发明另一实施方案的重新定时器系统700的示例性实施方式。重新定时器系统700可以包括PR 710、FIFO 220和CMU 230。PR 710可以接收信号INPUT。PR 710可以生成相位匹配信号(信号PM3)，信号PM3具有与信号INPUT实质上相同的相位。FIFO 220可以接收信号INPUT的样本，并且保存这样的样本。CMU 230可以从FIFO 220中以由RCLK(或者为RCLK的若干倍或几分之一)确定的频率来请求和输出样本。
图8描述PR 710的一个可能实施方式。PR 710可以包括信号发生器810、滤波器820和相位检测器830。信号发生器810可以生成时钟信号(图示为PM3)。信号发生器810可以实施为压控振荡器(VCO)或单边带(SSB)VCO。在发明人Glenn和Altmann于2002年2月1日递交的序列号为US10/039016和US10/039253的美国专利申请中，描述了SSBVCO的一个适当实施方式。相位检测器830可以比较信号PM3的相位和信号INPUT的相位。相位检测器830可以向滤波器820输出相差信号，所述相差信号可以表示信号INPUT与信号PM3的相位关系(这样的信号被图示为信号DELTA3)。相位检测器830也可以向FIFO 220提供信号INPUT的样本。相位检测器830可以实施为Alexander(“起停”)型滤波器。
滤波器820可以实施为环路滤波器，所述环路滤波器可以接收信号DELTA3，并且传输上述信号DELTA3位于滤波器820通频带内的部分(这样传输的部分被描述为CONTROL2)。信号发生器810可以接收信号CONTROL2，并且可以改变信号PM3的相位以响应信号DELTA2的大小。信号发生器810可以向FIFO 220提供信号PM3。FIFO 220可以根据信号PM3的边缘跃变从相位检测器830读取样本。
在CMU 230的一些实施方式中(例如关于图9描述的实施方式)，CMU 230可以包括生成时钟信号的压控振荡器。这样的实施方式的一个问题是，PR 710的压控振荡器和CMU 230的压控振荡器之间的竞争(所谓的“串扰(cross talk)”)可以使两者产生故障。依据本发明的实施方案，CMU 230和PR 710使用不同的单边带(SSB)压控振荡器来生成时钟信号，并且这些压控振荡器生成具有不同中心频率的时钟信号。
FIFO 220可以根据相位匹配信号(例如信号PM1、PM2或PM3)的跃变从PR 210、PR 510、和/或PR 710读取输入信号(INPUT)的样本。FIFO 220可以包括存储样本的存储设备以及输入和输出电路，以便与PR 210、PR 510、和/或PR 710以及与CMU 230进行通信。FIFO 220可以向CMU 230传输信号INPUT的样本，例如，响应来自CMU 230的请求。
FIFO 220可以生成指示上溢(overflow)或下溢(underflow)状态的信号。当FIFO没有存储样本的容量，而又不能重写还没有提供给CMU 230的样本时，上溢状态会出现。当FIFO 220没有以前未提供给CMU230的样本时，在CMU 230请求由FIFO220存储的样本时，下溢状态会出现。另一设备可以使用这样的上溢/下溢状态信息来确定是否不理睬来自FIFO 210的输出信号，因为在上溢/下溢状况下，这样的输出信号可能不是正确的。
CMU 230可以输出低抖动时钟信号，其频率是参考时钟信号(例如RCLK)频率的若干倍或几分之一。CMU 230可以向PR 210提供这样的低抖动时钟信号(例如在图2中图示为CMUCLK)。CMU 230可以从FIFO中以由参考时钟信号(例如信号RCLK)设定的频率(例如为其几倍或几分之一)来请求样本。CMU 230可以按照由这样的参考时钟信号(例如信号RCLK)设定的频率(或者为其若干倍或几分之一)来输出样本(图示为信号OUTPUT)。
图9描述CMU 230的一个可能实施方式。CMU 230可以包括信号发生器910、分频器920、相位和频率比较器930、电荷泵(charge pump)940、环路滤波器950、以及触发器960。信号发生器910可以生成时钟信号。在一个实施方式中，信号发生器910可以实施为输出时钟信号的单边带(SSB)压控振荡器。例如，针对PR 710(图7)，CMU230和PR 710可以使用不同的单边带(SSB)压控振荡器来生成具有不同中心频率的时钟信号。分频器920可以使由信号发生器910提供的时钟信号频率减少到其1/X(X为整数)，以使这样的时钟信号频率与参考时钟信号RCLK的频率大约匹配。相位和频率比较器930可以比较RCLK的相位和由信号发生器910提供的频率减小了的时钟信号的相位。相位和频率比较器930可以向电荷泵940提供比较结果。电荷泵940可以命令信号发生器910基于比较结果来增加或降低它的时钟信号速率，以便频率减小了的时钟信号(来自分频器920)和参考时钟信号RCLK的相位大约匹配。环路滤波器950可以从电荷泵940向信号发生器910传输命令，所述命令在通频带内。触发器960可以基于来自信号发生器910的时钟信号以某一频率从FIFO 220接收样本，并且输出样本(例如OUTPUT)。
附图和前述说明给出了本发明的实施例。然而，本发明的范围决不是由这些具体实施例进行限定。无论说明书中是否明确给出，许多变化是可能的，例如在结构、尺寸和材料使用方面的差异。本发明的范围至少是与下列权利要求书给出的范围一样宽。
权利要求书
(按照条约第19条的修改)
1、一种装置，包括：
相位恢复器，所述相位恢复器使时钟信号的相位大约匹配第一信号的相位，其中所述相位恢复器输出所述第一信号的样本；
存储设备，所述存储设备基于相位调节的时钟信号来存储样本；以及
时钟乘法单元，所述时钟乘法单元向所述相位恢复器提供时钟信号，并且从所述存储设备传输样本，其中所述时钟乘法单元基于第二时钟信号提供所述时钟信号，并且其中所述第二时钟信号的频率低于所述时钟信号。
2、如权利要求1所述的装置，其中所述相位恢复器包括：
检测器，所述检测器比较所述第一信号的相位和所述时钟信号的相位，并且输出比较结果；以及
相位匹配器，所述相位匹配器基于所述比较结果，使所述时钟信号的相位大约匹配所述第一信号的相位。
3、如权利要求2所述的装置，其中所述检测器包括Alexander型相位检测器。
4、如权利要求1所述的装置，其中所述存储设备指示上溢状态。
5、如权利要求1所述的装置，其中所述存储设备指示下溢状态。
6、一种装置，包括：
时钟信号源，所述时钟信号源提供时钟信号和第一信号，其中所述第一信号和时钟信号包括相似的抖动量；
相位恢复器，所述相位恢复器使所述时钟信号的相位大约匹配所述第一信号的相位，其中所述相位恢复器输出所述第一信号的样本；
存储设备，所述存储设备基于相位调节的时钟信号来存储样本；以及
时钟乘法单元，所述时钟乘法单元从所述存储设备传输样本。
7、如权利要求6所述的装置，其中所述相位恢复器包括：
检测器，所述检测器比较所述第一信号的相位和所述时钟信号的相位，并且输出比较结果；以及
延迟锁定环路，所述延迟锁定环路基于所述比较结果，使所述时钟信号的相位大约匹配所述第一信号的相位。
8、如权利要求7所述的装置，其中所述检测器包括Alexander型相位检测器。
9、如权利要求6所述的装置，其中所述存储设备指示上溢状态。
10、如权利要求6所述的装置，其中所述存储设备指示下溢状态。
11、如权利要求6所述的装置，其中所述时钟乘法单元基于第二时钟信号传输样本。
12、如权利要求6所述的装置，还包括从所述时钟乘法单元接收样本的输出设备，其中所述输出设备包括：
放大样本的驱动器；以及
把所述样本转换成光学形式的电-光转换器。
13、如权利要求6所述的装置，其中所述时钟信号源包括对所述第一信号执行前向纠错的逻辑。
14、如权利要求6所述的装置，其中所述时钟信号源包括按照以太网对所述第一信号执行介质访问控制的逻辑。
15、如权利要求6所述的装置，其中所述时钟信号源包括按照ITU-T G.709对所述第一信号执行组帧和包封的逻辑。
16、一种系统，包括：
输入设备，所述输入设备提供第一信号；
相位恢复器，所述相位恢复器使时钟信号的相位大约匹配所述第一信号的相位，其中所述相位恢复器输出所述第一信号的样本；
存储设备，所述存储设备基于相位调节的时钟信号来存储样本；
时钟乘法单元，所述时钟乘法单元向所述相位恢复器提供时钟信号，并且从所述存储设备传输样本，其中所述时钟乘法单元基于第二时钟信号提供所述时钟信号，并且其中所述第二时钟信号的频率低于所述时钟信号；以及
输出设备，所述输出设备从所述时钟乘法单元接收样本。
17、如权利要求16所述的系统，其中所述输入设备包括对所述第一信号执行前向纠错的逻辑。
18、如权利要求16所述的系统，其中所述输入设备包括按照以太网对所述第一信号执行介质访问控制的逻辑。
19、如权利要求16所述的系统，其中所述输入设备包括按照ITU-T G.709对所述第一信号执行组帧和包封的逻辑。
20、如权利要求16所述的系统，其中所述输出设备包括：
放大样本的驱动器；以及
把所述样本转换成光学形式的电-光转换器。
21、一种装置，包括：
相位恢复器，所述相位恢复器包括第一单边带压控振荡器以提供第一时钟信号，其中所述相位恢复器使所述第一时钟信号的相位大约匹配第一信号的相位，并且其中所述相位恢复器输出所述第一信号的样本；
存储设备，所述存储设备基于相位调节的第一时钟信号来存储样本；以及
时钟乘法单元，所述时钟乘法单元包括第二单边带压控振荡器以生成第二时钟信号，其中所述第一和第二单边带压控振荡器在不同的中心频率操作，并且其中所述时钟乘法单元基于所述第二时钟信号从所述存储设备传输样本。
22、如权利要求21所述的装置，还包括输入设备，其中所述输入设备包括对所述第一信号执行前向纠错的逻辑。
23、如权利要求21所述的装置，还包括输入设备，其中所述输入设备包括按照以太网对所述第一信号执行介质访问控制的逻辑。
24、如权利要求21所述的装置，还包括输入设备，其中所述输入设备包括按照ITU-TG.709对所述第一信号执行组帧和包封的逻辑。
25、如权利要求21所述的装置，还包括从所述时钟乘法单元接收样本的输出设备：
放大样本的驱动器；以及
把所述样本转换成光学形式的电-光转换器。
26、如权利要求21所述的装置，其中所述时钟乘法单元基于参考时钟信号生成所述第二时钟信号。
27、一种方法，包括：
使时钟信号的相位匹配输入信号的相位；
基于相位匹配的时钟信号记录所述输入信号的样本；以及
基于所述时钟信号，传输所述输入信号的样本，其中所述时钟信号基于第二时钟信号，并且其中所述第二时钟信号的频率低于所述时钟信号。
28、如权利要求27所述的方法，还包括：
当记录的样本超过阈值时指示上溢。
29、如权利要求27所述的方法，还包括：
当记录的样本超过阈值时指示下溢。
30、一种方法，包括以下步骤：
使时钟信号的相位匹配输入信号的相位；其中所述时钟信号和输入信号包括相似的抖动量；
基于相位匹配的时钟信号记录所述输入信号的样本；以及
基于所述时钟信号，传输所述输入信号的样本。
31、如权利要求30所述的方法，还包括：
当记录的样本超过阈值时指示上溢。
32、如权利要求30所述的方法，还包括：
当记录的样本超过阈值时指示下溢。
33、一种方法，包括：
使第一时钟信号的相位匹配输入信号的相位；
基于相位匹配的第一时钟信号记录所述输入信号的样本；以及
基于第二时钟信号，传输所述输入信号的样本，其中所述第一和第二时钟信号是基于来自不同的单边带压控振荡器的时钟信号，这些单边带压控振荡器在不同频率进行操作。
34、如权利要求33所述的方法，还包括：
当记录的样本超过阈值时指示上溢。
35、如权利要求33所述的方法，还包括：
当记录的样本超过阈值时指示下溢。

Claims (36)

1、一种装置，包括：
相位恢复器，所述相位恢复器使时钟信号的相位大约匹配第一信号的相位，其中所述相位恢复器输出所述第一信号的样本；
存储设备，所述存储设备基于相位调节的时钟信号来存储样本；以及
时钟乘法单元，所述时钟乘法单元向所述相位恢复器提供时钟信号，并且从所述存储设备传输样本。
2、如权利要求1所述的装置，其中所述相位恢复器包括：
检测器，所述检测器比较所述第一信号的相位和所述时钟信号的相位，并且输出比较结果；以及
相位匹配器，所述相位匹配器基于所述比较结果，使所述时钟信号的相位大约匹配所述第一信号的相位。
3、如权利要求2所述的装置，其中所述检测器包括Alexander型相位检测器。
4、如权利要求1所述的装置，其中所述存储设备指示上溢状态。
5、如权利要求1所述的装置，其中所述存储设备指示下溢状态。
6、如权利要求1所述的装置，其中所述时钟乘法单元基于第二时钟信号生成所述时钟信号。
7、一种装置，包括：
时钟信号源，所述时钟信号源提供时钟信号和第一信号，其中所述第一信号和时钟信号包括相似的抖动量；
相位恢复器，所述相位恢复器使所述时钟信号的相位大约匹配所述第一信号的相位，其中所述相位恢复器输出所述第一信号的样本；
存储设备，所述存储设备基于相位调节的时钟信号来存储样本；以及
时钟乘法单元，所述时钟乘法单元从所述存储设备传输样本。
8、如权利要求7所述的装置，其中所述相位恢复器包括：
检测器，所述检测器比较所述第一信号的相位和所述时钟信号的相位，并且输出比较结果；以及
延迟锁定环路，所述延迟锁定环路基于所述比较结果，使所述时钟信号的相位大约匹配所述第一信号的相位。
9、如权利要求8所述的装置，其中所述检测器包括A1exander型相位检测器。
10、如权利要求7所述的装置，其中所述存储设备指示上溢状态。
11、如权利要求7所述的装置，其中所述存储设备指示下溢状态。
12、如权利要求7所述的装置，其中所述时钟乘法单元基于第二时钟信号传输样本。
13、如权利要求7所述的装置，还包括从所述时钟乘法单元接收样本的输出设备，其中所述输出设备包括：
放大样本的驱动器；以及
把所述样本转换成光学形式的电-光转换器。
14、如权利要求7所述的装置，其中所述时钟信号源包括对所述第一信号执行前向纠错的逻辑。
15、如权利要求7所述的装置，其中所述时钟信号源包括按照以太网对所述第一信号执行介质访问控制的逻辑。
16、如权利要求7所述的装置，其中所述时钟信号源包括按照ITU-T G.709对所述第一信号执行组帧和包封的逻辑。
17、一种系统，包括：
输入设备，所述输入设备提供第一信号；
相位恢复器，所述相位恢复器使时钟信号的相位大约匹配所述第一信号的相位，其中所述相位恢复器输出所述第一信号的样本；
存储设备，所述存储设备基于相位调节的时钟信号来存储样本；
时钟乘法单元，所述时钟乘法单元向所述相位恢复器提供时钟信号，并且从所述存储设备传输样本；以及
输出设备，所述输出设备从所述时钟乘法单元接收样本。
18、如权利要求17所述的系统，其中所述输入设备包括对所述第一信号执行前向纠错的逻辑。
19、如权利要求17所述的系统，其中所述输入设备包括按照以太网对所述第一信号执行介质访问控制的逻辑。
20、如权利要求17所述的系统，其中所述输入设备包括按照ITU-T G.709对所述第一信号执行组帧和包封的逻辑。
21、如权利要求17所述的系统，其中所述输出设备包括：
放大样本的驱动器；以及
把所述样本转换成光学形式的电-光转换器。
22、一种装置，包括：
相位恢复器，所述相位恢复器包括第一单边带压控振荡器以提供第一时钟信号，其中所述相位恢复器使所述第一时钟信号的相位大约匹配第一信号的相位，并且其中所述相位恢复器输出所述第一信号的样本；
存储设备，所述存储设备基于相位调节的第一时钟信号来存储样本；以及
时钟乘法单元，所述时钟乘法单元包括第二单边带压控振荡器以生成第二时钟信号，其中所述第一和第二单边带压控振荡器在不同的中心频率下操作，并且其中所述时钟乘法单元基于所述第二时钟信号从所述存储设备传输样本。
23、如权利要求22所述的装置，还包括输入设备，其中所述输入设备包括对所述第一信号执行前向纠错的逻辑。
24、如权利要求22所述的装置，还包括输入设备，其中所述输入设备包括按照以太网对所述第一信号执行介质访问控制的逻辑。
25、如权利要求22所述的装置，还包括输入设备，其中所述输入设备包括按照ITU-TG.709对所述第一信号执行组帧和包封的逻辑。
26、如权利要求22所述的装置，还包括从所述时钟乘法单元接收样本的输出设备：
放大样本的驱动器；以及
把所述样本转换成光学形式的电-光转换器。
27、如权利要求22所述的装置，其中所述时钟乘法单元基于参考时钟信号生成所述第二时钟信号。
28、一种方法，包括：
使时钟信号的相位匹配输入信号的相位；
基于相位匹配的时钟信号记录所述输入信号的样本；以及
基于所述时钟信号，传输所述输入信号的样本。
29、如权利要求28所述的方法，还包括：
当记录的样本超过阈值时指示上溢。
30、如权利要求28所述的方法，还包括：
当记录的样本超过阈值时指示下溢。
31、一种方法，包括以下步骤：
使时钟信号的相位匹配输入信号的相位；其中所述时钟信号和输入信号包括相似的抖动量；
基于相位匹配的时钟信号记录所述输入信号的样本；以及
基于所述时钟信号，传输所述输入信号的样本。
32、如权利要求31所述的方法，还包括：
当记录的样本超过阈值时指示上溢。
33、如权利要求31所述的方法，还包括：
当记录的样本超过阈值时指示下溢。
34、一种方法，包括：
使第一时钟信号的相位匹配输入信号的相位；
基于相位匹配的第一时钟信号记录所述输入信号的样本；以及
基于第二时钟信号，传输所述输入信号的样本，其中所述第一和第二时钟信号是基于来自不同的单边带压控振荡器的时钟信号，这些单边带压控振荡器在不同频率下进行操作。
35、如权利要求34所述的方法，还包括：
当记录的样本超过阈值时指示上溢。
36、如权利要求34所述的方法，还包括：
当记录的样本超过阈值时指示下溢。
CNA038221268A 2002-07-17 2003-05-29 减少通信系统内传输抖动的技术 Pending CN1682476A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/198,581 US7151813B2 (en) 2002-07-17 2002-07-17 Techniques to reduce transmitted jitter
US10/198,581 2002-07-17

Publications (1)

Publication Number Publication Date
CN1682476A true CN1682476A (zh) 2005-10-12

Family

ID=30443143

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038221268A Pending CN1682476A (zh) 2002-07-17 2003-05-29 减少通信系统内传输抖动的技术

Country Status (6)

Country Link
US (3) US7151813B2 (zh)
EP (1) EP1547284A1 (zh)
CN (1) CN1682476A (zh)
AU (1) AU2003231934A1 (zh)
TW (1) TWI246294B (zh)
WO (1) WO2004010622A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095289A (zh) * 2011-11-08 2013-05-08 澜起科技（上海）有限公司 一种信号延迟控制电路
CN1983881B (zh) * 2005-11-28 2014-09-03 阿尔卡特公司 无源光网络媒体接入控制器辅助的时钟恢复
CN107102256A (zh) * 2012-12-13 2017-08-29 英特尔公司 用于对pam 发射机中的抖动进行限制的失真测量

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7460790B2 (en) * 2004-01-30 2008-12-02 Finisar Corporation Non-linear compensation of timing jitter
US7436920B2 (en) * 2004-06-17 2008-10-14 Matisse Networks Burst mode receiver based on charge pump PLL with idle-time loop stabilizer
TWI280002B (en) * 2005-09-15 2007-04-21 Realtek Semiconductor Corp Apparatus and method for calibrating IQ mismatch
US7379382B2 (en) * 2005-10-28 2008-05-27 Micron Technology, Inc. System and method for controlling timing of output signals
US7477850B2 (en) 2005-10-31 2009-01-13 Agere Systems Inc. Optical signal jitter reduction via electrical equalization in optical transmission systems
US8705680B2 (en) * 2006-06-29 2014-04-22 Nippon Telegraph And Telephone Corporation CDR circuit
TWI360964B (en) * 2006-11-08 2012-03-21 Finisar Corp Serialization/deserialization for use in optoelect
US9765084B2 (en) * 2008-04-10 2017-09-19 Iowa Corn Promotion Board Recovery and refining of dianhydrosugars
US9120806B2 (en) * 2008-04-10 2015-09-01 Iowa Corn Promotion Board Dianhydrosugar production process
US9653079B2 (en) * 2015-02-12 2017-05-16 Apple Inc. Clock switching in always-on component
CN111078118B (zh) * 2019-12-03 2023-07-21 北京长峰天通科技有限公司 一种用于对按键进行防抖处理的装置及方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825683A (en) * 1972-11-10 1974-07-23 Gte Automatic Electric Lab Inc Line variation compensation system for synchronized pcm digital switching
US4054747A (en) 1976-05-20 1977-10-18 Gte Automatic Electric Laboratories Incorporated Data buffer
EP0276349B1 (en) * 1987-01-28 1992-03-25 International Business Machines Corporation Apparatus for switching information between channels for synchronous information traffic and asynchronous data packets
US4821297A (en) * 1987-11-19 1989-04-11 American Telephone And Telegraph Company, At&T Bell Laboratories Digital phase locked loop clock recovery scheme
CA2001266C (en) 1989-10-23 1996-08-06 John Robert Long Digital phase aligner and method for its operation
US5276688A (en) * 1990-06-09 1994-01-04 U.S. Philips Corporation Circuit arrangement for bit rate adjustment
US5608357A (en) * 1995-09-12 1997-03-04 Vlsi Technology, Inc. High speed phase aligner with jitter removal
US5864250A (en) 1996-05-21 1999-01-26 Advanced Communications Devices Corporation Non-servo clock and data recovery circuit and method
US6061410A (en) * 1997-02-27 2000-05-09 Advanced Micro Devices Frequency ratio estimation arrangement and method thereof
US6005901A (en) * 1997-02-27 1999-12-21 Advanced Micro Devices Arrangement for asynchronous decimation using a frequency ratio estimator and method thereof
JP3117001B2 (ja) * 1997-06-04 2000-12-11 日本電気株式会社 デジタル信号処理装置
US6324235B1 (en) 1997-11-13 2001-11-27 Creative Technology, Ltd. Asynchronous sample rate tracker
US5952888A (en) 1998-03-25 1999-09-14 Cypress Semiconductor Corp. Roving range control to limit receive PLL frequency of operation
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US6256069B1 (en) * 1998-10-06 2001-07-03 Microsoft Corporation Generation of progressive video from interlaced video
US6351508B1 (en) * 1999-11-17 2002-02-26 Transwitch Corporation Phase/frequency detector for dejitter applications
US6683930B1 (en) * 1999-12-23 2004-01-27 Cypress Semiconductor Corp. Digital phase/frequency detector, and clock generator and data recovery PLL containing the same
US7012983B2 (en) * 2000-04-28 2006-03-14 Broadcom Corporation Timing recovery and phase tracking system and method
CA2307044A1 (en) * 2000-04-28 2001-10-28 Pmc-Sierra Inc. Multi-channel sonet/sdh desynchronizer
US6744787B1 (en) * 2000-10-27 2004-06-01 Pmc-Sierra, Inc. Adaptive phase shift filtration of pointer justification jitter in synchronous-plesiosynchronous signal desynchronization
AU2002235260A1 (en) 2000-12-20 2002-07-01 Primarion, Inc. Pll/dll dual loop data synchronization utilizing a granular fifo fill level indicator
AU2002251700A1 (en) * 2000-12-20 2002-07-30 Primarion, Inc. Pll/dll dual loop data synchronization
KR100571802B1 (ko) * 2001-09-03 2006-04-17 삼성전자주식회사 통신 효율을 높이는 이동통신 시스템 및 그 방법
US7072349B2 (en) * 2001-10-02 2006-07-04 Stmicroelectronics, Inc. Ethernet device and method for extending ethernet FIFO buffer
US6509766B1 (en) * 2001-10-26 2003-01-21 International Business Machines Corporation Adjustable clock multiplier and method
US6925575B2 (en) * 2002-04-05 2005-08-02 Intel Corporation Selectable clocking synchronization of a parallel-to-serial converter and memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983881B (zh) * 2005-11-28 2014-09-03 阿尔卡特公司 无源光网络媒体接入控制器辅助的时钟恢复
CN103095289A (zh) * 2011-11-08 2013-05-08 澜起科技（上海）有限公司 一种信号延迟控制电路
CN103095289B (zh) * 2011-11-08 2015-03-04 澜起科技（上海）有限公司 一种信号延迟控制电路
CN107102256A (zh) * 2012-12-13 2017-08-29 英特尔公司 用于对pam 发射机中的抖动进行限制的失真测量
CN107102256B (zh) * 2012-12-13 2020-09-25 英特尔公司 用于对pam发射机中的抖动进行限制的失真测量

Also Published As

Publication number Publication date
EP1547284A1 (en) 2005-06-29
US20040013216A1 (en) 2004-01-22
US7154977B2 (en) 2006-12-26
TW200421806A (en) 2004-10-16
US20070064853A1 (en) 2007-03-22
AU2003231934A1 (en) 2004-02-09
US7151813B2 (en) 2006-12-19
US7324620B2 (en) 2008-01-29
TWI246294B (en) 2005-12-21
US20040013217A1 (en) 2004-01-22
WO2004010622A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
US7324620B2 (en) Techniques to reduce transmitted jitter
US7672416B2 (en) High-speed serial transceiver with sub-nominal rate operating mode
US5987085A (en) Clock recovery circuit
US20170207908A1 (en) Skew management for pam communication systems
US20030067662A1 (en) Fast decision threshold controller for burst-mode receiver
JPH05276028A (ja) 非常に高い周波数のクロック及びデータ回復回路用の位相検知器
EP2515441B1 (en) Clock and data recovery system, phase adjusting method, and phasedetector
US10511432B2 (en) Apparatus and method for clock recovery based on non-non return to zero (non-NRZ) data signals
US5796796A (en) Pointer adjustment jitter cancellation processor utilizing phase hopping and phase leaking techniques
US6351508B1 (en) Phase/frequency detector for dejitter applications
CN1444365A (zh) 用srts在信息包网络上实现时钟同步而无需公用网络时钟
US7702946B2 (en) Digital clock filter circuit for a gapped clock of a non-isochronous data signal having a selected one of at least two nominal data rates
US6801592B1 (en) Method and a circuit for retiming a digital data signal
US20070183462A1 (en) Method and apparatus for aligning source data streams in a communications network
US7801934B2 (en) Pointer generation method and apparatus for delay compensation in virtual concatenation applications
US20040008066A1 (en) Clock data recovery circuit
US7136444B2 (en) Techniques to regenerate a signal
CN1449127A (zh) 数据接收电路和方法
US6438188B1 (en) Method and apparatus for a digitally controlled constant current source for phase adjustment of a synthesized clock
US20050135526A1 (en) Dual-PLL signaling for maintaining synchronization in a communications system
CN1685654A (zh) 基于转换误差的抖动估算
US6552616B1 (en) Asynchronous phase detector for a PLD independent of timing requirements
US10841075B2 (en) Transmission circuit
KR20040057017A (ko) 에스알티에스 방식에서의 동기장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication