CN1435844A - 多重值闪存的写入与清除方式 - Google Patents
多重值闪存的写入与清除方式 Download PDFInfo
- Publication number
- CN1435844A CN1435844A CN 02102899 CN02102899A CN1435844A CN 1435844 A CN1435844 A CN 1435844A CN 02102899 CN02102899 CN 02102899 CN 02102899 A CN02102899 A CN 02102899A CN 1435844 A CN1435844 A CN 1435844A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- voltage
- multiple value
- value
- value flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一种多重值闪存的写入方式，其步骤具有：在多重值闪存的栅极射入不同次数且不同次数所对应不同向上递增的步阶值输出的写入电压以改变多重值闪存所代表的值，并在多重值闪存作最高值或是任何一值写入时，在最后一次写入电压射入后，额外增加一次写入电压射入。
Description
技术领域
本发明是有关于一种闪存的写入与清除方式，且特别是有关于一种多重值闪存的写入与清除方式。
背景技术
在闪存位写入以及清除的过程中，为了能让此闪存能描述2位状态或3位状态或..等状态(00、01、10、11状态或000、001、010、011、100、101、110、111状态或....等状态)时，通常为由间隔改变闪存栅极的电压以并限定电压的射入(shot)次数，使得闪存中的信道(channel)能产生信道热电子(channel hot electron)，且信道热电子由信道被注入至浮置栅(floating gate)中时的电位可有所不同。举例来说，代表两位状态的多重值闪存为了能描述两位状态，则必须在其浮置栅中能储存4种不同电位的电子。例如当闪存代表00状态时，浮置栅中没有电子，当闪存代表01状态时，浮置栅中储存有电子且此电子具有闪存代表01状态时的电位，当闪存代表10状态时，浮置栅中储存有电子且此电子具有闪存代表10状态时的电位，以此类推。
公知闪存写入的方式为：当闪存欲由00状态写为01或10或11状态时，为将闪存中的栅极射入栅极电压Vg，其中，每次射入的栅极电压Vg均向上增加0.1伏特(即ΔVg为0.1伏特)且每次射入的栅极电压Vg均维持约150ns，而闪存欲由00状态写为01或10或11状态时，便是根据栅极电压Vg射入次数来做决定。
当闪存欲由01或10或11状态清除为00状态时，则是每次射入的栅极电压Vg均向下增加0.1伏特(即ΔVg为-0.5伏特)且每次射入的栅极电压Vg均维持约150ns，并根据闪存由01或10或11状态清除为00状态的不同，决定栅极电压Vg射入次数。
请参考图1，当闪存由00状态写为01状态时，栅极电压Vg由5伏特开始，ΔVg为0.1伏特，并经过20次的射入，源极电压为浮置，而漏极电压Vd则为4.5±0.25伏特。当闪存由00状态写为10状态时，栅极电压Vg由5伏特开始，ΔVg为0.1伏特，并经过40次的射入，源极电压为浮置，而漏极电压Vd则为4.5±0.25伏特。当闪存由00状态写为11状态时，栅极电压Vg由5伏特开始，ΔVg为0.1伏特，并经过60次的射入，源极电压为浮置，而漏极电压Vd则为4.5±0.25伏特。其中，不同状态所分别对应的射入次数中，最后一次射入的栅极电压Vg为写入确认电压PV，而最后一次射入前的射入次数所射入的栅极电压Vg为写入电压PGM。
至于当闪存由01或10或11状态清除为00状态时，栅极电压Vg由-6伏特开始，ΔVg为-0.5伏特，并经过5次的射入，漏极电压为浮置，而源极或基底电压Vs或Vb则为8±0.25伏特。
而当闪存完成写入后以及清除后，判别闪存状态时，读取电流Ir以及起始电压Vt的分布图则请分别参考图2A以及图2B。由图2A中可知，包含00、01、10、11状态，均有其读取电流Ir的分布(Tracking)，而状态的读取电流分布间，具有可靠度(Reliability)区间。而每个状态的感应幅度(Sense Margin)则包含了其对应的读取电流Ir分布的部分范围。其中，显而易见的是，间隔每个读取电流Ir分布的可靠度区间狭小。且此可靠度区间也限制了感应幅度的增加，而造成误判，特别是在于在读取闪存状态为00或是11的情况下。而图2B中，判别闪存状态时的操作起始电压电压Vt间隔也是过于狭小且也是在读取闪存状态为00或是11的情况下，容易造成误判。
发明内容
本发明提供一种使得读取电流Ir分布范围增加以及操作起始电压Vt范围增加的多重值闪存写入方式，以致于对多重值闪存作判读时，不至于误判，且在设计多重值闪存判读时，能有较好的感应幅度。
本发明提出一种多重值闪存的写入方式，包括：在多重值闪存的栅极射入不同次数且每次对应不同向上递增的步阶值输出的写入电压以改变多重值闪存所代表的值，并在多重值闪存作最高值或是任何一值写入时，在最后一次写入电压射入后，额外增加一次写入电压射入。
本发明另外提出一种多重值闪存的清除方式，包括：在多重值闪存的栅极射入不同次数且每次对应不同向下减少的步阶值输出的清除电压以清除多重值闪存所代表的不同值，并在多重值闪存作任何一值清除时，在最后一次清除电压射入后，额外增加一次清除电压射入。
综合上述本发明由额外增加一次写入电压以及一次清除电压达到增加多重值闪存写入电子的电位以及减少多重值闪存清除电子的电位，以使得当对多重值闪存作判读时，能有较大的读取电流分布范围以及较大的操作起始电压范围，而不至于误判。
附图说明
图1为公知闪存写入以及清除方式的示意图；
图2A为公知闪存的读取电流分布图；
图2B为公知闪存读取时的起始电压分布图；
图3为根据本发明实施例的闪存写入以及清除方式的示意图；
图4A为根据本发明实施例的闪存读取电流分布图；以及
图4B为根据本发明实施例的闪存读取时的起始电压分布图。
附图标记说明：
PV1、PV2、PV3：写入确认电压
EV：清除确认电压
具体实施方式
本发明为主要采取闪存的栅极加上栅极电压以及漏极加上漏极电压，且源极浮置，并以栅极电压每次电压值向上增加射入的方式，使得闪存信道中的热电子由信道注入并存在于闪存中的浮置栅且在浮置栅中的电子因不同次数的栅极电压射入而具有不同的电位，以作为代表不同状态的闪存。一般来说，以此方式对闪存作一次状态值完整写入时，最后还包含一次写入确认电压的射入。也就是说，如果当闪存要写入01的状态值需要20次栅极电压射入时，前19次为写入电压射入，最后一次则为写入确认电压射入。而本发明对闪存作清除时，则是主要采取闪存的栅极加上栅极电压以及源极或基底加上源极电压或是基底电压，且漏极浮置，并以栅极电压每次电压值向下减少射入的方式，使得闪存浮置栅中的电子穿隧出来而使得浮置栅中几乎不存有电子，且因浮置栅中电子的电位不同而需要不同次数的栅极电压射入，以使得代表不同状态的闪存能被清除。而一次完整的闪存清除，也包括最后一次作为清除确认电压的栅极电压以及最后一次前的作为清除电压的栅极电压。
而本发明的特征还在于做最高值写入闪存时，额外增加一次写入电压以及在清除闪存时，额外增加一次清除电压。请参考图3，图3为根据本发明实施例的闪存写入以及清除方式的示意图。当闪存由00状态写为01状态时，栅极电压Vg由5伏特开始且每次以ΔVg＝0.1伏特向上增加，并经过20次的射入。其中包括了19次写入电压PGM射入以及最后一次的写入确认电压PV1射入。而此时闪存的源极电压为浮置，漏极电压Vd则为4.5±0.25伏特。
当闪存由00状态写为10状态时，栅极电压Vg由5伏特开始且每次以ΔVg＝0.1伏特向上增加，并经过40次的射入。其中包括了39次写入电压PGM射入以及最后一次的写入确认电压PV2射入。而此时闪存的源极电压为浮置，漏极电压Vd则为4.5±0.25伏特。
而当闪存由00状态写为11状态时，栅极电压Vg由5伏特开始且每次以ΔVg＝0.1伏特向上增加，并经过61次的射入。其中包括了59次写入电压PGM射入后加上1次额外的写入电压PGM射入以及最后一次的写入确认电压PV3射入。而此时闪存的源极电压为浮置，漏极电压Vd则为4.5±0.25伏特。
至于当闪存由11状态清除为00状态时，栅极电压Vg由-6伏特开始且每次以ΔVg＝-0.5伏特向下减少，并经过6次射入。其中包括了4次清除电压ERS射入加上1次额外的清除电压以及最后一次的清除确认电压EV射入。而此时漏极电压为浮置，而源极或基底电压Vs或Vb则为8±0.25伏特。
因此，本发明最大的特征在闪存写入过程中，当公知最后一次写入电压PGM射入后，额外增加一次写入电压PGM射入。而在闪存清除过程中，当最后一次清除电压ERS射入后，额外增加一次清除电压ERS射入。
故根据本发明实施例中的闪存写入或清除方式，可以得到闪存写入后的闪存读取电流分布图以及闪存读取时的起始电压分布图。请分别参考图4A以及图4B。在图4A中，可以发现的是，11状态的闪存的读取电流Ir分布增加，以及00状态的闪存读取电流Ir分布增加(虚线部分)，相对的，请参考图4B，读取闪存状态为00或是11时的起始电压分布增大。
此外，本发明还可应用在闪存任何状态的写入，也就是说，本发明并不限于最高值的写入。
综合上述，本发明由额外增加一次写入电压以及一次清除电压达到增加多重值闪存写入后，读取电流分布的增加以及读取时的起始电压分布增加，因此当对多重值闪存作判读时，能有较大的感应幅度，而不至于误判。
虽然本发明已以实施例说明如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书为准。
Claims (5)
1.一种多重值闪存的写入方式，其特征为：包括：
在该多重值闪存的栅极射入不同次数且每次对应不同向上递增的一步阶值输出的一写入电压以改变该多重值闪存所代表的值；以及
该多重值闪存作一最高值写入时，在最后一次该写入电压射入后，额外增加一次该写入电压射入。
2.如权利要求1所述的多重值闪存的写入方式，其特征为：其中该写入方式可用于一两位值闪存。
3.一种多重值闪存的写入方式，其特征为：包括：
在该多重值闪存的栅极射入不同次数且每次对应不同向上递增的一步阶值输出的一写入电压以改变该多重值闪存所代表的值；以及
该多重值闪存作一值写入时，在最后一次该写入电压射入后，额外增加一次该写入电压射入。
4.如权利要求3所述的多重值闪存的写入方式，其特征为：其中该写入方式可用于一两位值闪存。
5.一种多重值闪存的清除方式，其特征为：包括：
在该多重值闪存的栅极射入不定次数且每次对应不同向下减少的一步阶值输出的一清除电压以清除该多重值闪存所代表的不同值；以及
该多重值闪存作一值清除时，在最后一次该清除电压射入后，额外增加一次该清除电压射入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021028990A CN100409367C (zh) | 2002-01-30 | 2002-01-30 | 多重值闪存的写入与清除方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021028990A CN100409367C (zh) | 2002-01-30 | 2002-01-30 | 多重值闪存的写入与清除方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1435844A true CN1435844A (zh) | 2003-08-13 |
| CN100409367C CN100409367C (zh) | 2008-08-06 |
Family
ID=27627692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021028990A Expired - Lifetime CN100409367C (zh) | 2002-01-30 | 2002-01-30 | 多重值闪存的写入与清除方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100409367C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364442B (zh) * | 2007-08-06 | 2011-08-10 | 海力士半导体有限公司 | 在闪存装置中编程的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1187907A (zh) * | 1995-07-17 | 1998-07-15 | 西门子公司 | 电可擦除可编程的、非易失的存储单元 |
| EP1074995B1 (en) * | 1999-08-03 | 2005-10-26 | STMicroelectronics S.r.l. | Method for programming multi-level non-volatile memories by controlling the gate voltage |
-
2002
- 2002-01-30 CN CNB021028990A patent/CN100409367C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364442B (zh) * | 2007-08-06 | 2011-08-10 | 海力士半导体有限公司 | 在闪存装置中编程的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100409367C (zh) | 2008-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4750906B2 (ja) | Ｎａｎｄフラッシュメモリデバイスのプログラミング方法 | |
| CN101501781B (zh) | 存储器结构及其编程方法 | |
| US9263140B2 (en) | Non-volatile semiconductor storage device | |
| US10276250B1 (en) | Programming NAND flash with improved robustness against dummy WL disturbance | |
| CN111758130B (zh) | 3d nand闪存及其操作方法 | |
| CN1949393A (zh) | 闪存器件的编程方法 | |
| CN101630531A (zh) | 非易失性存储器设备及非易失性存储器设备的擦除方法 | |
| CN1277314C (zh) | 互补非易失性存储电路 | |
| EP1714291A2 (en) | Self-boosting system for flash memory cells | |
| JPH10228786A (ja) | 不揮発性半導体記憶装置及びその閾値制御方法 | |
| CN1591691A (zh) | 编程操作时控制位线电压电平的闪存编程控制电路和方法 | |
| US20150036428A1 (en) | Method of operating incrementally programmable non-volatile memory | |
| JP2022521548A (ja) | プログラミングプロセスを実行する方法および関連するメモリデバイス | |
| CN1435844A (zh) | 多重值闪存的写入与清除方式 | |
| CN111630600B (zh) | 3d nand闪存及其操作方法 | |
| CN1512514A (zh) | 非易失性半导体存储器的数据擦除方法 | |
| US6920066B2 (en) | Programming method of the memory cells in a multilevel non-volatile memory device | |
| CN114360615A (zh) | 非易失性存储器及其控制方法、存储系统 | |
| KR20090101163A (ko) | 비휘발성 메모리 셀의 저 전압 프로그래밍 방법과 시스템 | |
| CN1249728C (zh) | 闪存多阶编码方法 | |
| US11468957B2 (en) | Architecture and method for NAND memory operation | |
| CN1299354C (zh) | 控制氮化物只读存储单元的启始电压的方法 | |
| CN100342454C (zh) | 多重位闪存的参考电流产生电路 | |
| EP1363292B1 (en) | Programming method of the memory cells in a multilevel non-volatile memory device | |
| CN114783489A (zh) | 存储器装置及其操作方法、存储器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080806 |