CN1299354C - 控制氮化物只读存储单元的启始电压的方法 - Google Patents

控制氮化物只读存储单元的启始电压的方法 Download PDF

Info

Publication number
CN1299354C
CN1299354C CNB200410101485XA CN200410101485A CN1299354C CN 1299354 C CN1299354 C CN 1299354C CN B200410101485X A CNB200410101485X A CN B200410101485XA CN 200410101485 A CN200410101485 A CN 200410101485A CN 1299354 C CN1299354 C CN 1299354C
Authority
CN
China
Prior art keywords
memory cell
electric charge
silicon nitride
stored
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200410101485XA
Other languages
English (en)
Other versions
CN1661794A (zh
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1661794A publication Critical patent/CN1661794A/zh
Application granted granted Critical
Publication of CN1299354C publication Critical patent/CN1299354C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种具有单侧读取的双侧程序化的方法，此方法提供具有不同储存电荷量的氮化硅只读存储单元，并利用双位间不同的交互作用控制启始电压的操作窗。由于氮化硅只读存储器的启始电压操作窗的增加，并通过左位、右位、电荷量以及其双位的电荷位置的组合，可使氮化硅只读存储达到2位、4位、8位与16位的存储状态。

Description

控制氮化物只读存储单元的启始电压的方法
技术领域
本发明涉及一种半导体存储单元，且特别是有关于一种以多位阶存储单元(multiple level cell，MLC)操作的控制氮化硅只读存储单元的启始电压的方法。
背景技术
目前氮化硅只读存储单元(NROM)已广泛地应用在半导体工业中。图1所绘示为公知具有二位存储能力的氮化硅只读存储单元的剖面示意图。此氮化硅只读存储单元100包括一基底110，此基底110上已形成有已掺杂的源极112与漏极114。其中，在基底110上配置有氧化硅层118、120，且在氧化硅层118、120之间配置氮化硅层116。此外，于氧化硅层120上配置有闸导体122，并于氧化硅层118下面以及源极112与漏极114之间形成信道115。
氮化硅只读存储单元可进行电子可程序化、数据读取以及抹除等程序。氮化硅只读存储单元100的程序化可于信道115中产生热电子，而其中一部份的热电子可获得足够的能量以越过氧化硅层118的能障，且其会阻陷于氮化硅层116中。上述这些阻陷电荷将会移动至氮化硅层116上靠近漏极114的区域，由于氮化硅层116为非导电层，因此氮化硅只读存储单元100可进行程序化以使热电子集中在氮化硅层116的两端，而靠近漏极114的氮化硅层116的右端有一存储电荷124且靠近源极112的左端有一存储电荷126。
当氮化硅只读存储单元进行读取程序时，存储电荷的存在与否是决定于感测氮化硅只读存储单元的启始电压的变化。倘若氮化硅只读存储单元已被读取或被程序化，则其启始电压会增加，且可读到存储电荷的数字信息信号”0”，而读不到存储电荷的数字信息信号”1”。如图1所示，氮化硅只读存储单元100在两侧上都有存储电荷，因此，氮化硅只读存储单元100的双位的数字信息信号为”0”与”0”。
此外，氮化硅只读存储单元上具有多位阶电荷也就是是氮化硅只读存储单元具有多位阶存储单元操作的能力。而且，不同的位阶电荷会导致不同的启始电压，且氮化硅只读存储单元的电荷量越多，则本身的启始电压会越高。因此，利用以多位阶存储单元操作的控制氮化硅只读存储单元可使得存储单元的体积缩小以及半导体组件的积集度增加。
公知的程序化写入与读取提供氮化硅只读存储单元为一种单侧程序化、读取以及删除的方法。然而，此方法需要更多程序化操作条件以达到多重启始电压。
美国专利第6,011,725号所公开为一种具有双位存储能力的氮化硅只读存储单元的程序化、读取以及删除的方法。此发明的缺点为氮化硅只读存储单元为逆向读取方式，所以氮化硅只读存储单元的双位间只能操作在无交互作用区，因此限制了启始电压操作窗。
美国专利第6,487,114 B2号所公开为一种氮化硅只读存储单元可同时读取双位信息的方法。但是，此方法只能读取双位的氮化硅只读存储单元的4种存储状态。
如上述，多位阶存储单元操作需要一个控制氮化硅只读存储单元启始电压的方法以使得形成多重记忆状态所需的程序化条件较少。
发明内容
广义来说，当右位与左位之间存在交互作用时，本发明提供一种单侧读取的双侧程序化方法给具有不同电荷量的氮化硅只读存储单元，以符合其需求。另外，与单侧程序化的方法比较，双侧程序化的方法可使得氮化硅只读存储单元形成多重存储状态所需的程序化条件较少。在双位的非交互作用区与交互作用区中，单侧读取致能使氮化硅只读存储单元进行多位阶存储单元操作。因为氮化硅只读存储单元的启始电压在交互作用区较非交互作用区高，所以氮化硅只读存储单元的启始电压会增加，因此可控制启始电压的操作窗。更进一步地是，通过左位、右位、电荷量与电荷位置的组合，可有效控制启始电压的增加，使氮化硅只读存储单元达到2位(2个启始电压)、4位(4个启始电压)、8位(8个启始电压)与16位(16个启始电压)的存储状态。
本发明的目的就是提供一种具有不同电荷量的氮化硅只读存储单元是利用单侧读取的双侧程序化方法。此实施例是利用关系图以说明当氮化硅只读存储单元进行程序化时，氮化硅只读存储单元的双位的不同的交互作用区。其中，当双位的电荷量较低时，在双位间不存在交互作用，而当双位的电荷量较高时，于双位之间存在一交互作用，且其中一个位的电荷量会影响另一个位的电荷量。另外，单侧读取的双侧程序化方法可使氮化硅只读存储单元于交互作用区与非交互作用区进行多位阶存储单元操作，所以，氮化硅只读存储单元的启始电压并不受限于低启始电压范围，而此低启始电压范围是指在双位间不存在交互作用时的启始电压。
在本发明的另一较佳实施例中，本发明的优点的一为氮化硅只读存储单元可达到低读取电压，而此低读取电压可减缓氮化硅只读存储单元的读取干涉。值得注意地是，因为没有逆向读取用以区别双位间的存储状态，所以可使用较小的读取电压以感测双位存储状态。更特别地是，依照本发明所述，由于其是使用较小的读取电压，因此利用双位间的交互作用以定义记忆状态是具有可行性的。
在又一较佳实施例中，通过左位、右位、电荷量与电荷位置的组合以使用单侧读取的双侧程序化方法，可使氮化硅只读存储单元在不同电荷组合状态下具有不同的电荷量。而且也可使用关系图以表示氮化硅只读存储单元的启始电压为读取电压的函数。
在另一较佳实施例中，通过左位、右位、电荷量与电荷位置的组合，可有效控制启始电压的增加，以使用单侧读取的双侧程序化方法，氮化硅只读存储单元可以显示8种不同的电荷组合状态。
在一较佳实施例中，通过左位、右位、电荷量与电荷位置的组合，可有效控制启始电压的增加，以使用单侧读取的双侧程序化方法，氮化硅只读存储单元可以显示16种不同的电荷组合状态。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1所绘示为公知具有二位存储能力的氮化物只读存储器存储单元的剖面示意图。
图2所绘示为依照本发明一较佳实施例的氮化硅只读存储单元的剖面示意图。
图3所绘示为依照图2的氮化硅只读存储单元的存储电荷量做为程序化时间的函数的关系图。
图4所绘示为依照本发明一较佳实施例的供应不同的读取电压给氮化硅只读存储单元的左位与右位对存储电荷的影响的关系图。
图5A所绘示为依照本发明一较佳实施例的具有4种不同电荷组合状态的氮化硅只读存储单元的剖面示意图。
图5B所绘示为依照图5A的具有4种不同电荷组合状态的氮化硅只读存储单元的对应启始电压做为读取电压函数的关系图。
图6所绘示为依照本发明一较佳实施例当氮化硅只读存储单元的两侧进行程序化时，氮化硅只读存储单元具有不同电荷量的剖面示意图。
图7所绘示为依照本发明一较佳实施例的具有8种不同电荷组合状态的氮化硅只读存储单元的启始电压做为读取电压函数的关系图。
符号说明
100、200、500、600：氮化硅只读存储单元
110、210：基底                    112、212：源极
114、214：漏极                    115：信道
116、216：氮化硅层                118、120、218、220：氧化硅层
122、222：闸导体                  124、126：存储电荷
230、232：末端                    234：高电荷
236：低电荷                       238：栅极端
300、400、500’、700：关系图      310：非交互作用区
320：交互作用区                   330：左位电荷曲线
340：右位电荷曲线                410、420：存储电荷曲线
510、520、530、540、610、620、630、640：剖面示意图
510’、520’、530’、540’、710、720、730、740、750、760、770、780：启始电压曲线
522、534、546、548：电荷
702：低电荷数字信息信号区
704：高电荷数字信息信号区
具体实施方式
图2所绘示为本发明一较佳实施例的氮化硅只读存储单元的剖面示意图。首先，请参照图2，氮化硅只读存储单元200的右位与左位具有不同的电荷位阶。此氮化硅只读存储单元200包括一半导体基底210，此基底210内已形成已掺杂的源极212与漏极214。而且，在基底210上依序配置有氧化硅层218与220，并在氧化硅层218与220之间配置氮化硅层216，此外，于氧化硅层220上配置有闸导体222。其中，上述的氮化硅只读存储单元200中存储电荷部分的材料例如是氧化铝(Al2O3)。
上述的氮化硅只读存储单元200是利用单侧读取的双侧程序化方法以进行程序化。当氮化硅只读存储单元200的右位进行程序化时，则漏极电压(Vd)与栅极电压分别供应给末端232与栅极端238，且将末端230接地。同样地，当氮化硅只读存储单元200的左位进行程序化时，则漏极电压与栅极电压分别供应给末端230与栅极端238，且将末端232接地。也就是，上述的氮化硅只读存储单元200以双位具有不同电荷位阶以进行程序化，其中氮化硅只读存储单元200的左位具有高电荷234以及右位具有低电荷236。为了达到使左位具有高电荷234，因此必须使栅极端238有较高的栅极电压(Vg)或是使末端230有较高的漏极电压。而相对于以低电荷236程序化右位的栅极电压或漏极电压，则另一个可使位达到较高电荷的方式为耗费相对于其它具有低电荷的位所花费的时间较多的程序化时间。
在一较佳实施例中，氮化硅只读存储单元200是从末端232单一侧进行只读程序。其中，当氮化硅只读存储单元200进行读取程序时，读取电压(Vread)与栅极电压(Vg)分别供应给末端232与栅极端238，且将末端230接地。
请同时参照图2与图3，根据图2的实施例，由关系图300可知氮化硅只读存储单元200的左位与右位上的存储电荷量为程序化时间的函数。其中，在图2中，左位电荷曲线330与右位电荷曲线340被区分成二个区域，其分别为交互作用区320和非交互作用区310。
如关系图300所示，不同的存储电荷量将导致氮化硅只读存储单元200间的不同的交互作用，而且在一开始进行左位程序化操作时，其双位的电荷量都很低。如非交互作用区310所示，左位上存储电荷的增加对右位上的存储电荷几乎没有影响。随着程序化时间的增加，当左位的存储电荷量够高到足以到达交互作用区320时，则在左位与右位间存在一交互作用。而且，两个位间的交互作用会产生一个影响，以致于右位存储电荷因左位存储电荷的增加而被诱导增加。因此，当右位进行程序化时，本身的程序化或右位的交互作用可使左位的存储电荷达到较高的电荷量。
上述的单侧读取的双侧程序化的方法可使得有不同电荷位阶的氮化硅只读存储单元200在交互作用区320和非交互作用区310可进行操作。如关系图300所示，氮化硅只读存储单元200的启始电压在交互作用区比非交互作用区为较高。所以，氮化硅只读存储单元200的启始电压操作窗可延伸而不限于在非交互作用区。
在本发明的另一较佳实施例中，请参照图4，关系图400所示为当供应不同的读取电压时，氮化硅只读存储单元的左位与右位上存储电荷的影响。
因为高交互作用力会导致读取感应容忍度的降低，所以于氮化硅只读存储单元的逆读取操作过程中，应避免二个位间的高交互作用力。如存储电荷曲线420所示，低读取电压1.6伏特(V)将会造成氮化硅只读存储单元的二个位间的高交互作用力。换句话说，如存储电荷曲线410所示，高读取电压，例如为2V，将会造成氮化硅只读存储单元的二个位间的低交互作用力。虽然，在氮化硅只读存储单元的逆读取操作过程中，通常希望以较高的读取电压降低二个位间的交互作用，但是高读取电压会引起读取干涉。而且，因为本发明是以单侧读取方式替代逆读取的方法，所以不会面临到二个位间的交互作用的限制。更特别地是，本发明是利用交互作用以定义存储状态，因此可利用较低的读取电压以感测双位上整合的存储状态，而且，本发明中的氮化硅只读存储单元的读取电压可以例如是1V的低电压。
请同时参照图5A与图5B，在本发明的一较佳实施例中，氮化硅只读存储单元500具有4种不同的电荷组合状态与对应的启始电压曲线。图5A所绘示为具有4种不同电荷组合状态的氮化硅只读存储单元500的剖面示意图。氮化硅只读存储单元500是利用单侧读取的双侧程序化的方法以进行程序化，如图5A所示，氮化硅只读存储单元500只在右侧进行读取操作。图5B所绘示为依照图5A的较佳实施例中，具有4种不同电荷组合状态的氮化硅只读存储单元500的对应启始电压做为读取电压函数的关系图。其中，在图5B中，关系图500’所示为读取电压，其可设定如1V的低电压以降低读取干涉。当然，通过有效地运用右位与左位的电荷量也可控制操作窗。
如图5A所示，剖面示意图510为氮化硅只读存储单元500的双位上没有任何电荷。因此，如图5B的启始电压曲线510’所示，其最初的启始电压较低(约2V)。其中，剖面示意图520为氮化硅只读存储单元500的右位上有电荷522，其例如是在读取侧，根据局部漏极引起的能障降低现象(drain-inducedbarrier lowering，DIBL)，于读取侧的存储电荷522的启始电压约4.5V左右。另外，如剖面示意图530所示为于氮化硅只读存储单元500的左位上有电荷534(约6.5V)，因为电荷534存储在氮化硅只读存储单元500的左侧，所以当从右侧进行读取时，并不存在局部的DIBL现象。因此，如图5B的启始电压曲线530’所示，其对应的启始电压约6.5V。此外，剖面示意图540所示为于氮化硅只读存储单元500的右位上有电荷546，而左位上有电荷548，其中电荷546约6.5V，电荷548大于6.5V。因为左位与右位间的交互作用，其可达到一较高的启始电压，如启始电压曲线540’所示，其对应的启始电压约为8.5V。
接着，请参照图6，在本发明的一较佳实施例中，当氮化硅只读存储单元600的两侧进行程序化时，氮化硅只读存储单元600的四种剖面示意图说明了四个可能的左位与右位间交互作用的电荷程序化设计。
如从左侧算起的第一个剖面示意图610所示，氮化硅只读存储单元600在左侧上有一低电荷与在右侧上有一高电荷以进行程序化。而下一个剖面示意图620为在左侧有一高电荷以及在右侧有一低电荷。另外，氮化硅只读存储单元600的剖面示意图630为两侧都是低电荷，而剖面示意图640为两侧都是高电荷。在其它实例中，图6显示当氮化硅只读存储单元600的两侧进行程序化时，可有许多组合的例子。因此，氮化硅只读存储单元只有一侧进行程序化时，则存储电荷不是低就是高。另外，由于启始电压的增加，经由右位、左位、电荷量与电荷位置的组合，并通过利用单侧读取的双侧的程序化方法，则特定的氮化硅只读存储单元可达到16种不同的电荷组合状态。
然后，请参照图7，在本发明的一较佳实施例中，关系图700所示为具有8种不同电荷组合状态的氮化硅只读存储单元的启始电压(Vt)做为读取电压函数的关系图。其中，经由右位、左位、电荷量与电荷位置的组合，通过利用单侧读取的双侧程序化方法，关系图700可达到8种不同的电荷组合状态。
上述的启始电压曲线710所示为氮化硅只读存储单元的启始电压做为读取电压的函数，且没有电荷存在双位间(Vt约为2V)。另外，上述启始电压曲线720所示为氮化硅只读存储单元的启始电压做为读取电压的函数，且有电荷存在于左位(单侧读取的Vt约为2.6V)。此外，上述启始电压曲线730所示为氮化硅只读存储单元的启始电压做为读取电压的函数，且有电荷存在右位(单侧读取的Vt约为3.9V)。另外，上述启始电压曲线740所示为氮化硅只读存储单元的启始电压做为读取电压的函数，且有电荷存在左位(单侧读取的Vt约为5.5V)。此外，上述启始电压曲线750所示为氮化硅只读存储单元的启始电压做为读取电压的函数，且有电荷存在右位(单侧读取的Vt约为7V)。另外，上述启始电压曲线760所示为氮化硅只读存储单元的启始电压做为读取电压的函数，且有电荷存在右位(单侧读取的Vt约为8.4V)。此外，上述启始电压曲线770所示为氮化硅只读存储单元的启始电压做为读取电压的函数，且有电荷存在左位(单侧读取的Vt约为9.2V)。另外，上述启始电压曲线780所示为氮化硅只读存储单元的启始电压做为读取电压的函数，且有电荷存在左位(单侧读取的Vt约为10.6V)。
上述启始电压曲线710、720、730和740所示为具有4种不同低电荷组合状态的氮化硅只读存储单元的启始电压做为读取电压函数。而且通常存在于启始电压曲线710、720、730和740的低电荷是不同的低电荷值。另外，启始电压曲线750、760、770和780所示为具有4种不同高电荷组合状态的氮化硅只读存储单元的启始电压做为读取电压函数。而且通常存在于启始电压曲线750、760、770和780的高电荷是不同的高电荷值。在低电荷数字信息信号区702中，当氮化硅只读存储单元的电荷较低时，左位的数字信息信号为″1″。在高电荷数字信息信号区704中，当氮化硅只读存储单元的电荷较高时，左位的数字信息信号为″0″。因此，由于启始电压操作窗的增加，通过左位、右位、电荷量与电荷位置的组合可使得有双位的氮化硅只读存储单元能够具有8种不同单侧读取时的Vt。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当根据本发明权利要求中所界定的为准。

Claims (11)

1.一种操作可存储多位阶电荷的存储单元的方法，其特征在于：包括：
从每一存储单元的一右侧与一左侧进行程序化，该右侧可存储一右位，且该左侧可存储一左位，当该右位与该左位之间存在交互作用时，则设定用于该存储单元的程序化的一电荷量；以及
从该存储单元的一单一侧读取该存储单元的一电荷位阶。
2.如权利要求1所述的操作可存储多位阶电荷的存储单元的方法，其特征在于：从该单一侧读取该电荷位阶限制从存储单元的一侧读取以致能电荷位阶的识别。
3.如权利要求1所述的操作可存储多位阶电荷的存储单元的方法，其特征在于：当供应一读取电压在存储单元的单一侧的扩散端以及供应一接地电压在单一侧的相对侧的一扩散端时，该读取可致能电荷位阶的识别。
4.如权利要求3所述的操作可存储多位阶电荷的存储单元的方法，其特征在于：该读取电压维持在2伏特以下。
5.如权利要求1所述的操作可存储多位阶电荷的存储单元的方法，其特征在于：当在存储单元中存储相对于不会引起该右位与左位间的交互作用的较低电荷的一较高电荷时，右位与左位间存在交互作用。
6.如权利要求5所述的操作可存储多位阶电荷的存储单元的方法，其特征在于：通过该右位、左位、电荷量以及电荷位置的组合，可达到存储单元的2位、4位、8位和16位的存储状态。
7.如权利要求1所述的操作可存储多位阶电荷的存储单元的方法，其特征在于：增加该左位的程序化电荷会引起右位与左位间的交互作用，以致于该右位因增加左位的程序化电荷而相依存地被诱导增加。
8.如权利要求1所述的操作可存储多位阶电荷的存储单元的方法，其特征在于：当存储单元的右位与左位之间存在着交互作用时，则该存储单元可达到较高的启始电压，该较高的启始电压相对于当存储单元的右位与左位之间不存在交互作用时存储单元的较低启始电压为较高。
9.如权利要求1所述的操作可存储多位阶电荷的存储单元的方法，其特征在于：存储单元是一只读存储单元。
10.如权利要求1所述的操作可存储多位阶电荷的存储单元的方法，其特征在于：存储单元中存储电荷部分的材料包括氧化铝。
11.一种半导体存储单元，其特征在于：存储单元可存储多位阶电荷，该半导体存储单元包括：
一第一程序化侧，其经由对该存储单元的一第一侧供应程序化电压与对该存储单元的一第二侧的接地所定义；
一第二程序化侧，其经由对该存储单元的该第二侧供应程序化电压与对该存储单元的该第一侧的接地所定义；以及
一单一读取侧，其经由对该存储单元的该第一侧供应读取电压与对该存储单元的该第二侧的接地所定义。
CNB200410101485XA 2004-02-26 2004-12-16 控制氮化物只读存储单元的启始电压的方法 Active CN1299354C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/788,857 US7054192B2 (en) 2004-02-26 2004-02-26 Method of controlling threshold voltage of NROM cell
US10/788,857 2004-02-26

Publications (2)

Publication Number Publication Date
CN1661794A CN1661794A (zh) 2005-08-31
CN1299354C true CN1299354C (zh) 2007-02-07

Family

ID=34887100

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410101485XA Active CN1299354C (zh) 2004-02-26 2004-12-16 控制氮化物只读存储单元的启始电压的方法

Country Status (3)

Country Link
US (1) US7054192B2 (zh)
CN (1) CN1299354C (zh)
TW (1) TWI257100B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397705B1 (en) * 2007-02-01 2008-07-08 Macronix International Co., Ltd. Method for programming multi-level cell memory array
KR100932368B1 (ko) * 2007-11-21 2009-12-16 주식회사 하이닉스반도체 플래시 메모리 소자의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011725A (en) * 1997-08-01 2000-01-04 Saifun Semiconductors, Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US20040017693A1 (en) * 2002-07-23 2004-01-29 Tung-Cheng Kuo Method for programming, reading, and erasing a non-volatile memory with multi-level output currents

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011725A (en) * 1997-08-01 2000-01-04 Saifun Semiconductors, Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell

Also Published As

Publication number Publication date
US7054192B2 (en) 2006-05-30
CN1661794A (zh) 2005-08-31
US20050190596A1 (en) 2005-09-01
TWI257100B (en) 2006-06-21
TW200529234A (en) 2005-09-01

Similar Documents

Publication Publication Date Title
CN1808718A (zh) 存储单元以及电荷陷入层存储单元的阵列的操作方法
EP2112599B1 (en) Scheduling of housekeeping operations in flash memory systems
CN1490876A (zh) 永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器
US20130339585A1 (en) Management of Non-Volatile Memory Systems Having Large Erase Blocks
CN1826659A (zh) 用于存储器系统的跟踪单元
CN1825594A (zh) 使用碳纳米管沟道的多位非易失性存储器件及其操作方法
CN1790717A (zh) 非挥发性存储单元以及相关操作方法
CN1883046A (zh) 电荷捕获存储器件以及用于操作和制造该单元的方法
CN1716615A (zh) 非易失性存储器件及其驱动方法
CN103000218A (zh) 存储器电路
CN1713372A (zh) 识别程序化及抹除存储单元中的逻辑信息的方法
CN1992083A (zh) 控制存储器单元的临界电压分布的脉冲宽度收敛法
CN1665019A (zh) 操作电可写和可擦除存储单元的方法及用于电存储的存储装置
CN1182939A (zh) 非易失性存储装置
CN1937078B (zh) 多重操作模式的非易失性存储器
CN1299354C (zh) 控制氮化物只读存储单元的启始电压的方法
CN1941201A (zh) 双栅多位半导体存储器
CN1208829C (zh) 非易失存储单元的读取方法
CN1656614A (zh) 用于非易失性半导体存储器的密集阵列结构
CN1433064A (zh) 非易失性存储器元件的操作方法
CN1774769A (zh) 编程双单元存储器件以在各单元中储存多个数据状态的方法
CN1929030A (zh) 保护非易失性存储器单元免于过度擦除的方法和装置
CN1256773C (zh) 拟动态通过沟道写入/抹除的闪存存储单元结构及其制造方法
CN1479316A (zh) 具有多阶输出电流的非易失存储器编程、读取与擦除方法
CN1293640C (zh) 无接触点信道写入/抹除的闪存存储单元结构与制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant