CN1428937A - 二元逻辑门电路 - Google Patents
二元逻辑门电路 Download PDFInfo
- Publication number
- CN1428937A CN1428937A CN 01139209 CN01139209A CN1428937A CN 1428937 A CN1428937 A CN 1428937A CN 01139209 CN01139209 CN 01139209 CN 01139209 A CN01139209 A CN 01139209A CN 1428937 A CN1428937 A CN 1428937A
- Authority
- CN
- China
- Prior art keywords
- input
- logic gate
- output
- gate circuit
- binary logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
一种二元逻辑门电路，包括一具有三个输入端11、12、13、一个输出端14、二个极性相反的开关元件15、16的双选择基本开关电路1，其特征在于，至少还有一个基本开关电路2与逻辑门电路1相连，所述的二元逻辑门电路2设有二个输入端24、22，二个输出端21、23、二个极性相反的开关元件25、26，由于二元逻辑门电路具有双选择性和兼容性，二元逻辑门电路用较简单的组合就可获得较一元逻辑门电路更多的逻辑门电路，另外由于双选择性中的“一选二”特性，使二元逻辑门电路在组合后可同时获得多种逻辑结果；二元逻辑门电路具有动态可选择性和编写性，其能为计算机的发展提供更有力的硬件支持。
Description
技术领域
本发明涉及逻辑门电路，尤其涉及一种由双选择基本开关电路组成的二元逻辑门电路
背景技术
目前现有的逻辑门电路一般是由单选择的开关电路组合而成，类似于单刀单掷开关(如图1所示)，门电路只能预先设置好，而不能进行动态的转换，如；要么是“与门”，要么是“或门”，不能根据需要对“与门”、“或门”进行转换，随着集成电路的快速发展，对逻辑电路的运行速度、逻辑结果的多样性的要求越来越高，传统的单选择开关电路已越来越不能满足需求了，于是有人提出在数-模转换器中采用了一种双向开关电路，用以稳定输出值，但该双向开关电路的两输入值均为定值，也尚未有人提出在逻辑门电路中采用类似的双向开关电路组成二元逻辑门电路。
发明内容
本发明所要解决的技术是提供一种由双选择基本开关电路组成的二元逻辑门电路。
本发明是这样实现的：一种二元逻辑门电路，包括一具有三个输入端、一个输出端、二个极性相反的开关元件的双选择基本开关电路，当第三输入端的输入信号为1时，输出端的值与第一输入端相同，当第三输入端的输入信号为0时，输出端的值与第二输入端相同，其特点是，至少还有第二种基本开关电路与之相连，该第二种基本开关电路设有二个输入端，二个输出端、二个极性相反的开关元件，当第二输入端的输入信号为1时，第一输出端的值与第一输入端的值相同，当第二输入端的输入信号为0时，第二输出端的值与第一输入端的值相同。
另一个二元逻辑门电路，包括一具有三个输入端、一个输出端、二个极性相反的开关元件的基本开关电路，当第三输入端的输入信号为1时，输出端的值与第一输入端相同，当第三输入端的输入信号为0时，输出端的值与第三输入端相同，其特点是，还有一个与之相同的基本开关电路与之相连，且第一输入端的值与第三输入端的值相反。
第三种二元逻辑门电路，是由若干个第二种基本开关电路所组合而成的。
采用本发明的二元逻辑门电路具有兼容性，如二元逻辑门电路的基本组合还可以和单选择逻辑门电路进行组合而获得多重组合逻辑门电路；二元逻辑门电路具有等效性，二元逻辑门电路的各种组合以及和一元逻辑门电路进行组合而获得多重组合逻辑门电路，都可以化解为单选择逻辑门电路的布尔代数来表示、运算，获得等效逻辑门电路；二元逻辑门电路具有简单性，二元逻辑门电路可以化解为一元逻辑门电路的等效电路，且在获得相当逻辑功能方面，可二元逻辑门电路比一元逻辑门电路更简单，简单性使电路运行速度更快，集成度更高；二元逻辑门电路具有多样性，由于二元逻辑门电路具有双选择性和兼容性，二元逻辑门电路用较简单的组合就可获得较一元逻辑门电路更多的逻辑门电路，另外由于双选择性中的“一选二”特性，使二元逻辑门电路在组合后可同时获得多种逻辑结果；二元逻辑门电路具有动态可选择性和编写性，所以综上所说，二元逻辑门电路具有较单选择逻辑门电路更多的优越性，使其能为计算机的发展提供更有力的硬件支持。
附图说明
图1是组成一元逻辑门电路的单选择基本开关电路的效果图。
图2是本发明组成二元逻辑门电路的双选择基本开关电路的效果图
图3是图2所示的组成二元逻辑门电路的双选择基本开关电路的结构图。
图4是本发明另一种组成二元逻辑门电路的双选择基本开关电路结构图。
图5是由图3、图4所示的双选择基本开关电路组合而成二元逻辑门电路的一个实施例的效果图。
图6是由图3、图4所示的基本开关电路组合而成的二元逻辑门电路的另一实施例的效果图。
图7是由图3所示的基础开关电路组合而成的二元逻辑门电路的第三效果图。
图8是图2所示的双选择基本开关电路的另一结构图。
图9是由图3所示的基础开关电路组合而成的二元逻辑门电路的第四实施例的效果图。
图10是图9所示的二元逻辑门电路的真值表。
图11是由图4所示的基本开关电路组合而成的一个二元逻辑门电路的第五实施例的效果图。
具体实施方式
如图3所示的双选择基本开关电路1设有三个输入端11、12、13、一个输出端14、二个基极相接的开关元件15、16，本实施例中采用一个N型场效应管15和一个P型场效应管16作为开关元件，所述的场效应管15的漏极与输入端11相连，场效应管15的源极与输出端14相连，场效应管16的源极与输入端13相连，漏极与输出端14相连，所述的输入端12与两场效应管的栅极相连，场效应管17是负载管，其栅极、源极与电源相接，漏极与输出端相接，输入端11的输入信号为A，输入端13的输入信号为B，输入端12的输入信号为K，输入端12可用作控制端，当K＝“1”时，N型场效应管15导通，P型场效应管16截止，C＝A；当K＝“0”时，N型场效应管15截止，P型场效应管16导通，C＝B。即随着控制端12的输入的变化，可选择输出端的逻辑值与某一输入端的逻辑值相同，以该基本开关电路为基础可组合而成各种二元逻辑门电路。当设定输入值为B＝A，且预设值输入端11为1、输入端13为0时，输出值C＝AK+
A
K为“同或门”，当设定预设值输入端11为0、输入端13为1时，C＝
AK+A
K为“异或门”，不难看出改变K的预设值与对换A和B是等效的，以B＝A为输入值的基本开关电路可组成二元逻辑门电路。
如图4所示的是组成二元逻辑门电路的另一基本开关电路，该电路设有二个输入端24、22，二个输出端21、23、二个基极相接的开关元件25、26，本实施例中的开关元件为场效应管，本实施例中采用一个N型场效应管25和一个P型场效应管26作为开关元件，所述的场效应管25的漏极与输入端24相连，场效应管25的源极与输出端21相连，场效应管26的源极与输入端24相连，漏极与输出端23相连，所述的输入端22与两场效应管的栅极相连，场效应管27是负载管，其栅极、源极与输入端24相接，漏极与电源相接，输入端24的输入信号为C，输出端11的输出信号为A，输入端22的输入信号为K，输出端23的输出信号为B，当K＝1时，A＝C，当K＝0时，B＝C，就形成了输入端24选择通向输出端21和输出端23的情况。
当然，开关元件也可以用晶体管或可控管。
当图3所示的场效应管换成晶体管时，只需在输入端前加上一如图8所示的一个桥臂电路，就可产生图2所示的逻辑效果。
双选择基本开关电路具有组合性，如将图3或图4所示的基本开关电路进行组合可获得如图5至图7(图7中虚线框内)三种逻辑门电路。
如图5所示：该二元逻辑门电路5由图3、4所示的双选择基本开关电路组合而成，输出端514与输入端524相连，输入端511的输入信号为A、预设值为1，输入端513的输入信号为B，预设值为0，控制端512的输入信号为K1，控制端522的输入信号为K2，输出端521的输出信号为C，预设值为1，输出端523的输出信号为D，预设值为0，可得出输出的逻辑结果为：C＝K1 *K2 *A+
K1 *K2 *B、D＝K1 *
K2 *A+
K1 *
K2 *B。如换成单选择基本开关电路组成，则需要至少6个与门、两个或门组成。
如图6所示：该二元逻辑门电路6由图3、4所示的基础开关电路组合而成，输入端624的输入信号为A，输出端621与输入端611相连，输出端623与输入端613相连，输出端614的输出信号为B，控制端622的输入信号为K1，控制端612的输入信号为K2，当K1＝K2＝“1”或“0”时B＝A，K1＝1、K2＝0或K1＝0、K2＝1时A、B断开。
如图7所示：虚框内的二元逻辑门电路71是由两个图3所示的基础开关电路1并联而成，其中三输入端并联，输入端711的输入信号为A，预设值为1，输入端712的输入信号为K，输入端713的输入信号为B，预设值为0，其中一个基本开关电路输出端714的输出信号为C、另一个基本开关电路的输出端715的输出信号为D，则C＝K*A+B*
K、D＝K*B+A*
K，当B＝
A时C＝K*A+
A*
K相当于单选择逻辑门电路中的半加器的非门(同或门)，D＝K*
A+A*
K相当于单选择逻辑门电路中的“异或门”，(半加器)。
如图7所示：虚框外的二元逻辑门电路72是由上述虚框内的二元逻辑门电路再串联一如图3所示的基本开关电路1所组成的，输入端716的输入信号为C，输入端717的输入信号为D，且控制端718的输入信号为同步均为K2，输出端719的输出信号为E，输出端720的输出信号为F，既输入端721的输入信号为E，输入端722的输入信号为F，输入端723的输入信号为K3，输出端724的输出信号为G，设定
C＝D，当K2＝1时，G＝C K3+
C
K3，为“同或门”，当K2＝0时，G＝C
K3+
C K3为“异或门”既改变的K2值可实现“同或门”与“异或门”的转换。
当将虚框内外的二元逻辑门电路串联组成时，可获得G＝[(A*K1+B*
K1)K2+(B*K1+A*
K1)
K2]*K3+[(A*K1+B*
K1)
K2+(B*K1+A*
K1)K2]*
K3；
如图9所示：该二元逻辑门电路9包括二元逻辑门电路91、92，其中二元逻辑门电路91为图7虚框部分二元逻辑门电路72的与图3所示的双选择基本开关电路1组成，其中输出端715与输出端14，做为与门的输入端，输出端714与输出端14做为或门的输入端，与门及或门的输出端做为二元逻辑门电路92的输入端，其中二元逻辑门电路92为图6所示的二元逻辑门电路6与一二元逻辑门电路61并联而成，其中二元逻辑门电路61图4所示的基本开关电路2后接一图3所示的基本开关电路1，且基本开关电路2的输出端21与基本开关电路1的输入端13相接，所述的输出端23与输入端11相接，从如图10所示真值表可看出，当K1、K2均为1时，输出端为输入端的或值，当K1、K2均为0时，输出端为输入端的与非值，当K1为0、K2为1时，输出端为输入端的或非值，当K1为1、K2为0时，输出端为输入端的与值，这样就实现了四种逻辑状态的动态转换，(也可称为可选编门逻辑电路)。
如图11所示：以图4所示的基本逻辑电路2为组成单元，输入端111的输入值为A，控制端112的输入值K1，输出端113的输出值为A11，输出端114的输出结果为A12，以输出值A11、A12为第二级输入端的输入值，第二级控制端的输入值为K2，输出值为A21、A22、A23，以此叠加，第i级的输出值为Ai1、Ai2---Aij---Aii、Ai(i+1)，此时，A21＝K1K2A，A22＝(K1
K2+
K1K2)A，A23＝K1
K2A，当K为零个0，两个1时，A21＝A，当K为一个为0，另一个为1时，A22＝A，当K为两个0，零个1时，A23＝A，当K为(j-1)个0，(i+1-j)个1时，Aij＝A，这样经过多重组合后，就可获得多种的逻辑结果，此组合可为开发“神经网络系统”提供支持。
综上所说，双选择逻辑门电路具有较一元逻辑门电路更多的优越性，使其能为计算机的发展提供更有力的硬件支持。
当然凡本领域内的技术人员所熟知的简音的技术变换均落在本发明的保护中，如更换预设值而得到不同的逻辑效果，及元器件的替换。
Claims (14)
1、一种二元逻辑门电路，包括一具有三个输入端(11、12、13)、一个输出端(14)、二个极性相反的开关元件(15、16)的双选择基本开关电路(1)，当输入端(12)的输入信号为1时，输出端(14)的值与输入端(11)相同，当输入端(12)的输入信号为0时，输出端(14)的值与输入端(13)相同，其特征在于，至少还有一个基本开关电路(2)与逻辑门电路(1)相连，所述的二元逻辑门电路(2)设有二个输入端(24、22)，二个输出端(21、23)、二个极性相反的开关元件(25、26)，当输入端(22)的输入信号为1时，输出端(21)的值与输入端(24)的值相同，当输入端(22)的输入信号为0时，输出端(23)的值与输入端(24)的值相同。
2、根据权利要求1所述的逻辑门电路，其特征在于，所述的开关元件(15、16、25、26)为场效应管。
3、根据权利要求2所述的二元逻辑门电路，其特征在于，所述的场效应管(15)的漏极与输入端(11)相接，源极与输出端(14)相接，场效应管(16)的源极与输入端(13)相接，漏极与输出端(14)相接，场效应管(15)的栅与场效应管(16)的栅极相接。
4、根据权利要求2或3所述的二元逻辑门电路，其特征在于，所述的场效应管(25)的栅极与场效应管(26)的栅极相接，场效应管(25)的源极与输出端(21)相接，漏极与输入端(24)相接，场效应管(26)的源极与输入端(24)相接，漏极与输出端(23)相接。
5、根据权利要求1所述的二元逻辑门电路，其特征在于，所述的开关元件(15、16、25、26)为晶体管，且还有一桥式电路与之相连。
6、根据权利要求1所述的二元逻辑门电路，其特征在于，所述的双选择基本开关电路(1)的输出端(14)与双选择基本开关电路(2)的输入端(24)相接。
7、根据权利要求1所述的二元逻辑门电路，其特征在于，所述的双选择基本开关电路(2)的输出端(21)与双选择基本开关电路(1)的输入端(11)相接，所述的输出端(23)与输入端(13)相接。
8、根据权利要求7所述的二元逻辑门电路，其特征在于，还有一二元逻辑门电路(2)与之并联，该二元逻辑门电路(2)还连接一二元逻辑门电路(1)，二元逻辑门电路(2)的输出端(21)所述二元逻辑门电路(1)的输入端(13)相接，所述的输出端(23)与输入端(11)相接。
9、根据权利要求1所述的二元逻辑门电路，其特征在于，所述的双选择基本开关电路(2)的输出端(21)与基本开关电路(1)的输入端(13)相接，所述的输出端(23)与输入端(11)相接。
10、一种二元逻辑门电路，包括一具有三个输入端(11、12、13)、一个输出端(14)、二个极性相反的开关元件(15、16)的基本开关电路(1)，当输入端(12)的输入信号为1时，输出端(14)的值与输入端(11)相同，当输入端(12)的输入信号为0时，输出端(14)的值与输入端(13)相同，其特征在于，该输入端(11)与输入端(13)的输入值为反相，且至少还有一个基本开关电路(1)与之相连。
11、根据权利要求9所述的二元逻辑门电路，其特征在于，还有一基本开关电路(1)一与之并联。
12、根据权利要求10所述的二元逻辑门电路，其特征在于，还有一基本开关电路(1)串联其后。
13、根据权利要求10所述的二元逻辑门电路，其特征在于，还有一基本开关电路(1)与之并联。
14、一种二元逻辑门电路，其特征在于，由若干个基本开关电路(2)组合而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01139209 CN1219356C (zh) | 2001-12-25 | 2001-12-25 | 二元逻辑门电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01139209 CN1219356C (zh) | 2001-12-25 | 2001-12-25 | 二元逻辑门电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1428937A true CN1428937A (zh) | 2003-07-09 |
| CN1219356C CN1219356C (zh) | 2005-09-14 |
Family
ID=4675134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01139209 Expired - Fee Related CN1219356C (zh) | 2001-12-25 | 2001-12-25 | 二元逻辑门电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1219356C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433330C (zh) * | 2003-12-25 | 2008-11-12 | 精工爱普生株式会社 | 驱动ic及驱动ic以及输出装置的检查方法 |
-
2001
- 2001-12-25 CN CN 01139209 patent/CN1219356C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433330C (zh) * | 2003-12-25 | 2008-11-12 | 精工爱普生株式会社 | 驱动ic及驱动ic以及输出装置的检查方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1219356C (zh) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1022077C (zh) | 半导体集成电路 | |
| CN100350745C (zh) | 半导体集成电路、逻辑运算电路和触发器 | |
| CN100347666C (zh) | 用于中央处理器和数字信号处理器的低功率乘法器 | |
| CN2669264Y (zh) | 键盘扫描电路 | |
| CN113114220B (zh) | 一种具有重映射功能的芯片系统及芯片重映射配置系统 | |
| CN1716229A (zh) | 可重配置处理器和半导体器件 | |
| CN1219356C (zh) | 二元逻辑门电路 | |
| CN1156078C (zh) | 用于产生互补信号的电路装置 | |
| CN2854697Y (zh) | 面向计算的通用型可重构计算阵列 | |
| CN1776662A (zh) | 一种面向计算的通用型可重构计算阵列 | |
| CN105527919A (zh) | 一种plc控制器的并行总线背板 | |
| CN2849838Y (zh) | 采用异步通信机制的可重构计算单元 | |
| CN1280892C (zh) | 可编程逻辑器件结构 | |
| CN105610428B (zh) | 一种基于与或非结构的可编程逻辑单元 | |
| EP1865602A1 (en) | T-switch buffer, in particular for FPGA architectures | |
| TWI828550B (zh) | 佈線方法、電腦程式產品及與其相關之積體電路 | |
| CN2206010Y (zh) | 电气开关的数字多址控制装置 | |
| CN1314244C (zh) | 包含公共电压参考路径的开关器件 | |
| US20030128052A1 (en) | Programmable logic array integrated circuits | |
| CN109412962A (zh) | 一种可重配置选路交叉网络及其实现方法 | |
| EP0707262A1 (en) | A circuit which includes cells with high fanout requirements which has a reduced RC delay | |
| CN100346335C (zh) | 一种采用异步通信机制的可重构计算单元 | |
| CN1426181A (zh) | 包括局部解码装置的交换设备 | |
| CN2524263Y (zh) | 电子智能互控开关 | |
| CN101212222B (zh) | 一种可编程开关矩阵 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050914 Termination date: 20121225 |