CN100347666C - 用于中央处理器和数字信号处理器的低功率乘法器 - Google Patents

用于中央处理器和数字信号处理器的低功率乘法器 Download PDF

Info

Publication number
CN100347666C
CN100347666C CNB991023099A CN99102309A CN100347666C CN 100347666 C CN100347666 C CN 100347666C CN B991023099 A CNB991023099 A CN B991023099A CN 99102309 A CN99102309 A CN 99102309A CN 100347666 C CN100347666 C CN 100347666C
Authority
CN
China
Prior art keywords
circuit
multiplier
partial product
operand
neg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991023099A
Other languages
English (en)
Other versions
CN1227366A (zh
Inventor
克里斯托弗·约翰·尼考
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Agere Systems LLC
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of CN1227366A publication Critical patent/CN1227366A/zh
Application granted granted Critical
Publication of CN100347666C publication Critical patent/CN100347666C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
    • G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
    • G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Complex Calculations (AREA)
  • Advance Control (AREA)
  • Power Conversion In General (AREA)

Abstract

布斯编码电路的NEG输出和被乘数输入被选通以将乘法器中的开关动作减至最小而不会增加它的关键路径的任何延迟。当事实上不执行乘法时乘法器中的功率消耗有益地减少，例如大约为90%。另外，通过改变部分乘积产生电路的最后一个XOR门的结构，可以消除选通被乘数输入的需要。这有益地消除了会另外要求选通被乘数输入的附加电路，因此减少了成本。此外，通过有效地再同步被乘数输入和布斯编码输入到部分乘积电路可以获得另外的功率节省。

Description

用于中央处理器和数字信号处理器的低功率乘法器
技术领域
本发明涉及处理器，尤其涉及中央处理器和数字信号处理器中使用的乘法器。
背景技术
基于硬件的乘法器通常被加到数字信号处理器(DSP)和中央处理器(CPU)中以加速乘法功能，并且因此加速应用程序执行。一般在DSP和CPU中，操作数被加载到各个寄存器，并且随后提供到执行部件以完成适当的操作。执行部件通常由一个或多个功能部件组成，它们中的每一个可以利用存储在寄存器的操作数，并完成特定的专用功能，例如加法、布尔运算或乘法。由任何功能部件占用的最长时间表示执行部件的关键路径，并且确定执行部件的最大速度。因为所有的功能部件可以同时利用操作数，所有的功能部件在执行部件的每个周期完成它们各自的功能。然而，只有当前执行的指令规定的功能部件的结果被提供作为执行部件的输出。因此，完成了很多的工作，并因此消耗了功率，但只有一小部分消耗的功能对有益结果的产生起作用。特别是乘法器功能部件消耗较大部分功率，而它常常只使用一个小百分比的时间。
减少乘法器使用的功率的公知方法是用对指令类型起作用的控制信号逻辑地选通它输入端的一个或多个，这里只有当实际执行乘法时将输入提供给乘法器。最常用的乘法器类型使用操作数之一的布斯编码(Booth encoding)。它选通布斯编码的输入产生乘法器中最小的功率消耗。另外公知的乘法器的关键路径是沿着经过布斯编码器的路径。因此，不利的是选通这个输入会增加乘法器的延迟，并因此降低整个执行部件的速度。
发明内容
本发明人已经认识到通过选通布斯编码电路的NEG输出端和被乘数输入端，使乘法器开关动作减至最小而没有任何延迟加到乘法器的关键路径。有益的是，当实际上不执行乘法时乘法器的功率消耗明显地减少，例如大约为90％。另外，通过改变部分乘积产生电路的最后一个XOR门的结构，可以消除选通被乘数输入端的需要。这有益地消除了另外要求选通被乘数输入端的附加电路，因此减少了成本。另外，通过有效地将被乘数输入和布斯编码输入再同步到部分乘积电路可以获得另外的功率节省。
附图说明
附图中：
图1示出一个现有技术基本部分乘积电路的例子；
图2示出一个根据本发明原理配置的部分乘积电路的例子；以及
图3示出一个使用传输门的本发明的实现。
具体实施方式
在描述根据本发明的原理选通布斯编码电路的NEG输出和被乘数输入以使乘法器的开关动作减至最少而不增加它的关键路径的延迟之前，理解被施加本发明的选通的现有技术的部分乘积电路是有用的。因此，图1示出示范的现有技术基本部分乘积电路101，它具有a)编码乘法器三个位的布斯编码器(未示出)的输出X1、X2和NEG以及b)被乘数的两个相邻位Ai和Ai-1，并且计算部分乘积的一位，输出PP。注意布斯编码器是一个特别的编码器，它被用于加速乘法处理。由N.Weste和K.Eshraghian在2nd Ed.，Addison Wesley，1992，“CMOSVLSI设计原理”中第547-554页描述的布斯编码器在乘法器中的结构和使用在此作为参考。注意在那里布斯编码器被称为布斯再编码器(recoder)。如公知的由乘法器中每个部分乘积电路产生的部分乘积随后进一步组合以形成乘法器的全部输出。
部分乘积电路的操作简短地说明如下。经过AND门103信号X1选择信号Ai，经过AND门105信号X2选择信号Ai-1。AND门103和105的输出被OR门107逻辑“或”以产生内部信号X。布斯编码器的NEG输出提供给XOR门109的输入，XOR门109提供它的输出信号PP。当NEG为逻辑0值时信号PP取X值或者当NEG为逻辑1值时取X值的补码。
我们已经认识到因为这个部分乘积电路的关键路径在到达XOR门109之前经过AND门103和105以及OR门107，信号NEG的值可以比X1和X2的值提供的稍微迟些而不会影响在XOR门109中PP的确定瞬时。因此，在根据本发明原理配置的图2的示范部分乘积电路中，在NEG信号提供到选通结果之前，它由使用AND门211的信号ENABLE选通，当信号ENABLE是逻辑1时它是到XOR门109的NEG信号的值，是逻辑0时相反。这样，当信号ENABLE是逻辑0时，忽略信号NEG的值，事实上总是逻辑0。然而，信号X的值仍然可以改变，导致输出PP的转换。
我们还认识到为了避免在部分乘积电路的操作中的延迟，输入Ai和Ai-1必须至少在值X1和X2得到时得到。由于Ai和Ai-1一般不被编码并且在乘法器输入提供给布斯编码器的同时可以得到，它们在提供到AND门103和105之前可以由至少如产生X1和X2的布斯编码器部分一样快操作的逻辑电路选通，而不会引起PP确定的延迟。这样一种选通由图2中所示的AND门213和215完成。注意AND门213和215比产生X1和X2的布斯编码器部分操作得快。当信号ENABLE是逻辑1时，信号Ai和Ai-1不减少部分乘积电路201的操作速度的延迟不改变地到达门103和105。然而，当信号ENABLE是逻辑0时，Ai和Ai-1的值被屏蔽，代替它们的逻辑0提供到AND门103和105。因此，不管X1和X2的值，X值是逻辑0。这样，到XOR门109的两个输入均是逻辑0时，输出PP也是逻辑0。
注意如果只有Ai和Ai-1被屏蔽，NEG的值会导致输出PP的功率消耗转换。同样，如果只有NEG的值被屏蔽，Ai、Ai-1、X1和X2值的变化会导致输出PP的功率消耗转换。
注意本发明原理可以采用被乘数的不同的数字表示或者用不同的门系列来实现部分乘积电路。
另外，通过改变XOR门109结构，根据本发明的一个方面用于信号Ai和Ai-1的允许选通的需要可以去除。更准确地说，对于XOR门109采用所谓的传输门XOR代替常规的XOR门。类似地，如果采用被乘数的数字表示或者用不同的门系列来实现部分乘积电路时，传输门XNOR可以应用到相同的终端。
注意由N.Weste和K.Eshraghian在2nd Ed.，Addison Wesley，1992，“CMOS VLSI设计原理”的第304-305页描述的传输门在此作为参考。同样，由N.Weste和K.Eshraghian在2nd Ed.，Addison Wesley，1992，“CMOS VLSI设计原理”的第291-294页描述的，传输门可以被组合以形成多路复用器，在此作为参考。
图3示出使用不要求信号Ai和Ai-1选通的传输门的本发明的实现。图3所示仅仅是在信号X产生之后的部分乘积电路部分。传输门331和333是一个双输入的多路复用器，当信号ENABLE是逻辑1时它的输出由信号NEG和它的补码NEGB控制。通过提供信号X到一个多路复用器的输入和并且使用反相器335以提供信号X的反相到另一个多路复用器的输入，多路复用器和倒相器的组合作为XOR门。事实上只要到传输门331和333门的控制信号是互补的，即当信号ENABLE是逻辑1时，使得传输门331被提供信号NEG而传输门333被提供信号NEGB。然而，当信号ENABLE是逻辑0时，通过AND门345和347的动作，到由传输门331和333形成的多路复用器的两个控制信号为逻辑0。这引起传输门331和333均被关断，导致输出PP实质上为三态。
有必要在点PP提供某个稳定值以使功率不被消耗。在本发明的一个实施例中，PP的值可以要求是逻辑1或逻辑0。然而，这样做可能导致不必要的功率消耗转换。例如，如果在信号ENABLE为逻辑0之前PP的值是逻辑0，并且PP的值要求是逻辑1，则发生从逻辑0到逻辑1的转换。根据本发明的另一个方面，通过使用总线保持器电路343将PP的值保持在信号ENABLE变为逻辑0之前它的任何值，这种情况可以避免。
另外，通过再同步被乘数输入与布斯编码输入到部分乘积电路可以获得另外的功率节省。为此，当信号ENABLE是逻辑0并且它回到逻辑1时它被延迟作为逻辑1提供到AND门345和347直到信号X达到一个稳定值。这样做确保由X的计算引起的虚假转换不能通过输出PP。注意这种技术在使用华莱士(Wallace)加法器树的乘法器中是特别有用的。
前面只是说明了本发明的原理。因此应该理解本领域的技术人员将能够设计出不同的配置，尽管这些配置没有在这里明确地描述或示出，它们体现本发明的原理并且包括在它的精神和范围内。

Claims (18)

1.一种乘法器，包括用于编码第一操作数的布斯编码器电路和用于接收第二操作数的输入端，所述乘法器的特征在于：
第一门，用于控制布斯编码器电路的NEG输出通到所述乘法器的部分乘积产生电路；以及
第二门，用于控制所述第二操作数通到所述乘法器的所述部分乘积产生电路。
2.如权利要求1所述的乘法器，其中所述第一门和所述第二门由一个公共控制信号控制。
3.如权利要求1所述的乘法器，其中所述第一门和所述第二门由一个公共控制信号控制，所述控制信号呈现为第一值，以在第一操作条件期间防止所述NEG输出和所述第二操作数通过，并且在第二操作条件期间允许所述NEG输出和所述第二操作数通过。
4.如权利要求3所述的乘法器，其中所述第一操作条件是乘法不被执行时，而所述第二操作条件是乘法被执行时。
5.如权利要求1所述的乘法器，其中所述部分乘积产生电路包括传输门。
6.一种用于防止在乘法器中乘法的执行的方法，该乘法器具有用于编码第一操作数的布斯编码器电路和用于接收第二操作数的输入端，所述方法包括步骤：
当不要求乘法操作时，屏蔽到所述乘法器的部分乘积产生电路的布斯编码器电路的NEG输出；以及
当不要求乘法操作时，屏蔽到所述乘法器的所述部分乘积产生电路的所述第二操作数的通过。
7.如权利要求6所述的方法，其中所述两个屏蔽步骤均响应一个接收的公共控制信号而执行。
8.一种在包括用于编码第一操作数的布斯编码器电路的乘法器中使用的部分乘积电路，所述部分乘积电路包括：
一个多路复用器和倒相器配置作为一个三稳态XOR门；以及
一个屏蔽电路用于可控制地屏蔽对于所述多路复用器的控制信号，因此当屏蔽所述控制信号时所述三稳态XOR门是三态的。
9.如权利要求8所述的部分乘积电路，还包括一个总线保持器电路，它将所述三稳态XOR门的输出保持在所述XOR门变为三态之前它存在的值上。
10.如权利要求8所述的部分乘积电路，其中所述屏蔽电路还包括至少一个可控制延迟用于延迟所述控制信号的非屏蔽。
11.如权利要求8所述的部分乘积电路，其中所述多路复用器由两个传输门形成。
12.如权利要求11所述的部分乘积电路，其中用于所述多路复用器的控制信号对应于来自所述布斯编码器的NEG输出和所述NEG输出的补码，并且其中提供所述布斯编码器的所述NEG输出到所述传输门的第一个并且提供所述NEG输出的所述补码到所述传输门的第二个。
13.一种用于防止在乘法器中乘法的执行的方法，该乘法器具有用于编码第一操作数的布斯编码器电路和用于接收第二操作数的输入端，所述方法包括步骤：
当不要求乘法操作时，屏蔽到所述乘法器的部分乘积产生电路的布斯编码器电路的NEG输出；以及
当不要求乘法操作时，屏蔽到所述乘法器的部分乘积产生电路的布斯编码器电路的所述NEG输出的补码。
14.一种用于防止乘法器的部分乘积电路中乘法的执行的方法，所述部分乘积电路包括三稳态XOR门，所述方法包括当不要求乘法操作时三态所述三稳态XOR门的步骤。
15.如权利要求14所述的方法，还包括步骤，当要求乘法操作并且所述三稳态XOR门已经被三态时延迟所述三稳态XOR门的非三态直到相对于来自布斯编码器的NEG信号未处理的部分乘积输出信号已经呈现一个稳定值。
16.一种在乘法器中使用的部分乘积电路，包括用于编码第一操作数的布斯编码器电路，所述部分乘积电路包括：
第一门，用于控制布斯编码电路的NEG输出通到所述乘法器的部分乘积产生电路；以及
第二门，用于控制第二操作数通到所述乘法器的所述部分乘积产生电路。
17.一种在乘法器中使用的部分乘积电路，包括用于编码第一操作数的布斯编码器电路，所述部分乘积电路包括：
用于控制到所述乘法器的部分乘积产生电路的布斯编码电路的NEG输出的通过的装置；以及
用于控制到所述乘法器的所述部分乘积产生电路的第二操作数的通过的装置。
18.一种处理器，包括：
操作数存储器；以及
乘法器；
其中所述乘法器的特征在于
第一门，用于控制到所述乘法器的部分乘积产生电路的布斯编码电路的NEG输出的通过；以及
第二门，用于控制到所述乘法器的所述部分乘积产生电路的第二操作数的通过。
CNB991023099A 1998-02-19 1999-02-13 用于中央处理器和数字信号处理器的低功率乘法器 Expired - Fee Related CN100347666C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US025,945 1998-02-19
US09/025,945 US6065032A (en) 1998-02-19 1998-02-19 Low power multiplier for CPU and DSP
US025945 2001-12-19

Publications (2)

Publication Number Publication Date
CN1227366A CN1227366A (zh) 1999-09-01
CN100347666C true CN100347666C (zh) 2007-11-07

Family

ID=21828928

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991023099A Expired - Fee Related CN100347666C (zh) 1998-02-19 1999-02-13 用于中央处理器和数字信号处理器的低功率乘法器

Country Status (9)

Country Link
US (2) US6065032A (zh)
EP (1) EP0938043B1 (zh)
JP (1) JPH11272450A (zh)
KR (1) KR19990072622A (zh)
CN (1) CN100347666C (zh)
AU (1) AU1729899A (zh)
BR (1) BR9900745A (zh)
CA (1) CA2258358C (zh)
DE (1) DE69903866T2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203718B1 (en) * 1999-10-29 2007-04-10 Pentomics, Inc. Apparatus and method for angle rotation
US6963889B1 (en) * 2000-02-24 2005-11-08 Intel Corporation Wave digital filter with low power consumption
US6877022B1 (en) * 2001-02-16 2005-04-05 Texas Instruments Incorporated Booth encoding circuit for a multiplier of a multiply-accumulate module
US6901423B1 (en) * 2001-04-23 2005-05-31 Cirrus Logic, Inc. Noise invariant circuits, systems and methods
US7024445B2 (en) * 2001-12-20 2006-04-04 Analog Devices, Inc. Method and apparatus for use in booth-encoded multiplication
US20030158880A1 (en) * 2002-02-13 2003-08-21 Ng Kenneth Y. Booth encoder and partial products circuit
US7069290B2 (en) * 2002-05-06 2006-06-27 Lucent Technologies Inc. Power efficient booth recoded multiplier and method of multiplication
KR100477509B1 (ko) * 2002-10-02 2005-03-17 전자부품연구원 고속 연산기를 위한 래딕스-4 부스 연산기
US7308470B2 (en) * 2003-12-05 2007-12-11 Intel Corporation Smaller and lower power static mux circuitry in generating multiplier partial product signals
KR20050081407A (ko) 2004-02-13 2005-08-19 삼성전자주식회사 부스 알고리즘을 이용한 곱셈기의 인코더
US7358765B2 (en) * 2005-02-23 2008-04-15 Cswitch Corporation Dedicated logic cells employing configurable logic and dedicated logic functions
JP4355705B2 (ja) 2006-02-23 2009-11-04 エヌイーシーコンピュータテクノ株式会社 乗算装置、及び演算装置
CN103412737B (zh) * 2013-06-27 2016-08-10 清华大学 实现基4-Booth编码方法的门电路和基于该方法的流水线大数乘法器
CN105808206B (zh) * 2016-03-04 2019-01-08 广州海格通信集团股份有限公司 基于ram实现乘法运算的方法及其系统
CN107977191B (zh) * 2016-10-21 2021-07-27 中国科学院微电子研究所 一种低功耗并行乘法器
CN111738428B (zh) * 2019-03-25 2023-08-25 上海寒武纪信息科技有限公司 计算装置、方法及相关产品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4813008A (en) * 1986-03-31 1989-03-14 Kabushiki Kaisha Toshiba Multiplier circuit suitable for obtaining a negative product of a multiplier and a multiplicand
US5262973A (en) * 1992-03-13 1993-11-16 Sun Microsystems, Inc. Method and apparatus for optimizing complex arithmetic units for trivial operands
US5325321A (en) * 1992-07-02 1994-06-28 Nec Corporation High speed parallel multiplication circuit having a reduced number of gate stages
CN1117165A (zh) * 1995-08-14 1996-02-21 大宇电子株式会社 二进制乘法器中的布斯编码器
JPH09101877A (ja) * 1995-10-06 1997-04-15 Ricoh Co Ltd 乗算演算方法及び乗算演算装置
US5734601A (en) * 1995-01-30 1998-03-31 Cirrus Logic, Inc. Booth multiplier with low power, high performance input circuitry

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644488A (en) * 1983-10-12 1987-02-17 California Institute Of Technology Pipeline active filter utilizing a booth type multiplier
US4817029A (en) * 1987-05-11 1989-03-28 United Technologies Corporation Multiple-precision Booth's recode multiplier
US5040139A (en) * 1990-04-16 1991-08-13 Tran Dzung J Transmission gate multiplexer (TGM) logic circuits and multiplier architectures
US5260898A (en) * 1992-03-13 1993-11-09 Sun Microsystems, Inc. Result cache for complex arithmetic units

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4813008A (en) * 1986-03-31 1989-03-14 Kabushiki Kaisha Toshiba Multiplier circuit suitable for obtaining a negative product of a multiplier and a multiplicand
US5262973A (en) * 1992-03-13 1993-11-16 Sun Microsystems, Inc. Method and apparatus for optimizing complex arithmetic units for trivial operands
US5325321A (en) * 1992-07-02 1994-06-28 Nec Corporation High speed parallel multiplication circuit having a reduced number of gate stages
US5734601A (en) * 1995-01-30 1998-03-31 Cirrus Logic, Inc. Booth multiplier with low power, high performance input circuitry
CN1117165A (zh) * 1995-08-14 1996-02-21 大宇电子株式会社 二进制乘法器中的布斯编码器
JPH09101877A (ja) * 1995-10-06 1997-04-15 Ricoh Co Ltd 乗算演算方法及び乗算演算装置

Also Published As

Publication number Publication date
DE69903866T2 (de) 2003-09-18
US6065032A (en) 2000-05-16
AU1729899A (en) 1999-09-02
EP0938043B1 (en) 2002-11-13
EP0938043A3 (en) 1999-09-29
CN1227366A (zh) 1999-09-01
JPH11272450A (ja) 1999-10-08
BR9900745A (pt) 1999-12-21
US6275842B1 (en) 2001-08-14
DE69903866D1 (de) 2002-12-19
EP0938043A2 (en) 1999-08-25
CA2258358C (en) 2001-10-02
CA2258358A1 (en) 1999-08-19
KR19990072622A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
CN100347666C (zh) 用于中央处理器和数字信号处理器的低功率乘法器
Smith et al. Designing asynchronous circuits using NULL convention logic (NCL)
US5151875A (en) MOS array multiplier cell
US6260055B1 (en) Data split parallel shifter and parallel adder/subtractor
US4592005A (en) Masked arithmetic logic unit
Liao et al. A high-performance and low-power 32-bit multiply-accumulate unit with single-instruction-multiple-data (SIMD) feature
Marimuthu et al. Low power shift and add multiplier design
Srikanth et al. Low power array multiplier using modified full adder
US6542093B2 (en) Apparatus and method for reducing power and noise through reduced switching by recoding in a monotonic logic device
US20090132631A1 (en) METHOD OF FORCING 1's AND INVERTING SUM IN AN ADDER WITHOUT INCURRING TIMING DELAY
EP0643352A1 (en) Self-checking complementary adder unit
Unwala et al. Superpipelined adder designs
Fried Algorithms for power consumption reduction and speed enhancement in high-performance parallel multipliers
Sathish et al. VLSI architecture of parallel multiplier-accumulator based on radix-2 modified booth algorithm
Murugan Implementation of Wallace tree multiplier using 8: 4 compressor
Lin Shift switching and novel arithmetic schemes
Karthik et al. High speed energy efficient carry skip adder operating at different voltage supply
Veena et al. Low power high speed brent kung adder using spst
Kamatam et al. Design of Array Multiplier using Mux Based Full Adder
Samanth et al. Design and Implementation of 32-bit Functional Unit for RISC architecture applications
Balasubramanian Asynchronous Ripple Carry Adder based on Area Optimized Early Output Dual-Bit Full Adder
Ijarwal et al. An efficient ALU architecture design for low power IoT application
Niyas Ahamed et al. Hybrid Brent Kung Adder with Modified Sum Generator for Energy Efficient Applications
Balasubramanian Asynchronous Early Output Dual-Bit Full Adder with Reduced Area
Macii et al. Low-power implementation of a residue-to-weighted conversion unit for a 5-moduli RNS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1035560

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES CORP.

Free format text: FORMER OWNER: AGERE SYSTEMS GUARDIAN CORP.

Effective date: 20140926

Owner name: AGERE SYSTEMS GUARDIAN CORP.

Free format text: FORMER OWNER: LUCENT TECHNOLOGIES INC.

Effective date: 20140926

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140926

Address after: California, USA

Patentee after: LSI Corp.

Address before: American Pennsylvania

Patentee before: Agere Systems Inc.

Effective date of registration: 20140926

Address after: American Pennsylvania

Patentee after: Agere Systems Inc.

Address before: American New Jersey

Patentee before: Lucent Technologies Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071107

Termination date: 20150213

EXPY Termination of patent right or utility model