CN1219356C - 二元逻辑门电路 - Google Patents
二元逻辑门电路 Download PDFInfo
- Publication number
- CN1219356C CN1219356C CN 01139209 CN01139209A CN1219356C CN 1219356 C CN1219356 C CN 1219356C CN 01139209 CN01139209 CN 01139209 CN 01139209 A CN01139209 A CN 01139209A CN 1219356 C CN1219356 C CN 1219356C
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- input
- output
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明提供一种二元逻辑门电路,包括至少一个第一双选择开关电路(1)其特点是,至少还有一个第二双选择基本开关电路(2)与所述第一双选择基本开关电路(1)相连,由于双选择基本开关电路具有双选择性和兼容性,二元逻辑门电路用较简单的组合就可获得较现有逻辑门电路更多的逻辑门电路,另外由于双选择性中的“一选二”特性,使二元逻辑门电路在组合后可同时获得多种逻辑结果;二元逻辑门电路具有动态可选择性和编写性,其能为计算机的发展提供更有力的硬件支持。
Description
技术领域
本发明涉及逻辑门电路,尤其涉及一种由双选择基本开关电路组成的二元逻辑门电路
背景技术
目前现有的逻辑门电路一般是由单选择的开关电路组合而成,类似于单刀单掷开关(如图1所示),门电路只能预先设置好,而不能进行动态的转换,如;要么是“与门”,要么是“或门”,不能根据需要对“与门”、“或门”进行转换,随着集成电路的快速发展,对逻辑电路的运行速度、逻辑结果的多样性的要求越来越高,传统的单选择开关电路已越来越不能满足需求了,于是有人提出在数-模转换器中采用了一种双向开关电路,用以稳定输出值,但该双向开关电路的两输入值均为定值,也尚未有人提出在逻辑门电路中采用类似的双向开关电路组成二元逻辑门电路。
发明内容
本发明所要解决的技术是提供一种由双选择基本开关电路组成的二元逻辑门电路。
本发明提供一种二元逻辑门电路,包括至少一个第一双选择基本开关电路,该第一双选择基本开关电路具有第一输入端、第二输入端、第三输入端、第一输出端、第一场效应管以及第二场效应管,所述的第一场效应管与第二场效应管的极性相反,所述的第一场效应管的源极与第一输入端相接,漏极与第一输出端相接,第二场效应管的漏极与第三输入端相接,源极与第一输出端相接,第一场效应管的栅极和第二场效应管的栅极同时与第二输入端相接。其特点是,至少还有一个第二双选择基本开关电路与所述第一双选择基本开关电路相连,所述的第二双选择基本开关电路具有第五输入端、第四输入端、第二输出端、第三输出端、第四场效应管、第五场效应管,所述的第四场效应管与第五场效应管的极性相反,所述的第四场效应管的栅极和第五场效应管的栅极同时与第四输入端相接,第四场效应管的漏极与第二输出端相接,源极与第五输入端相接,第五场效应管的漏极与第五输入端相接,源极与第三输出端相接,所述的第一双选择基本开关电路的第一输出端与第二双选择基本开关电路的第五输入端相接。
本发明还提供一种二元逻辑门电路,包括至少一个第一双选择基本开关电路,该第一双选择基本开关电路具有第一输入端、第二输入端、第三输入端、第一输出端、第一场效应管以及第二场效应管,所述的第一场效应管与第二场效应管的极性相反,所述的第一场效应管的源极与第一输入端相接,漏极与第一输出端相接,第二场效应管的漏极与第三输入端相接,源极与第一输出端相接,第一场效应管的栅极和第二场效应管的栅极同时与第二输入端相接,以及,至少还有一个第二双选择基本开关电路与所述第一双选择基本开关电路相连,所述的第二双选择基本开关电路具有第五输入端、第四输入端、第二输出端、第三输出端、第四场效应管、第五场效应管,所述的第四场效应管与第五场效应管的极性相反,所述的第四场效应管的栅极和第五场效应管的栅极同时与第四输入端相接,第四场效应管的漏极与第二输出端相接,源极与第五输入端相接,第五场效应管的漏极与第五输入端相接,源极与第三输出端相接,所述的第二双选择基本开关电路的第二输出端与第一双选择基本开关电路的第一输入端相接,所述的第三输出端与第三输入端相接。
本发明还提供一种二元逻辑门电路,包括至少一个第一双选择基本开关电路,该第一双选择基本开关电路具有第一输入端、第二输入端、第三输入端、第一输出端、第一场效应管以及第二场效应管,所述的第一场效应管与第二场效应管的极性相反,所述的第一场效应管的源极与第一输入端相接,漏极与第一输出端相接,第二场效应管的漏极与第三输入端相接,源极与第一输出端相接,第一场效应管的栅极和第二场效应管的栅极同时与第二输入端相接,以及,至少还有一个第二双选择基本开关电路与所述第一双选择基本开关电路相连,所述的第二双选择基本开关电路具有第五输入端、第四输入端、第二输出端、第三输出端、第四场效应管、第五场效应管,所述的第四场效应管与第五场效应管的极性相反,所述的第四场效应管的栅极和第五场效应管的栅极同时与第四输入端相接,第四场效应管的漏极与第二输出端相接,源极与第五输入端相接,第五场效应管的漏极与第五输入端相接,源极与第三输出端相接,所述的第二双选择基本开关电路的第二输出端与第一双选择基本开关电路的第三输入端相接,所述的第三输出端与第一输入端相接。
采用本发明的二元逻辑门电路具有兼容性,如二元逻辑门电路的基本组合还可以和现有逻辑门电路进行组合而获得多重组合逻辑门电路;二元逻辑门电路具有等效性,二元逻辑门电路的各种组合以及和现有逻辑门电路进行组合而获得多重组合逻辑门电路,都可以化解为单选择逻辑门电路的布尔代数米表示、运算,获得等效逻辑门电路;二元逻辑门电路具有简单性,二元逻辑门电路可以化解为现有逻辑门电路的等效电路,且在获得相当逻辑功能方面,可二元逻辑门电路比现有逻辑门电路更简单,简单性使电路运行速度更快,集成度更高;二元逻辑门电路具有多样性,由于二元逻辑门电路具有双选择性和兼容性,二元逻辑门电路用较简单的组合就可获得较现有逻辑门电路更多的逻辑门电路,另外由于双选择性中的“一选二”特性,使二元逻辑门电路在组合后可同时获得多种逻辑结果;二元逻辑门电路具有动态可选择性和编写性,所以综上所说,二元逻辑门电路具有较现有择逻辑门电路更多的优越性,使其能为计算机的发展提供更有力的硬件支持。
附图说明
图1是组成现有逻辑门电路的单选择基本开关电路的效果图。
图2是本发明组成二元逻辑门电路的双选择基本开关电路的效果图
图3是图2所示的组成二元逻辑门电路的第一双选择基本开关电路的结构图。
图4是本发明另一种组成二元逻辑门电路的第二双选择基本开关电路结构图。
图5是由图3、图4所示的双选择基本开关电路组合而成二元逻辑门电路的一个实施例的效果图。
图6是由图3、图4所示的双选择基本开关电路组合而成的二元逻辑门电路的另一实施例的效果图。
图7是由图3所示的第一双选择基本开关电路组合而成的二元逻辑门电路的第三效果图。
图8是由图3、图4所示的双选择基本开关电路组合而成的二元逻辑门电路的第四实施例的效果图。
图9是图8所示的二元逻辑门电路的真值表。
图10是由图4所示的第二双选择基本开关电路组合而成的一个二元逻辑门电路的第五实施例的效果图。
具体实施方式
如图3所示的第一双选择基本开关电路1设有三个输入端:第一输入端11、第二输入端12、第三输入端13、一个第一输出端14、二个基极(栅极)相接的第一开关元件15、第二开关元件16,本实施例中采用一个N型第一场效应管15和一个P型第二场效应管16作为开关元件,所述的第一场效应管15的源极与第一输入端11相连,第一场效应管15的漏极与第一输出端14相连,第二场效应管16的漏极与第三输入端13相连,源极与第一输出端14相连,所述的第二输入端12与两场效应管的栅极相连,第三场效应管17是负载管,其栅极、漏极与电源相接,源极与输出端相接,第一输入端11的输入信号为A,第三输入端13的输入信号为B,第一输出端14信号为C,第二输入端12的输入信号为K,第二输入端12可用作控制端,当K=“1”时,N型第一场效应管15导通,P型第二场效应管16截止,C=A;当K=“0”时,N型第一场效应管15截止,P型第二场效应管16导通,C=B。即随着控制端12的输入的变化,可选择输出端的逻辑值与某一输入端的逻辑值相同,即可实现动态可选择性和偏写性,以该双选择基本开关电路为基础可组合而成各种二元逻辑门电路。当设定输入值为B=
A,且预设值第一输入端11为“1”、第三输入端13为“0”时,输出值C=A*K+
A*
K为“同或门”,当设定预设值第一输入端11为“0”、第三输入端13为“1”时,C=
A*K+A*
K为“异或门”,不难看出改变K的预设值与对换A和B是等效的,以B=
A为输入值的双选择基本开关电路可组成二元逻辑门电路。
如图4所示的是组成二元逻辑门电路的另一双选择基本开关电路,即第二双选择基本开关电路,该电路设有第五输入端24、第四输入端22,第二输出端21、第三输出端23、二个基极(栅极)相接的开关元件,本实施例中的开关元件为场效应管,本实施例中采用一个N型第四场效应管25和一个P型第五场效应管26作为开关元件,所述的场效应管25的源极与第五输入端24相连,第四场效应管25的漏极与第二输出端21相连,第五场效应管26的漏极与第五输入端24相连,源极与第三输出端23相连,所述的第四输入端22与两场效应管的栅极相连,第六场效应管27是负载管,其栅极、漏极与第五输入端24相接,源极与电源相接,第五输入端24的输入信号为C,输出端21的输出信号为A,第四输入端22的输入信号为K,第三输出端23的输出信号为B,当K=“1”时,A=C,当K=“0”时,B=C,就形成了第五输入端24选择通向第二输出端21和第三输出端23的情况。
当然,开关元件也可以用晶体管或可控管。
双选择基本开关电路具有组合性,如将图3或图4所示的双选择基本开关电路进行组合可获得如图5至图7(图7中虚线框内)三种逻辑门电路。
如图5所示:该二元逻辑门电路5由图3、4所示的双选择基本开关电路组合而成,输出端514与输入端524相连,输入端511的输入信号为A、预设值为“1”,输入端513的输入信号为B,预设值为“0”,控制端512的输入信号为K1,控制端522的输入信号为K2,输出端521的输出信号为C,预设值为“1”,输出端523的输出信号为D,预设值为“0”,可得出输出的逻辑结果为:
如换成现有逻辑电路组成,则需要至少4个三输入端的“与门”、2个“或门”、2个非门组成。
如图6所示:该二元逻辑门电路6由图3、4所示的双选择基本开关电路组合而成,输入端624的输入信号为A,输出端623与输入端611相连,输出端621与输入端613相连,输出端614的输出信号为B,控制端622的输入信号为K1,控制端612的输入信号为K2,当K1=K2=“1”或“0”时B=A,K1=“1”、K2=“0”或K1=“0”、K2=“1”时A、B断开。
如图7所示:虚框内的二元逻辑门电路71是由两个图3所示的第一双选择基本开关电路1并联而成,该两个第一双选择基本开关电路的第二输入端并联,第一个第一双选择基本开关电路的第一输入端与第二个第一双选择基本开关电路的第三输入端并联,第一个第一双选择基本开关电路的第三输入端与第二个第一双选择开关电路的第一输入端并联。输入端711的输入信号为A,预设值为“1”,输入端712的输入信号为K,输入端713的输入信号为B,预设值为0,其中一个双选择基本开关电路输出端714的输出信号为C、另一个双选择基本开关电路的输出端715的输出信号为D,则C=K*A+B*
K、D=K*B+A*
K,当B=
A时C=K*A+
A*
K相当于单选择逻辑门电路中的半加器的“非门”(“同或门”),D=K*
A+A*
K相当于单选择逻辑门电路中的“异或门”,(半加器)。
如图7所示:虚框外的二元逻辑门电路72是由上述虚框内的二元逻辑门电路再串联一如图3所示的第一双选择基本开关电路1所组成的,输入端716的输入信号为C,输入端717的输入信号为D,且输入端718的输入信号为同步均为K2,输出端719的输出信号为E,输出端720的输出信号为F,既输入端721的输入信号为E,输入端722的输入信号为F,输入端723的输入信号为K3,输出端724的输出信号为G,设定
C=D,当K2=“1”时,G=C*K3+
C*
K3,为“同或门”,当K2=“0”时,G=C
K3+
CK3为“异或门”既改变的K2值可实现“同或门”与“异或门”的转换。
当将虚框内外的二元逻辑门电路串联组成时,可获得
如图8所示:该二元逻辑门电路8包括二元逻辑门电路91、92,其中二元逻辑门电路91为图7虚框部分二元逻辑门电路71的与图3所示的第一双选择基本开关电路1组成,其中输出端715与第一输出端14,做为“与门”的输入端,输出端714与第一输出端14做为“或门”的输入端,“与门”及“或门”的输出端做为二元逻辑门电路92的输入端,其中二元逻辑门电路92为图6所示的二元逻辑门电路6与一二元逻辑门电路61并联而成,其中二元逻辑门电路61图4所示的第二双选择基本开关电路2后接一图3所示的第一双选择基本开关电路1,且第二双选择基本开关电路2的第二输出端21与第一双选择基本开关电路1的第一输入端11相接,所述的第三输出端23与第三输入端13相接,从如图9所示真值表可看出,当K1、K2均为“1”时,输出端为输入端的或值,当K1、K2均为“0”时,输出端为输入端的与非值,当K1为“0”、K2为“1”时,输出端为输入端的或非值,当K1为“1”、K2为“0”时,输出端为输入端的与值,这样就实现了四种逻辑状态的动态转换,(也可称为可选编逻辑门电路)。
如图10所示:以图4所示的第二双选择基本开关电路2为组成单元,输入端111的输入值为a0,控制端112的输入值K1,输出端113的输出值为a11,输出端114的输出结果为a12,以输出值a11、a12为第二级输入端的输入值,第二级控制端的输入值为K2,输出值为a21、a22、a23,以此叠加,第i级的输出值为ai1、ai2---aij---aii、ai(i+1),此时,a21=K1*K2*a0(a0=“1”,a21为K1、K2的“与门”),
a0(a0=“1”,a22为K1、K2的“异或门”),
a0(a0=“1”,a23为K1、K2的“或非门”),当K为零个“0”,两个“1”时,a21=a0,当K为一个为“0”,另一个为“1”时,a22=a0,当K为两个“0”,零个“1”时,a23=a0,当K为(j-1)个“0”,(i+1-j)个“1”时,aij=a0,这样经过多重组合后,就可获得多种的逻辑结果,此组合可为开发“神经网络系统”提供支持。
综上所说,双选择逻辑门电路具有较现有逻辑门电路更多的优越性,使其能为计算机的发展提供更有力的硬件支持。
当然凡本领域内的技术人员所熟知的简单的技术变换均落在本发明的保护中,如更换预设值而得到不同的逻辑效果,及元器件的替换。
Claims (5)
1、一种二元逻辑门电路,包括至少一个第一双选择基本开关电路(1),该第一双选择基本开关电路(1)具有第一输入端(11)、第二输入端(12)、第三输入端(13)、第一输出端(14)、第一场效应管(15)以及第二场效应管(16),所述的第一场效应管(15)与第二场效应管(16)的极性相反,所述的第一场效应管(15)的源极与第一输入端(11)相接,漏极与第一输出端(14)相接,第二场效应管(16)的漏极与第三输入端(13)相接,源极与第一输出端(14)相接,第一场效应管(15)的栅极和第二场效应管(16)的栅极同时与第二输入端(12)相接,其特征在于,至少还有一个第二双选择基本开关电路(2)与所述第一双选择基本开关电路(1)相连,所述的第二双选择基本开关电路(2)具有第五输入端(24)、第四输入端(22)、第二输出端(21)、第三输出端(23)、第四场效应管(25)、第五场效应管(26),所述的第四场效应管(25)与第五场效应管(26)的极性相反,所述的第四场效应管(25)的栅极和第五场效应管(26)的栅极同时与第四输入端(22)相接,第四场效应管(25)的漏极与第二输出端(21)相接,源极与第五输入端(24)相接,第五场效应管(26)的漏极与第五输入端(24)相接,源极与第三输出端(23)相接,所述的第一双选择基本开关电路(1)的第一输出端(14)与第二双选择基本开关电路(2)的第五输入端(24)相接。
2、一种二元逻辑门电路,包括至少一个第一双选择基本开关电路(1),该第一双选择基本开关电路(1)具有第一输入端(11)、第二输入端(12)、第三输入端(13)、第一输出端(14)、第一场效应管(15)以及第二场效应管(16),所述的第一场效应管(15)与第二场效应管(16)的极性相反,所述的第一场效应管(15)的源极与第一输入端(11)相接,漏极与第一输出端(14)相接,第二场效应管(16)的漏极与第三输入端(13)相接,源极与第一输出端(14)相接,第一场效应管(15)的栅极和第二场效应管(16)的栅极同时与第二输入端(12)相接,其特征在于,至少还有一个第二双选择基本开关电路(2)与所述第一双选择基本开关电路(1)相连,所述的第二双选择基本开关电路(2)具有第五输入端(24)、第四输入端(22)、第二输出端(21)、第三输出端(23)、第四场效应管(25)、第五场效应管(26),所述的第四场效应管(25)与第五场效应管(26)的极性相反,所述的第四场效应管(25)的栅极和第五场效应管(26)的栅极同时与第四输入端(22)相接,第四场效应管(25)的漏极与第二输出端(21)相接,源极与第五输入端(24)相接,第五场效应管(26)的漏极与第五输入端(24)相接,源极与第三输出端(23)相接,所述的第二双选择基本开关电路(2)的第二输出端(21)与第一双选择基本开关电路(1)的第一输入端(11)相接,所述的第三输出端(23)与第三输入端(13)相接。
3、一种二元逻辑门电路,包括至少一个第一双选择基本开关电路(1),该第一双选择基本开关电路(1)具有第一输入端(11)、第二输入端(12)、第三输入端(13)、第一输出端(14)、第一场效应管(15)以及第二场效应管(16),所述的第一场效应管(15)与第二场效应管(16)的极性相反,所述的第一场效应管(15)的源极与第一输入端(11)相接,漏极与第一输出端(14)相接,第二场效应管(16)的漏极与第三输入端(13)相接,源极与第一输出端(14)相接,第一场效应管(15)的栅极和第二场效应管(16)的栅极同时与第二输入端(12)相接,其特征在于,至少还有一个第二双选择基本开关电路(2)与所述第一双选择基本开关电路(1)相连,所述的第二双选择基本开关电路(2)具有第五输入端(24)、第四输入端(22)、第二输出端(21)、第三输出端(23)、第四场效应管(25)、第五场效应管(26),所述的第四场效应管(25)与第五场效应管(26)的极性相反,所述的第四场效应管(25)的栅极和第五场效应管(26)的栅极同时与第四输入端(22)相接,第四场效应管(25)的漏极与第二输出端(21)相接,源极与第五输入端(24)相接,第五场效应管(26)的漏极与第五输入端(24)相接,源极与第三输出端(23)相接,所述的第二双选择基本开关电路(2)的第二输出端(21)与第一双选择基本开关电路(1)的第三输入端(13)相接,所述的第三输出端(23)与第一输入端(11)相接。
4、一种二元逻辑门电路,由两个第一双选择基本开关电路并联而成,该第一双选择基本开关电路(1)具有第一输入端(11)、第二输入端(12)、第三输入端(13)、第一输出端(14)、第一场效应管(15)以及第二场效应管(16),所述的第一场效应管(15)与第二场效应管(16)的极性相反,所述的第一场效应管(15)的源极与第一输入端(11)相接,漏极与第一输出端(14)相接,第二场效应管(16)的漏极与第三输入端(13)相接,源极与第一输出端(14)相接,第一场效应管(15)的栅极和第二场效应管(16)的栅极同时与第二输入端(12)相接,该两个第一双选择基本开关电路的第二输入端并联,第一个第一双选择基本开关电路的第一输入端与第二个第一双选择基本开关电路的第三输入端并联,第一个第一双选择基本开关电路的第三输入端与第二个第一双选择开关电路的第一输入端并联。
5、一种二元逻辑门电路,其特征在于,由若干个第二双选择基本开关电路(2)相叠加,所述的第二双选择基本开关电路(2)具有第五输入端(24)、第四输入端(22)、第二输出端(21)、第三输出端(23)、第四场效应管(25)、第五场效应管(26),所述的第四场效应管(25)与第五场效应管(26)的极性相反,所述的第四场效应管(25)的栅极和第五场效应管(26)的栅极同时与第四输入端(22)相接,第四场效应管(25)的漏极与第二输出端(21)相接,源极与第五输入端(24)相接,第五场效应管(26)的漏极与第五输入端(24)相接,源极与第三输出端(23)相接,前一级第二双选择基本开关电路的输出端连接后一级第二双选择基本开关电路的输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01139209 CN1219356C (zh) | 2001-12-25 | 2001-12-25 | 二元逻辑门电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01139209 CN1219356C (zh) | 2001-12-25 | 2001-12-25 | 二元逻辑门电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1428937A CN1428937A (zh) | 2003-07-09 |
CN1219356C true CN1219356C (zh) | 2005-09-14 |
Family
ID=4675134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01139209 Expired - Fee Related CN1219356C (zh) | 2001-12-25 | 2001-12-25 | 二元逻辑门电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1219356C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3901151B2 (ja) * | 2003-12-25 | 2007-04-04 | セイコーエプソン株式会社 | ドライバic並びにドライバic及び出力装置の検査方法 |
-
2001
- 2001-12-25 CN CN 01139209 patent/CN1219356C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1428937A (zh) | 2003-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Vesterbacka | A 14-transistor CMOS full adder with full voltage-swing nodes | |
US7355444B2 (en) | Single and composite binary and multi-valued logic functions from gates and inverters | |
CN100444523C (zh) | 双电压三态缓冲器电路 | |
US20050040852A1 (en) | Low voltage to extra high voltage level shifter and related methods | |
CN1219356C (zh) | 二元逻辑门电路 | |
CN111047034B (zh) | 一种基于乘加器单元的现场可编程神经网络阵列 | |
CN1150677C (zh) | 脉冲形成电路 | |
US5751162A (en) | Field programmable gate array logic module configurable as combinational or sequential circuits | |
CN115454378B (zh) | 一种查找表电路 | |
CN2854697Y (zh) | 面向计算的通用型可重构计算阵列 | |
CN105527919A (zh) | 一种plc控制器的并行总线背板 | |
WO2001022591A1 (en) | Two-stage muller c-element | |
EP0647030A2 (en) | Integrated circuit devices | |
CN2849838Y (zh) | 采用异步通信机制的可重构计算单元 | |
US10840906B2 (en) | Cross-talk computing foundation for digital logic | |
CN1192612A (zh) | 数字模拟转换器 | |
CN1752925A (zh) | 可旁通寄存器和使用该寄存器的流水线电路 | |
CN101212222B (zh) | 一种可编程开关矩阵 | |
CN219718081U (zh) | 一种可选相位及驱动级输出的集成双路驱动器 | |
CN214591383U (zh) | 一种四输入异或门逻辑电路 | |
CN1426181A (zh) | 包括局部解码装置的交换设备 | |
Devlin et al. | A low power and high throughput self synchronous FPGA using 65 nm CMOS with throughput optimization by pipeline alignment | |
CN1314244C (zh) | 包含公共电压参考路径的开关器件 | |
JPH02309815A (ja) | 多入力cmosゲート回路 | |
CN100346335C (zh) | 一种采用异步通信机制的可重构计算单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050914 Termination date: 20121225 |