CN1427474A - 集成电路封装装置及其制造方法 - Google Patents

集成电路封装装置及其制造方法 Download PDF

Info

Publication number
CN1427474A
CN1427474A CN 01144713 CN01144713A CN1427474A CN 1427474 A CN1427474 A CN 1427474A CN 01144713 CN01144713 CN 01144713 CN 01144713 A CN01144713 A CN 01144713A CN 1427474 A CN1427474 A CN 1427474A
Authority
CN
China
Prior art keywords
signal
mentioned
contact
joint sheet
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01144713
Other languages
English (en)
Other versions
CN1290185C (zh
Inventor
吴忠儒
梁桂珍
林蔚峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Integrated Systems Corp
Original Assignee
Silicon Integrated Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Integrated Systems Corp filed Critical Silicon Integrated Systems Corp
Priority to CN 01144713 priority Critical patent/CN1290185C/zh
Publication of CN1427474A publication Critical patent/CN1427474A/zh
Application granted granted Critical
Publication of CN1290185C publication Critical patent/CN1290185C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路封装装置及其制造方法，该装置包括：电路板具有一信号接点以及设置于其两侧的两遮蔽接点；晶片设置于电路板，其边缘具有信号接合垫以及设置于信号接合垫两侧的两遮蔽接合垫；信号打线耦接于信号接点以及信号接合垫；两遮蔽打线耦接于遮蔽接点以及遮蔽接合垫，并分别沿信号打线两侧延伸；信号走线耦接于信号接点；电源回路耦接于遮蔽接点，包括沿信号走线延伸的两遮蔽走线；其方法包括：于晶片设置一信号接合垫，并两遮蔽接合垫；于电路板形成两遮蔽接点，并于两遮蔽接点之间形成一信号接点及信号走线；形成一信号打线以耦接上述信号接点以及信号接合垫；形成两遮蔽打线以耦接上述遮蔽接点以及遮蔽接合垫；及于电路板形成一沿上述信号走线延伸并耦接于两遮蔽走线的电源回路。

Description

集成电路封装装置及其制造方法
技术领域
本发明涉及集成电路封装技术，尤其是一种集成电路封装装置及其制造方法，本发明针对高积集度的打线封装产品，能够避免其特定的信号受其他信号干扰。
背景技术
集成电路的晶片(Chip)在制造完成后，必需先执行晶片接合垫(pad)与电路板的打线接点(finger)间的打线制程(bonding)，才能进行封装的动作。打线制程将电路板上的接脚(pin)或连接球(solder ball)藉由金属导线(金线)与相对的晶片接合垫电性连接，使得晶片能够与其他的电路元件作信号的沟通，以执行特定的动作。
参阅图1，图1显示传统集成电路晶片部分打线的示意图。如图1所示，传统集成电路晶片封装的配置包括一电路板10、一晶片12及金线14A、14B、14C，晶片12上具有复数接合垫16A、16B、16C，分别用以输出各种信号，包括致能信号、时脉信号、电源信号、接地信号等。上述信号分别藉由对应的金线14A、14B、14C传送至电路板10上的接点17A、17B、17C，并分别由走线18A、18B透过穿孔(via)19A及19B传送至其他电路或由走线18C直接传送至其他电路。在晶片10外围，具有接地环(round ring)15A及电源环(power ring)15B，由接地环15A及电源环15B所构成的电力回路能够提供晶片10于操作时所需要的电源。
然而，在上述传统晶片的走线及打线配置中，各信号线所传送的信号容易在由晶片的接合垫至电路板接点以及后续走线的电流路径上发生电磁波干扰，特别是特定的高频信号，例如时脉信号(CLK)或触发信号等。某些信号的稳定攸关于电路是否能够正确操作，因此，必须改变线路的打线以及布局(layout)的设计以降低信号的杂讯而增加电路操作时的稳定性。
发明内容
有鉴于此，为了解决上述问题，本发明主要目的在于提供一种集成电路封装装置及其制造方法，针对某些特定信号线，于其由晶片的接合垫输出开始，至电路板接点以及后续走线的电流路径上，于信号线的两侧加上耦接于电源线或接地线的遮蔽线，由于电源线或接地线的信号较为稳定且电流流量较大，因此可吸引邻近信号的电磁线，避免邻近信号的电磁线干扰到重要的信号。藉此电源遮蔽或接地遮蔽的概念，能够对于特定的信号由晶片的接合垫开始，沿路遮蔽特定信号的电流路径，以改善信号间彼此干扰的问题。另外，再搭配接脚位置的妥善设计，即可使信号的品质达到最佳状况。
为获致上述的目的，本发明提出一种集成电路封装装置，包括下列元件：电路板具有一信号接点以及设置于其两侧的两遮蔽接点；晶片设置于电路板，其边缘具有信号接合垫以及设置于信号接合垫两侧的两遮蔽接合垫；信号打线耦接于信号接点以及信号接合垫；两遮蔽打线耦接于遮蔽接点以及遮蔽接合垫，并分别沿着信号打线的两侧延伸；信号走线耦接于信号接点；电源回路耦接于遮蔽接点，包括沿着信号走线延伸的两遮蔽走线。
另外，本发明提出一种集成电路封装装置制造方法，包括下列步骤：
提供一电路板以及一晶片；
于上述晶片设置一信号接合垫，并沿着上述晶片边缘于上述信号接合垫的两侧设置两遮蔽接合垫；
于上述电路板对应上述遮蔽接合垫的位置形成两遮蔽接点，并于上述遮蔽接点之间形成一信号接点，并形成耦接于上述信号接点的信号走线：
形成一信号打线以耦接上述信号接点以及信号接合垫；
形成两遮蔽打线以耦接上述遮蔽接点以及遮蔽接合垫，并分别沿着上述信号打线的两侧延伸；及
形成一电源回路于上述电路板，上述电源回路包括沿着上述信号走线延伸并耦接于上述遮蔽接点的两遮蔽走线。
附图说明
图1显示传统集成电路晶片部分打线的示意图；
图2显示根据本发明实施例所述的集成电路封装装置的结构示意图。
具体实施方式
参阅图2，图2显示根据本发明实施例所述的集成电路封装装置的结构示意图。如图2所示，根据本发明实施例所述的集成电路晶片的配置，包括一电路板20、一晶片22及金线23A、23B以及24A、24B。金线23A及23B用以传送晶片的操作信号，例如致能信号、时脉信号、触发信号等。而金线24A及24B作为遮蔽线，其作用容后再叙。
晶片22上具有复数接合垫26A、26B、26C、26D，分别用以输出各种信号，包括致能信号，时脉信号、电源信号、触发信号及接地信号等。上述信号分别籍由对应的金线传送至电路板20上的接点27A、27B、27C、27D。如图2所示，金线23A电性连接晶片22的接合垫26B及电路板20的接点27B，金线23B电性连接接合垫26D及电路板20的接点27D，金线24A电性连接接合垫26A及电路板20的接点27A，而金线24B电性连接接合垫26C及电路板20的接点27C。其中接点27A及27C电性连接于电源环(power ring)25B。在此以欲遮蔽保护金线23A所传送的特定高频信号，而金线23B所传送的信号为其他不需遮蔽保护的信号，根据本发明实施例，于晶片20的接合垫26B的两侧沿着晶片20的边缘设置接合垫26A及26C，并籍由金线24A及24B电性连接至电源环25B。因此，金线23A由晶片22至电路板20的路径皆位于金线24A及24B之间。接着，在电路板20的部分，由耦接于金线23A的接点27B所延伸的走线28B同样位于电性连接至电源环25B的走线28A及28C之间，直到分别经由穿孔(Via)29B、29A及29C进入电路板20的其他层(未显示)。当然，在其他层的电路板中，同样可依此原则配置。
如上所述，由于电源线或接地线的所提供的信号较为稳定且电流流量较大，因此可吸引金线23B所传送的信号所发出的电磁线，避免干扰金线23A所传送的信号。
接下来说明示根据本发明实施例所述的集成电路封装装置的制造方法。同样的，参阅图2的符号以说明各部制程所配置元件的位置。
首先，晶片22上具有信号接合垫26B及26D，另外，沿着晶片22边缘于信号接合垫26B的两侧具有两遮蔽接合垫26A及26C，在此，由于信号接合垫26D所输出的信号为不需要遮蔽保护的信号，因此不用于其两侧另行设置遮蔽接合垫。
接下来，于电路板20对应遮蔽接合垫26A及26C的位置形成两遮蔽接点27A及27C，并于遮蔽接点27A及27C之间形成信号接点27B，另外，形成耦接于信号接点27B的信号走线。当然，此时仍须形成对应于信号接合垫26D的信号接点27D，唯此时信号接点27D设置于电源环25B的外侧。
随后，形成一电源回路25B于电路板20，电源回路25B除了围绕晶片22外，尚包括沿着信号走线28B延伸并分别耦接于遮蔽接点27A及27C的遮蔽走线28A及28C。
最后，形成信号金线23A及23B以分别耦接上述信号接点26B、26D以及信号接合垫27B及27D。并形成两遮蔽金线24A及24B以分别耦接于遮蔽接点27A、27C以及遮蔽接合垫26A及26C，此时遮蔽金线24A及24B分别沿着信号金线26B的两侧延伸。此即完成了根据本发明实施例所述的集成电路封装装置的制造方法。
以下将说明根据本发明实施例所述的集成电路封装装置及其制造方法的优点及功效：
1.由于信号金线于电路板的接点设置于电源环附近，此时其邻近的金线均为传送电源的打线，因此信号金线所传送的信号并不会受到干扰。
2.传递重要信号的金线及与其耦接的线路沿路皆受到耦接于电源线的遮蔽线隔离其他走线的信号干扰，籍以确保传送信号的品质。
3.受保护的信号金线与其他信号金线以不同弧层打出，因此可增加与其他信号金线的距离。如图2所示的信号金线23B，由于其位于电路板的接点27D所设置的距离相对于受保护的信号金线23A的接点27B离晶片22较远，因此其弧层较高，而信号金线23A的接点27B离晶片22较近，因此能够以较低的弧层打出，藉此设计，即可有效增加信号金线23A与信号金线23B的距离。
4.由于信号金线于电路板的接脚离晶片较近，另外，设置于晶片的信号接合垫尽量设置于晶片边缘，因此可以有效减短金线的长度，减少传递信号受到干扰的机会。
另外，于本发明实施例，以耦接于电源环的遮蔽线路作为遮蔽用的构件，然而，实际上，遮蔽线路同样可耦接于接地环，如图2所示的标号25A，也可以达到相同的效果，此遮蔽用的电源准位可根据设计者的线路设计需要而定，不可用以限制本发明的范围。
以上所述实施例仅系为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以其限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的权利要求范围内。

Claims (10)

1.一种集成电路封装装置，其特征是：包括：
一电路板，具有一信号接点以及设置于上述信号接点两侧的两遮蔽接点；
一晶片，设置于上述电路板，上述晶片的边缘具有一信号接合垫以及设置于上述信号接合垫两侧的两遮蔽接合垫；
一信号打线，耦接于上述信号接点以及信号接合垫；
两遮蔽打线，耦接于上述遮蔽接点以及遮蔽接合垫，并分别沿着上述信号打线的两侧延伸；
一信号走线，设置于上述电路板并耦接于上述信号接点；及
一电源回路，设置于上述电路板并耦接于上述遮蔽接点，上述电源回路包括沿着上述信号走线延伸的两遮蔽走线。
2.如权利要求1所述的集成电路封装装置，其特征是：上述信号接合垫用以输出高频信号。
3.如权利要求1所述的集成电路封装装置，其特征是：上述信号打线及遮蔽打线为金线。
4.如权利要求1所述的集成电路封装装置，其特征是：上述电源回路耦接于接地电位。
5.如权利要求1所述的集成电路封装装置，其特征是：上述电源回路耦接于电源供应线。
6.一种集成电路封装装置制造方法，其特征是：包括下列步骤：
提供一电路板以及一晶片；
于上述晶片设置一信号接合垫，并沿着上述晶片边缘于上述信号接合垫的两侧设置两遮蔽接合垫；
于上述电路板对应上述遮蔽接合垫的位置形成两遮蔽接点，并于上述遮蔽接点之间形成一信号接点，并形成耦接于上述信号接点的信号走线：
形成一信号打线以耦接上述信号接点以及信号接合垫；
形成两遮蔽打线以耦接上述遮蔽接点以及遮蔽接合垫，并分别沿着上述信号打线的两侧延伸；及
形成一电源回路于上述电路板，上述电源回路包括沿着上述信号走线延伸并耦接于上述遮蔽接点的两遮蔽走线。
7.如权利要求6所述的集成电路封装装置制造方法，其特征是：上述信号接合垫用以输出高频信号。
8.如权利要求6所述的集成电路封装装置制造方法，其特征是：上述信号打线及遮蔽打线为金线。
9.如权利要求6所述的集成电路封装装置制造方法，其特征是：上述电源回路耦接于接地电位。
10.如权利要求6所述的集成电路封装装置制造方法，其特征是：上述电源回路耦接于电源供应线。
CN 01144713 2001-12-21 2001-12-21 集成电路封装装置及其制造方法 Expired - Fee Related CN1290185C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01144713 CN1290185C (zh) 2001-12-21 2001-12-21 集成电路封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01144713 CN1290185C (zh) 2001-12-21 2001-12-21 集成电路封装装置及其制造方法

Publications (2)

Publication Number Publication Date
CN1427474A true CN1427474A (zh) 2003-07-02
CN1290185C CN1290185C (zh) 2006-12-13

Family

ID=4677791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01144713 Expired - Fee Related CN1290185C (zh) 2001-12-21 2001-12-21 集成电路封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN1290185C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105048133A (zh) * 2015-05-04 2015-11-11 易家居联网科技有限公司 多端口电源传输装置
CN106033755A (zh) * 2015-03-17 2016-10-19 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽的半导体器件和基板带
CN107123636A (zh) * 2016-02-25 2017-09-01 瑞昱半导体股份有限公司 集成电路装置
US10263762B2 (en) 2017-02-21 2019-04-16 M31 Technology Corporation Physical layer circuitry for multi-wire interface
US10333505B2 (en) 2017-02-21 2019-06-25 M31 Technology Corporation Repetitive IO structure in a PHY for supporting C-PHY compatible standard and/or D-PHY compatible standard

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033755A (zh) * 2015-03-17 2016-10-19 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽的半导体器件和基板带
CN105048133A (zh) * 2015-05-04 2015-11-11 易家居联网科技有限公司 多端口电源传输装置
CN105048133B (zh) * 2015-05-04 2017-10-03 易家居联网科技有限公司 多端口电源传输装置
US9907188B2 (en) 2015-05-04 2018-02-27 Elifeconnection Co., Ltd. Multiport power transmission apparatus
CN107123636A (zh) * 2016-02-25 2017-09-01 瑞昱半导体股份有限公司 集成电路装置
US10263762B2 (en) 2017-02-21 2019-04-16 M31 Technology Corporation Physical layer circuitry for multi-wire interface
US10333505B2 (en) 2017-02-21 2019-06-25 M31 Technology Corporation Repetitive IO structure in a PHY for supporting C-PHY compatible standard and/or D-PHY compatible standard
US10574431B2 (en) 2017-02-21 2020-02-25 M31 Technology Corporation Physical layer circuitry for multi-wire interface

Also Published As

Publication number Publication date
CN1290185C (zh) 2006-12-13

Similar Documents

Publication Publication Date Title
US12027465B2 (en) Impedance controlled electrical interconnection employing meta-materials
US5317107A (en) Shielded stripline configuration semiconductor device and method for making the same
EP1652234B1 (en) Ground arch for wirebonded ball grid arrays
KR0156334B1 (ko) 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
US6879039B2 (en) Ball grid array package substrates and method of making the same
US9955581B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
US8294249B2 (en) Lead frame package
US20120313219A1 (en) Chip package structure and method of making the same
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
US20020000652A1 (en) Board on chip ball grid array
CN104064553A (zh) 半导体装置、半导体装置的制造方法
CN103247591B (zh) 半导体器件和包括半导体器件的通信系统
US6608390B2 (en) Wirebonded semiconductor package structure and method of manufacture
CN101312176A (zh) 半导体器件、引线框以及半导体器件的安装结构
CN1290185C (zh) 集成电路封装装置及其制造方法
US8446735B2 (en) Semiconductor package
CN1723558A (zh) 高密度封装的互连线焊带线及其方法
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
CN100483661C (zh) 防止芯片被干扰的封装方法及其封装结构
CN221352764U (zh) 一种预包封框架布线结构
CN204315564U (zh) 引线框架和半导体封装体
KR20090039407A (ko) 반도체 패키지 및 그 제조방법
KR100331076B1 (ko) 반도체패키지의 가요성회로기판 구조_
JP2990120B2 (ja) 半導体装置
CN2777756Y (zh) 增加散热效果的导线架及其封装件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TAIJI HOLDING CO., LTD.

Free format text: FORMER OWNER: XITONG SCIENCE AND TECHNOLOGY CO LTD

Effective date: 20091113

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20091113

Address after: Delaware

Patentee after: Silicon Integrated Systems Corporation

Address before: Hsinchu Science Park, Taiwan

Patentee before: Xitong Science & Technology Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20131221