CN1419750A - 瑞克接收机 - Google Patents

Abstract

一种适于接收例如直接序列CDMA信号的瑞克接收机，其中在相关之前内插用于对每个瑞克支路(RF1、RF2、RFN)中接收到的信号进行相关的导频信号。

Description

瑞克接收机

技术领域：

本发明涉及一种专用但不仅仅应用为适于IS95和第三代(3GPP)电话中使用的直接序列CDMA(码分多址)接收机的瑞克接收机。

背景技术：

瑞克接收机可以在1958年的IRE学报第555到570页由R.Price和P.E.Green所作的题为“用于多路径信道的通信技术”的论文中找到。简而言之，瑞克接收机结构提供一种对于在多径传播状态情况下的码元间干扰效应的有效抗干扰性能，上述干扰导致在天线处相同信号在不同时间间隔被重复接收。接收到的信号将经下变频并将经下变频的信号加到多个常常被称作瑞克支路的信号路径，且每个瑞克支路具有不同的时间延迟。每个信号路径上包括一个用于产生接收信号的波形的相关器。上述波形在一个码元期间被组合和合成。

在瑞克接收机的早期模型中用具有多个分接头的延迟线来提供延时，连续的接头通过基本上相同的时间延迟来分离。仅仅少数的信号路径向接收码元提供能量，仅仅这些路径的相对延迟随时间慢慢变化。

已公开更现代的瑞克接收机模式具有较少的分接头但每个具有可变的延迟。每个分接头的最佳延迟通过一个延迟锁定环来维持。典型的延迟锁定环路在1963年的关于空间电子学和遥测技术的IEEE学报9(1963)第1到8页的由J.J.Spilker.Jr所作题为“对二进制信号的延迟锁定跟踪”的论文中公开。在用于直接序列CDMA接收机的延迟锁定环的实施中，发送信号包括一个导频码，在瑞克接收机使用本地产生的导频码型对每个信号路径中的经下变频的信号进行相关。该相关提一个码片的部分和滞后一个码片的部分。并且，延迟锁定环的延迟被校准到更合适相关的方向上被调整。这一技术为时间跟踪提供了提前一滞后门。该在提前和滞后信号之间半途的最佳延迟被乘以延迟的锁定环的输出并与其它信号路径(或者瑞克支路)上的输出合并以优化解码想要的信号。

现代瑞克接收机以数字形式实现，接收机/ADC的输出信号因此是电平离散和时间离散的。已经发现在3GPP的情况下，为了从给定的信号路径上获得最大的能量，在该路径上的时间延迟应当可控制为一个码片的一部分，一般为1/4码片，因此ADC的采样速率有必要至少为码片速率的四倍，信号带宽一般为半个码片速率。为了防止临近信道信号干扰延迟锁定环的操作，来自接收机/ADC的信号按照比其采样速率所需速率的四倍多的规则进行滤波。由于在模数转换之前模拟滤波将需要更大量的集成时间常数，和/或者过抽样的ADC的数字滤波将需要大量的分接头，这一强滤波是对例如分量计算和当前消耗的资源浪费。

发明的公开

本发明的目的是以有效成本方式降低临近信道的干扰。

根据本发明，提供一种瑞克接收机，它包括一个无线信号接收级、一个连到接收级的模数转换器(ADC)，ADC的输出连到多个信号路径中每个信号路径的输入上，每个信号路径包括信号处理装置、用于合并来自信号路径上输出的合并装置，和用于恢复来自合并输出的码元的装置，该接收机进一步包括用于产生经过滤的导频码的码产生装置，且每个信号路径上的信号处理装置包括一个用于将那条路径上信号以需要的量进行延迟的可变延迟装置，和用于以经滤波的导频码相关延迟信号的装置。

本发明建立在仅仅由于采用导频码发生带外信号的干扰的认识的基础上，因为导频码包括具有在信号带宽外出现的谐波的+1和-1值序列。通过内插以±1值起始的导频码信号实现滤波导频码信号，给其一个多比特表现形式，这比滤波在比通过码片速率校准更高阶数的滤波器中接收到的信号更容易。

在本发明的一个实施例中，信号处理装置包括信号获取装置，该装置与码生成装置的输出和可变延迟装置相连，该可变延迟装置用于获取信号路径的提前-滞后定时误差信号，该定时误差信号被提供给用于校准可变延迟装置的可变时间延迟和用于导出在相应信号路径中接收到信号的强度指示的装置，和用于用其强度指示的复数共轭乘以来自可变延迟装置的延迟信号并将其结果提供给合并装置的装置。

在本发明又一实施例中，码产生装置包括固定延迟装置并且信号获取装置包括第一、第二和第三相关器，每个第一、第二和第三相关器具有第一和第二输入，第一相关器的第一输入被连接到可变延迟装置的输出，第一和第二差分延迟装置具有连接可变延迟装置的输出的输入和分别与第二和第三相关器的第一输入的输出相连接的输出，第一差分延迟装置将可变延迟装置的输出延迟半个码片周期，第二微分延迟装置将可变延迟装置的输出延迟一个码片周期，第一、二和第三相关器的第二输入与码产生装置的输出相连，差分电路具有分别与第一和第三相关器的输出相连接的输入和用于提前-滞后定时误差信号的输出，第二相关器具有用于在信号路径上接收到信号的强度指示的输出。

附图描述

参照附图，现在将以实施例形式描述本发明，其中：

图1是具有对数字化的接收信号进行高次滤波的瑞克接收机的示意框图；

图2是根据本发明制作的瑞克接收机第一实施例的示意框图；

图3是适用于图2中所示接收机的信号路径(或者瑞克支路)的

实施例的示意框图；

图4是适用于图2中所示接收机的信号路径(或者瑞克支路)的另一实施例的示意框图；

图5是适用于图2中所示变型的信号路径(或者瑞克支路)的另一实施例的示意框图；

在附图中，同一参考标记用于指示对应的特征。

实施本发明的模型

图1中所示瑞克接收机包括一个天线10，连接到一个提供正交相关输出I、Q的正交下变频级12。这些输出在模拟-数字转换器(ADC)14中数字化。数字化的I和Q信号被提供给应付接收信号的动态范围所必要的高次数字滤波器16。数字滤波器16的输出被提供给将信号分离成多个被称作瑞克支路RF1、RF2、RFN的并行N列信号路径的信号分离器18。每个N信号路径与其它信号路径相同，为了描述方便将详细描述信号路径RF1。对RF1、RF2、RFN进行逻辑控制以便不出现两个支路在同一信号路径上的情况，并且一旦给定信号路径衰落，则逻辑控制重新分配支路，，另一个信号路径形成。

信号分离器18的信号被提供给可变延迟单元20。可变延迟单元20的延迟被校准以优化在信号路径RF1中处理的信号。可变延迟单元20提供三个信号输出，即，提前、准时和滞后，它们分别与三相关器CR1、CR2和CR3的第一输入22、24、26相连。

码生成装置300包括一个连接到固定延迟级32的导频码源30，该固定延迟级提供输出36并且与相关器CR1、CR2和CR3第二输入23、25和27相连接。

三个相关器CR1、CR2和CR3中每一个包括用于将第一和第二输入上的信号相乘的乘法器40，和用于判定来自乘法器40的信号幅度a、相位Φ的级42。来自相关器CR1、CR3的提早和滞后输出被提供给差分级44，用于瑞克支路RF1的提前-滞后定时误差根据微分级44被确定并被提供给级46，级46判定可变延迟单元20的延迟是否应被更新，如果这样它在线47上发送一个信号。定时误差通常被与门限相比较，如果它超过门限则延迟被校准，否则让它呈原样不管。可变延迟单元20的组合和线47上反馈信号的产生构成延迟锁定环路。

相关器CR2的按时输出被提供给也从延迟单元20接收信号的乘法器48。该信号在延迟级50中延迟一定量，以补偿在相关器CR2中的信号处理。在乘法器48中，来自延迟级50的信号被乘以从相关器CR2中获得的相关的复数共轭，以提供信号的最佳模型。在加法级52中该最佳信号与来自其它瑞克支路RF2、RFN的最佳信号最大合并，该合并信号被提供给去扩频级54。该获得的信号被提供给其中码元得到恢复的集成和转存级56。

在使用用于3GPP电话的如图1电路情况下，为了从给定路径获得最大能量，支路延迟应当可控为一个码片的一部分，一般为1/4码片，这样ADC14的采样速率不得不至少是码片速率的4倍，来提供对每个码片采样4次。信号带宽在半个码片速率的量级。为了防止临近信道干扰瑞克支路RF1、FR2、RFN的操作，发自ADC14的信号必须在滤波器16中被以比其采样速率所需强四倍多滤波。高次数滤波器的使用浪费资源。这一高次滤波器需要的较大的积分时间常数，以用于在ADC16中模数转换之前来进行模拟滤波，和/或该滤波器需要较大数目的分接头以用于对过采样的ADC进行数字滤波。除了这一滤波器需要相对大面积的集成电路外，它还需要消耗相对大的功率，这一相对大功率将负面影响电话的讲话时间/待机时间。

图2图示了根据本发明制造的瑞克接收机实施例。与图1相比，所示瑞克接收机包括在导频码被应用于固定延迟级32之前从导频码源30中内插导频码的数字滤波器60。为了除去ADC14的输出中出现的谐波，可选地，滤波器62可连接于累加级52的输出与去扩频级54的输入之间。作为选择可以在去扩展级54中隐含进行滤波。由于扩展码具有很少的谐波量，去扩频信号的滤波可以不太严格。虽然在接收机12和ADC14中可以实施某些模拟滤波，高次数滤波器16(图1)被省去。可变延迟单元20的输出被提供给相关器CR1、CR2、CRN的第一输入22、24、26。固定延迟级32具有分别被提供给相关器CR1、CR2和CR3的第二输入的提前、按时、滞后输出34、36、38。为简洁起见，不再对图2中与图1相类似之处进行详细描述。

操作中，ADC14以4倍的码片速率对I和Q信号进行过抽样，且为了避免混淆，相关器CR1、CR2和CR3以4倍的码片速率进行操作。可变延迟单元20的输出处于码片速率，而相关器CR2的输出给出按时导频信号的幅度值a和相位值Φ。更具体，相关器CR2的级42将提供给信号进行积分和转储，并选择将输出内插以便提供比码片速率低的信号和可能比码元速率慢的信号。

图2同样基于这样的认识，即仅仅因为由导频码源30产生的导频码为+1和-1值的序列，且在信号带宽外具有谐波，出现带外信号干扰。通过在数字滤波器装置60中内插导频码，该导频码呈多比特形式和带外谐波被去掉。由于导频码开始于±1值序列，与在高次滤波器例如滤波器16(图1)对接收到的信号滤波相比，进行内插更容易且使用的资源更少。在对接收到的信号进行滤波的程度与对导频码进行滤波的程度之间存在一个权衡。在这一权衡中要考虑的因素包括，与内插导频码的增加程度相对照的信号路径上滤波器的复杂度，上述复杂度引起导致在相关器CR1、CR2、CR3中进行复杂乘法的大量比特。作为一个引导，信号路径的滤波程度被校准以便防止出现混淆，通过内插导频码而获得滤波需求平衡。

由于来自数字滤波器60的内插导频码不再为±1，在相关器CR1、CR2、CR3中的乘法变成以抽样速率进行的实际乘法，而不是加法或者减法。由于内插导频值的数目很小时，存在能够减少信号处理的一种简化设计。

相关器CR1、CR2、CR3的级42包括提供隐含信号滤波的合成和转存(dump)级。

图3说明了图2所示瑞克支路RF1的变型。该变型涉及判定提供给可变延迟单元20的提前-滞后信号的方法。固定延迟级32的提早输出和滞后输出34、38分别被提供给微分级70的输入72、74。级70的输出76和来自可变延迟单元20的延迟的接收信号被提供给相关器CR4，该相关器包括乘法器40和相位Φ、幅度a判断级42。级42的输出被连接到级46。

图4图示了如图2所示的另一瑞克支路RF1的变型。在该实施例中，固定延迟级32的提早和滞后输出34，38被提供给其对应的相关器CR1、CR3，且它们输出的差由微分装置44产生并被级46使用，以产生用于延迟单元20的延迟校准信号。该按时相关通过在累加级80中将提早相关和滞后相关累加导出，其输出形成按时相关的复数共轭。在乘法器48中该延迟接收信号被乘以该复数共轭。

图5说明了如图2所示的瑞克支路RF1的另一变型。在这一实施例中，固定延迟级32的单个输出36被分别提供给相关器CR1、CR2、CR3的乘法器40的输入23、25、27。可变延迟单元20的输出被提供给时间延迟级82和84，时间延迟级的输出被分别连接到相关器CR2和CR3的乘法器40的输入24和26。延迟级82以2个抽样(或者半个码片周期)延迟延迟单元20的输出，且延迟级84以4个抽样(或者一个码片周期)延迟延迟单元20的输出。通常，延迟单元20的输出被直接连接到相关器CR1中乘法器40的输入，以便不存在信号延迟。作为选择，如果需要可以在损坏线路中提供所示的延迟级80，但由延迟级82、84引入的相对时间延迟周期被保持。在操作中，该相关器CR1提供提前指示，相关器CR2提供按时指示，相关器CR3提供滞后指示。随后的信号处理与参照图2的描述相同。

工业应用

无线电接收装置

Claims (9)

1.一种瑞克接收机，它包括一个无线信号接收级、一个连到接收级的模数转换器(ADC)，ADC的输出连到多个信号路径中每个信号路径的输入上，每个信号路径包括信号处理装置、用于合并来自信号路径上输出的合并装置，和用于恢复来自合并输出的符号的装置，该接收机进一步包括用于产生经滤波的导频码的码产生装置，且每个信号路径上的信号处理装置包括一个用于将那条路径上信号以需要的量进行延迟的可变延迟装置，和用于以经滤波的导频码相关延迟信号的装置。

2.根据权利要求1中的瑞克接收机，其中信号处理装置包括信号衍生装置，该装置与码生成装置的输出和可变延迟装置相连，用于导出信号路径的提前-滞后定时误差信号，该定时误差信号被供给用于校准可变延迟装置的可变时间延迟的装置和用于导出在相应信号路径中接收到信号的强度指示的装置，和用于用其强度指示的复数共轭乘与来自可变延迟装置的延迟信号并将其结果提供给合并装置的装置。

3.根据权利要求2中的瑞克接收机，其特征在于码产生装置包括经滤波导频码的提前，按时和滞后输出，并且信号获取装置包括第一、第二和第三相关器，每个第一、第二和第三相关器具有第一和第二输入，第一输入被连接到可变延迟装置的输出，第二输入分别被连接到码产生装置的提前，准时和滞后输出，差分电路具有分别连接到第一和第三相关器的输出以及提前-滞后误差信号的输出的输入，第二相关器具有用于在信号路径上接收到信号的强度指示的输出。

4.根据权利要求2中的瑞克接收机，其特征在于，码产生装置包括提早、按时和滞后的滤波导频码输出，和信号获取装置包括具有分别与码产生装置的提早和滞后输出相连的输入的差分装置，每个第一和第二相关器具有第一和第二输入，第一输入被连接到可变延迟装置的输出，和第二输入分别被连接到码产生装置的按时输出和差分装置的输出，第一相关器具有用于指示在信号路径上接收信号强度的输出，第二相关器具有用于提早-滞后误差信号的输出。

5.一种根据权利要求2的瑞克接收机，其特征在于，码产生装置包括经滤波的导频码的提前和滞后输出，信号获取装置包括第一和第二相关器，每个第一和第二相关器具有第一和第二输入，该第一输入被连接到可变延迟装置的输出和第二输入分别被连接到码产生装置的提早和滞后输出，差分装置具有分别连接到第一和第二相关器输出的输入和用于提早-滞后定时误差信号的输出，合并装置具有分别连接到第一和第二相关器的输出的输入和用于指示信号路径上接收信号强度的输出。

6.根据权利要求2中的瑞克接收机，其中码生在装置包括固定延迟装置，且信号获取装置包括第一、第二和第三相关器，每个第一、第二和第三相关器具有第一、第二输入，第一相关器的第一输入被连接到可变延迟装置的输出，第一和第二差分延迟装置具有连接到可变延迟装置的输出的输入，以及分别连接到第二和第三相关器的第一输入的输出，第一差分延迟装置将可变延迟装置的输出延迟半个码片周期，和第二差分延迟装置将可变延迟装置的输出延迟一个码片周期，第一、第二和第三相关器的第二输入被连接到码产生装置的输出，差分装置具有分别连接到第一和第三相关器的输出的输入和用于提前-滞后定时误差信号的输出，第二相关器具有用于指示在信号路径上接收信号强度的输出。

7.根据权利要求3或者6的瑞克接收机，其特征在于，第一、第二和第三相关器中的每个包括一个积分和转存级。

8.根据权利要求4或者5的瑞克接收机，其特征在于，第一、第二相关器中每个相关器包括一个积分和转存级。

9.根据权利要求1到8中任一瑞克接收机，其特征在于，来自合并装置的信号路径中的滤波装置。

Images