CN1417854A - 阵列式焊垫的晶片封装结构 - Google Patents

阵列式焊垫的晶片封装结构 Download PDF

Info

Publication number
CN1417854A
CN1417854A CN01137919A CN01137919A CN1417854A CN 1417854 A CN1417854 A CN 1417854A CN 01137919 A CN01137919 A CN 01137919A CN 01137919 A CN01137919 A CN 01137919A CN 1417854 A CN1417854 A CN 1417854A
Authority
CN
China
Prior art keywords
weld pad
pad
row
wafer
weld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01137919A
Other languages
English (en)
Other versions
CN1195323C (zh
Inventor
张逸凤
黄宏政
郑文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CNB011379197A priority Critical patent/CN1195323C/zh
Publication of CN1417854A publication Critical patent/CN1417854A/zh
Application granted granted Critical
Publication of CN1195323C publication Critical patent/CN1195323C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开一种阵列式焊垫的晶片封装结构。该阵列式焊垫晶片包括多个位于该晶片的上表面周边的焊垫，其特征在于焊垫排列成至少四排，包括一最内排焊垫、一次内排焊垫、一次外排焊垫和一最外排焊垫，其中最内排焊垫和次内排焊垫只包括信号垫，且最外排焊垫和次外排焊垫只包括电源垫和接地垫。

Description

阵列式焊垫的晶片封装结构
                         技术领域
本发明系有关于一种晶片封装结构，且特别有关于一种具有至少四排的阵列式焊垫的丝焊式(wire-bonding)晶片封装结构，例如球格式阵列(Bull GridArray，BGA)结构或倒装式式晶片(Flip Chip)结构。
                         背景技术
随着半导体科技的发展，半导体晶片的执行速度以及其设计复杂度日益提高。因此，半导体的封装(packaging)也不断创新，以期提高封装效率。
就丝焊式的封装结构而言，晶片上的焊垫(bonding pad)配置是一个重要的环节，因为在封装结构，例如球格式阵列(BGA)结构中，基板上的导电线路可以利用微成像工艺而使间隙变得极小，但是焊垫间距(bonding pad pitch)由于受丝焊作业的间隔原则与设计原则的限制，无法设计成与导电线路相配合的大小。因此，IC焊垫配置设计是决定焊垫封装效率的重要因素之一。
一般而言，晶片的结构与功能决定其与外部电路元件的连接(简称输入/输出连接或I/O连接)数目与方式。更具体地说，功能越多越强的晶片，其I/O连接一般也越多。因此，IC焊垫配置设计必须考虑其功能来决定。
目前常见的公知IC焊垫配置设计包括有单排(single in-1ine)焊垫设计，以及交错式(staggered)焊垫设计。由于晶片的功能日益增加，晶片表面的最大可容许焊垫数也必须增加，单排焊垫设计无法满足这一需求；而交错式焊垫设计可增加相同面积的晶片表面的最大可容许焊垫数，因此可设置较多的焊垫数目，且加速晶片电路速度，故广为采用。有关交错式焊垫的晶片封装结构的设计可参见图1与图2。
图1与图2公开一公知交错式焊垫的晶片封装结构100。该封装结构100包括一基板120，基板120的上表面设置有一交错式焊垫晶片110、一接地环(ground ring)130、一电源环(power ring)140和多个导电线路(conductivetrace)160。晶片110表面设置有多个焊垫112，如图2所示，配置成交错的两排。焊垫112包括用于接地的接地垫、用于提供电源的电源垫、以及用于输入/输出信号的信号垫(或称输入/输出垫，I/O垫)。另外，焊垫112分别由焊线112a、112b、112c与112d连接至接地环130、电源环140以及导电线路160。最后，由一封胶体(package body)150包覆晶片110、焊线112a、112b、112c与112d、以及基板120上表面，而完成封装。
如图2所示，焊线112a系将外侧的焊垫112作为接地垫而连接至接地环130；焊线112b将外侧的焊垫112作为电源垫而连接至电源环140；焊线112c将外侧的焊垫112作为信号垫连接至导电线路160；而焊线112d系将内侧的焊垫112作为信号垫连接至导电线路160。在该公知例中，焊垫112中的信号垫数目较多，因此将连接至较接近晶片110的接地环130与电源环140的接地垫与电源垫配置于外侧，且焊线分层(tier)配置，以避免发生短路。如图1所示，焊线112a与112b的线弧高度(loop height)系较焊线112c低，而焊线112c的线弧高度较焊线112d低。
然而，上述交错式焊垫配置方法的晶片表面的最大可容许焊垫数仍然有限。若欲增加焊垫数目，则必须增加晶片面积，如此会使晶片变大，成本提高，且影响优良率。因此，公知技术已提出一种三排阵列式焊垫的晶片封装结构，其设计可参见图3与图4说明之。
图3和图4表示公知的三排阵列式焊垫的晶片封装结构200，与交错式阵列式焊垫封装结构类似，该封装结构200包括一基板220，基板220的上表面设置有一三排阵列式焊垫晶片210、一接地环230、一电源环240以及多个导电线路260。如图4所示，晶片210表面设置有配置成交错排列成三排的焊垫212，其中，外排焊垫212只包含电源垫以及接地垫，而中排和内排焊垫212作为信号垫。如图3所示，外排焊垫212由低层焊线212a连接至接地环230或电源环240；而中排与内排的焊垫212分别由中层与高层的焊线212b与212c连接至导电线路260。最后，由一封胶体260包覆晶片210、焊线212a、212b与212c、以及基板220上表面，而完成封装。
虽然上述公知三排阵列式焊垫的晶片封装结构的配置可使相同晶片面积的最大可容许焊垫数增加，然而，由于只有外排焊垫包含电源垫以及接地垫，因此电源垫以及接地垫的数目仍然受到限制，所增加的最大可容许焊垫数有限；换言之，相同焊垫数的晶片面积可减小的范围也受到限制。且由于公知三排阵列焊垫的晶片封装结构的配置中，连接电源垫或接地垫的焊线之间距离接近，而数量并未增加，所造成的电感效应会产生干扰，因而影响信号品质。
                         发明内容
因此，本发明的一目的在于提出一种晶片封装结构，该封装结构可使得相同晶片面积的最大可容许焊垫数更为增加；换言之，本发明于相同焊垫数时，可使晶片面积更为减小，因而降低成本，且容易控制晶片封装的优良率。
本发明的另一目的在于提出一种晶片，其焊垫配置的设计可使得焊线所造成的电感效应降低，因而使干扰减少，有效控制信号品质。
本发明的第一方式公开一种封装结构，包括：一基板，具有一基板上表面，该基板上表面设置有一接地环、一电源环和多个导电线路；以及一晶片，该晶片设置于基板上表面，晶片的周边具有多个焊垫，排列成至少四排，包括一最内排焊垫、一次内排焊垫、一次外排焊垫以及一最外排焊垫，其中最内排焊垫和次内排焊垫只包括信号垫，且最外排焊垫和次外排焊垫只包括电源垫和接地垫。
上述第一实施方式的封装结构可为一倒装式晶片结构(Flip ChipStructure)。
又，上述第一形态的封装结构还可包括：一第一组焊线，它分别电连接该晶片的最外排焊垫中的电源垫至基板的电源环，以及电连接最外排焊垫中的接地垫至基板的接地环，其中第一组焊线具有大体相同的线弧高度；一第二组焊线，它分别电连接该晶片的次外排焊垫中的电源垫至基板的该电源环，以及电连接次外排焊垫中的接地垫至基板的接地环，其中第二组焊线具有大体相同的线弧高度；一第三组焊线，它分别电连接该晶片的次内排焊垫至基板上相对应的导电线路，其中第三组焊线具有大体相同的线弧高度；一第四组焊线，它分别电连接该晶片的最内排焊垫至基板上相对应的导电线路，其中第四组焊线具有大体相同的线弧高度；以及一封胶体，它包覆晶片、第一组、第二组、第三组和第四组焊线、以及基板上表面。如此设置的封装结构可为一球格阵列(BGA)封装结构。
上述的封装结构中，最内排焊垫与次内排焊垫可相对于晶片的一侧边交错排列；次外排焊垫是可相对于晶片的侧边垂直对齐最内排焊垫；且最外排焊垫是可相对于晶片的侧边垂直对齐次内排焊垫。
又，上述的封装结构中，焊垫可构成多个焊垫组，其中每一焊垫组包括：一个最内排焊垫、一个次内排焊垫、垂直对齐于最内排焊垫的一个次外排焊垫、以及垂直对齐于次内排焊垫的一个最外排焊垫。另外，每一焊垫组的宽度可等于两个焊垫间距(bonding pad pitch)的宽度。
本发明的第二实施方式公开一种阵列式焊垫晶片，它包括多个焊垫位于该晶片的上表面周边，其特征在于：焊垫是排列成至少四排，包括：一最内排焊垫、一次内排焊垫、一次外排焊垫以及一最外排焊垫，其中最内排焊垫和次内排焊垫只包括信号垫，且最外排焊垫以及次外排焊垫只包括电源垫和接地垫。
上述第二实施方式的阵列式焊垫晶片中，最内排焊垫与次内排焊垫可相对于晶片的一侧边交错排列；次外排焊垫是可相对于晶片的侧边垂直对齐最内排焊垫；且最外排焊垫是可相对于晶片的侧边垂直对齐次内排焊垫。
又，上述第二实施方式的阵列式焊垫晶片中，焊垫可构成多个焊垫组，其中每一焊垫组包括：一个最内排焊垫、一个次内排焊垫、垂直对齐于最内排焊垫的一个次外排焊垫、以及垂直对齐于次内排焊垫的一个最外排焊垫。另外，每一焊垫组的宽度还可等于两个焊垫间距(bonding pad pitch)的宽度。
上述阵列式焊垫晶片可适用于一倒装式晶片结构、或可适用于一球格阵列结构。
通过本发明的阵列式焊垫的晶片封装结构，可具有使相同晶片面积的最大可容许焊垫数增加的优点；换言之，使用本发明的阵列式焊垫的晶片封装结构，在晶片上具有与公知晶片相同的焊垫数时，可使晶片面积更为减小，因而降低晶片封装成本，且容易控制晶片封装优良率。
另外，透过本发明的阵列式焊垫的晶片封装结构，由于电源垫以及接地垫设计成配置于最外排以及次外排焊垫，比公知的三排阵列式焊垫的晶片封装结构的配置可增加电源垫以及接地垫的配置，故可使得连接电源垫或接地垫的焊线增加，而使得所造成的电感效应降低，减少干扰。因此，本发明可有效控制晶片传输的信号品质。
                         附图说明：
图1是表示公知交错式焊垫的晶片封装结构的局部剖面图。
图2是表示图1的习知交错式焊垫的晶片封装结构去除封胶体150后的局部上视图。
图3是表示公知三排阵列焊垫的晶片封装结构的局部剖面图。
图4是表示图3的公知三排阵列焊垫的晶片封装结构去除封胶体250后的局部上视图。
图5是表示本发明一实施例的阵列式焊垫晶片的上视图。
图6是表示图5中焊垫排列的示意图。
图7是表示本发明一实施例中阵列式焊垫晶片封装结构的局部剖面图。
图8是表示图7的实施例中阵列式焊垫晶片封装结构去除封胶体50后的局
符号说明：
1～封装结构；
10～阵列式焊垫晶片；
12、120、220～基板；
20、122、222～焊垫；
21～最外排焊垫；
22～次外排焊垫；
23～次内排焊垫；
24～最内排焊垫；
21a～第一组焊线；
22a～第二组焊线；
23a～第三组焊线；
24a～第四组焊线；
25～焊垫组；
30、130、230～接地环；
40、140、240～电源环；
50、150、250～封胶体；
60、160、260～导电线路；
P～焊垫间距；
100～交错式焊垫的晶片封装结构；
110～交错式焊垫晶片；
122a、122b、122c、122d、222a、222b、222c～焊线；
200～三排阵列焊垫的晶片封装结构；
210～三排阵列焊垫晶片。
                         具体实施方式
为使本发明的上述及其他目的、特征和优点能更明显易懂，下面特举数个较佳实施例，并参考附图详细说明。
参见图5，说明本发明一实施例的阵列式焊垫晶片10。该实施例中，晶片10上配置有多个焊垫20，位于晶片10的上表面周边。本发明的特征在于焊垫20排列成至少四排以上，例如本实施例中为四排，由内而外分别为一最内排焊垫24、一次内排焊垫23、一次外排焊垫22和一最外排焊垫21。另外，最内排焊垫24和次内排焊垫23是只作为信号垫，且最外排焊垫21和次外排焊垫22只作为电源垫和接地垫。
为更具体地描述本发明的焊垫排列，参考图6，说明有关图5中焊垫20排列的特征。
图6中，焊垫20排列的方式是如下所述。最内排焊垫24与次内排焊垫23(即信号垫)类似于公知交错式焊垫配置的方法，相对于晶片10的一侧边(参考图5)交错排列；而次外排焊垫22是相对于晶片10的侧边垂直对齐最内排焊垫24，且最外排焊垫21是相对于晶片10的侧边垂直对齐次内排焊垫23。换言之，次外排焊垫22与最外排焊垫21(即接地垫与电源垫)也相对于晶片10的侧边交错排列。又，在焊垫20与焊垫20之间间隔有焊垫间距(bondingpad pitch)P，而由每一排焊垫20各取一个，即一个最内排焊垫24、一个次内排焊垫23、垂直对齐于最内排焊垫24的一个次外排焊垫22、和垂直对齐于次内排焊垫23的一个最外排焊垫21构成一组焊垫组25。如此，每一焊垫组25的宽度即如图6所示相等于两个焊垫间距P的宽度2P。通过如此的配置，即可设计出本发明的阵列式焊垫晶片10。
再参见图7与图8，说明本发明一实施例的阵列式焊垫晶片封装结构1。
如图7与图8所示，阵列式焊垫晶片封装结构1包括一基板12，基板12的上表面设置有一接地环30、一电源环40、多个导电线路60、和如前所述的阵列式焊垫晶片10。晶片10表面设置有如前述配置的焊垫20，由晶片10内向外同样分别为最内排焊垫24、次内排焊垫23、次外排焊垫22以及最外排焊垫21。
如图7所示，最外排焊垫21由线弧高度位于最低层的第一组焊线21a连接至接地环30；次外排焊垫22由线弧高度位于第一组焊线21a上方的第二组焊线22a连接至电源环40；而次内排焊垫23和最内排焊垫24作为信号垫，分别由线弧高度位于第二组焊线22a上方的第三组焊线23a，和最上方的第四组焊线22a连接至导电线路60。最后，由一封胶体50包覆晶片10、焊线21a、22a、23a与24a、和基板12上表面，而完成封装。上述的第一组焊线21a、第二组焊线22a、第三组焊线23a和第四组焊线24a分别具有大体相同的高度，以分别错开而避免短路。
在此必须特别说明，本实施例中，最外排焊垫21仅作为接地垫，全部由线弧高度位于最低层的第一组焊线21a连接至接地环30，而次外排焊垫22是仅作为电源垫，由线弧高度位于第一组焊线21a上方的第二组焊线22a连接至电源环240；然而，本发明并非限定于如此的配置，换言之，只要各组焊线可分别错开而避免短路，最外排焊垫21和次外排焊垫22皆可用以作为电源垫或接地垫，或是仅以最外排焊垫21作为电源垫，而次外排焊垫22仅作为接地垫等的配置，皆可使用于本发明。
本发明的阵列式焊垫晶片及其封装结构可使用于一倒装式晶片结构或一球格式阵列结构，以及其他类似的封装结构。另外，本发明并不限定于上述实施例的四排焊垫；在符合晶片设计需求的情况下，可在四排焊垫之外另增加额外的排数，以达到晶片的需求。
虽然本发明已以数个较佳实施例公开如上，然而其并非用以限定本发明，任何本技术领域的普通技术人员，在不脱离本发明的精神和范围内，仍可作些许的改变和改型，因此本发明的保护范围应当以权利要求书所界定的为准。

Claims (16)

1.一种封装结构，包括：
一基板，该基板具有一基板上表面，该基板上表面设置有一接地环、一电源环和多个导电线路；以及
一晶片，该晶片设置于该基板上表面，该晶片的周边具有多个焊垫，所述焊垫是排列成至少四排，包括：一最内排焊垫、一次内排焊垫、一次外排焊垫和一最外排焊垫，其中所述最内排焊垫和所述次内排焊垫只包括信号垫，且所述最外排焊垫和所述次外排焊垫只包括电源垫和接地垫。
2.如权利要求1所述的封装结构，还包括：
一第一组焊线，它分别电连接该晶片的所述最外排焊垫中的电源垫至该基板的该电源环，以及电连接所述最外排焊垫中的接地垫至该基板的该接地环，其中所述第一组焊线具有大体相同的线弧高度；
一第二组焊线，它分别电连接该晶片的所述次外排焊垫中的电源垫至该基板的该电源环，以及电连接所述次外排焊垫中的接地垫至该基板的该接地环，其中所述第二组焊线具有大体相同的线弧高度；
一第三组焊线，它分别电连接该晶片的所述次内排焊垫至该基板上相对应的该导电线路，其中所述第三组焊线具有大体相同的线弧高度；
一第四组焊线，它分别电连接该晶片的所述最内排焊垫至该基板上相对应的该导电线路，其中所述第四组焊线具有大体相同的线弧高度；以及
一封胶体，它包覆该晶片、所述第一组、第二组、第三组和第四组焊线、和该基板上表面。
3.如权利要求2所述的封装结构，其中：
所述最内排焊垫与所述次内排焊垫是相对于该晶片的一侧边交错排列；
所述次外排焊垫是相对于该晶片的该侧边垂直对齐所述最内排焊垫；且
所述最外排焊垫是相对于该晶片的该侧边垂直对齐所述次内排焊垫。
4.如权利要求2所述的封装结构，其中所述焊垫是构成多个焊垫组，每一所述焊垫组包括：一个所述最内排焊垫、一个所述次内排焊垫、垂直对齐于所述最内排焊垫的一个次外排焊垫、以及垂直对齐于所述次内排焊垫的一个最外排焊垫。
5.如权利要求4所述的封装结构，其中每一所述焊垫组的宽度是相等于两个焊垫间距(bonding pad pitch)的宽度。
6.如权利要求2所述的封装结构，其中该封装结构是一球格阵列(BGA)封装结构。
7.如权利要求1所述的封装结构，其中：
所述最内排焊垫与所述次内排焊垫是相对于该晶片的一侧边交错排列；
所述次外排焊垫是相对于该晶片的该侧边垂直对齐该最内排焊垫；且
所述最外排焊垫是相对于该晶片的该侧边垂直对齐所述次内排焊垫。
8.如权利要求1所述的封装结构，其中该焊垫是构成多个焊垫组，每一该焊垫组包括一个所述最内排焊垫、一个所述次内排焊垫、垂直对齐于所述最内排焊垫的一个次外排焊垫、以及垂直对齐于所述次内排焊垫的一个最外排焊垫。
9.如权利要求8所述的封装结构，其中每一所述焊垫组的宽度是相等于两个焊垫间距(bonding pad pitch)的宽度。
10.如权利要求1所述的封装结构，其中该封装结构是一倒装式晶片结构(Flip Chip Structure)。
11.一种阵列式焊垫晶片，包括多个焊垫位于该晶片的上表面周边，其特征在于：
所述焊垫是排列成至少四排，包括：一最内排焊垫、一次内排焊垫、一次外排焊垫以及一最外排焊垫，其中所述最内排焊垫和所述次内排焊垫只包括信号垫，且所述最外排焊垫和所述次外排焊垫只包括电源垫和接地垫。
12.如权利要求11所述的阵列式焊垫晶片，其中：
所述最内排焊垫与所述次内排焊垫是相对于所述晶片的一侧边交错排列；
所述次外排焊垫是相对于该晶片的该侧边垂直对齐所述最内排焊垫；且
所述最外排焊垫是相对于该晶片的该侧边垂直对齐所述次内排焊垫。
13.如权利要求11所述的阵列式焊垫晶片，其中所述焊垫是构成多个焊垫组，每一所述焊垫组包括一个所述最内排焊垫、一个所述次内排焊垫、垂直对齐于所述最内排焊垫的一个次外排焊垫、以及垂直对齐于所述次内排焊垫的一个最外排焊垫。
14.如权利要求13所述的阵列式焊垫晶片，其中每一所述焊垫组的宽度是等于两个焊垫间距(bonding pad pitch)的宽度。
15.如权利要求11所述的阵列式焊垫晶片，其中该晶片是适用于一倒装式晶片结构(Flip Chip Structure)。
16.如权利要求11所述的阵列式焊垫晶片，其中该晶片是适用于一球格式阵列(BGA)封装结构。
CNB011379197A 2001-11-05 2001-11-05 阵列式焊垫的晶片封装结构 Expired - Fee Related CN1195323C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011379197A CN1195323C (zh) 2001-11-05 2001-11-05 阵列式焊垫的晶片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011379197A CN1195323C (zh) 2001-11-05 2001-11-05 阵列式焊垫的晶片封装结构

Publications (2)

Publication Number Publication Date
CN1417854A true CN1417854A (zh) 2003-05-14
CN1195323C CN1195323C (zh) 2005-03-30

Family

ID=4674290

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011379197A Expired - Fee Related CN1195323C (zh) 2001-11-05 2001-11-05 阵列式焊垫的晶片封装结构

Country Status (1)

Country Link
CN (1) CN1195323C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103354072A (zh) * 2013-02-20 2013-10-16 友达光电股份有限公司 显示装置与其检测方法
CN105070702A (zh) * 2015-09-07 2015-11-18 珠海全志科技股份有限公司 提升封装兼容性的芯片dram焊盘排布结构
WO2016044993A1 (zh) * 2014-09-23 2016-03-31 华为技术有限公司 射频功率组件及射频信号收发设备
CN106572598A (zh) * 2016-10-31 2017-04-19 努比亚技术有限公司 一种表贴元件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103354072A (zh) * 2013-02-20 2013-10-16 友达光电股份有限公司 显示装置与其检测方法
CN103354072B (zh) * 2013-02-20 2015-12-09 友达光电股份有限公司 显示装置与其检测方法
WO2016044993A1 (zh) * 2014-09-23 2016-03-31 华为技术有限公司 射频功率组件及射频信号收发设备
US10347596B2 (en) 2014-09-23 2019-07-09 Huawei Technologies Co., Ltd. Radio frequency power component and radio frequency signal transceiving device
CN105070702A (zh) * 2015-09-07 2015-11-18 珠海全志科技股份有限公司 提升封装兼容性的芯片dram焊盘排布结构
CN106572598A (zh) * 2016-10-31 2017-04-19 努比亚技术有限公司 一种表贴元件

Also Published As

Publication number Publication date
CN1195323C (zh) 2005-03-30

Similar Documents

Publication Publication Date Title
US7977579B2 (en) Multiple flip-chip integrated circuit package system
US5952726A (en) Flip chip bump distribution on die
CN1934704A (zh) 芯片层叠型半导体装置
CN1496213A (zh) 用于减少多层电路板的层数的技术
TWI725338B (zh) 包括半導體晶粒之多重瓦片式堆疊之半導體裝置總成
CN1551351A (zh) 半导体多芯片封装和制备方法
US11158621B2 (en) Double side mounted large MCM package with memory channel length reduction
US9412722B1 (en) Multichip stacking package structure and method for manufacturing the same
CN1195323C (zh) 阵列式焊垫的晶片封装结构
CN1536673A (zh) 半导体集成电路器件
CN1809974A (zh) 用于处理封装/母板的谐振的电容器相关的系统
CN1731916A (zh) 具有改善散热结构的印刷电路板及电子装置
CN1845324A (zh) 堆叠式多重积体电路祼晶封装组合结构
CN1770451A (zh) 改善芯片面积和封装引线端子数量及寄生电感的ic器件
CN1208962A (zh) 半导体存储器
CN1250057C (zh) 信号传输结构
CN101047160A (zh) 半导体连线封装结构及其与集成电路的连接方法
CN1665036A (zh) 红外接收器芯片
CN1941343A (zh) 芯片结构与堆叠式芯片封装结构
CN1649115A (zh) 一种多芯片集成电路封装方法及其结构
US20070235853A1 (en) Chip package structure
CN2559099Y (zh) 覆晶构装基板
CN200956370Y (zh) 通信模块的层叠封装结构
CN1185703C (zh) 倒装芯片式封装基板
CN1738035A (zh) 集成电路或分立元件平面排列凸点式封装结构

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050330

Termination date: 20161105