CN1416630A - 数据传输系统 - Google Patents

Abstract

提供了一种数据传输系统，通过利用不同的线来实现数据冲突检测和数据发送，由于不使用线或电路的结构，或是，由于可以减少接收用的缓冲器的数目，因此，该系统可以实现串行总线的低功耗以及高速化。

Description

数据传输系统

发明背景

本发明涉及以HDLC为代表的串行数据传输系统。

背景技术

图1和图2，显示了在已有的同一硬件结构中，主局为2个，从局为n个的结构例子，图1是下行串行数据传输系统的结构图，图2是已有的上行串行数据传输系统的结构图。在图中，1a、1b是主局，2-1～2-n(n是自然数)是从局，3是下行串行总线，4是上行串行总线，8是缓冲器，9是数据冲突检测电路，10是悬空漏级(open drain)缓冲器，11是上拉电阻。

在下行数据传输(图1)中，主局1a、1b输出数据Da，从局2-1～2-n输入该数据Da，另一方面，在上行数据传输(图2)中，从局2-1～2-n输出数据D1～Dn，主局1a、1b输入这些数据D1～Dn。在这里，图中未示出的CLK信号由主局1a、1b中的一个输出。

接下来，说明操作。

在下行数据传输的情况下，来自图1的主局1a、1b上的、图中未示出的数据发生电路的数据Da、Db，经由悬空漏级缓冲器10，传送到下行串行总线3，利用该下行总线3，将在根据上拉电阻11而形成的线或电路上产生的下行数据，传送到n个从局2-1～2-n。此时，由于在主局1a和1b上，分别独立地发送数据，数据冲突检测电路9监视总线竞争的发生。

这里，作为一般数据冲突检测电路9，在该电路自身输出数据为高电平时，检测总线上的数据为低电平的情况下的、总线竞争的发生情况。检测出数据总线上的竞争的主局1a、1b，通过使悬空漏级缓冲器10的输出为一定时间的高电平，从而，利用在终止发送之后，再次传输数据，来避免竞争。

与此相同，在上行数据传送的情况下，来自图2的从局2-1～2-n内部的、图中未示出的数据发生电路的数据D1～Dn，经由悬空漏级缓冲器10，传送到上行串行总线4。利用该上行串行总线4，将在由上拉电阻11而形成的线或电路上产生的上行数据，输入到主局1a、1b。此时，由于从局2-1～2-n上，分别独立地发送数据D1～Dn，所以可以监视各数据冲突检测电路9。输入到该数据冲突检测电路9中的数据D1～Dn通过将悬空漏级缓冲器10的输出和经由缓冲器8的悬空漏级缓冲器10的输出相比较，在它们不一致的情况下，就检测出有数据冲突。

已有的串行数据传输系统是如上所述构成的，由于它使用了利用上拉电阻11的线或系统，因此导致了耗电增大以及串行总线传输速度恶化的问题。

近年来，作为热交换/插座，即便是在输入为悬浮状态时，也能够增加将具有保持前一个逻辑电平功能的总线保持电路内置元件的器件作为输入缓冲器使用的机会。由于这需要利用在作为输入逻辑变化点的门限电压附近的一定的电流来驱动，因此必须使下式(1)所表示的上拉电阻11具有上拉电阻值R。

R＝(Vcc-Vth)/n*Ihold            (1)

这里，R是上拉电阻值，Vcc是电源电压值，Vth是门限电压值，n是输入元件的数目，Ihold表示为了释放总线保持而需要的电压值。

由于该上拉电阻值与作为从局数目的输入元件数目n成反比，因此，在根据图1和图2所示的已有的数据传输方式的驱动方法的情况下，如果从局的数目增加，则上拉电阻值R的值变小，结果导致功耗增大。

通过利用悬空漏级来驱动通过电阻而上拉的数据线，在逻辑电平从低电平变为高电平的点上，利用由于偏移电容的影响而引起的时间常数，来描绘充电曲线。而且，随着从局的数目增加，偏移电容增大，由于时间常数增加，因此电阻11具有相同值的情况，导致了数据传输的最高速度降低的结果。这里，作为解决方法，考虑减小上拉电阻值R，但是即便使用这种方法，也还是存在虽然有最高速度增大，但是功耗也同样增大的问题。

本发明就是为了解决上述问题而提出的，目的在于提一种数据传输方式，它能实现低功耗，同时还能进行高速数据传输。

发明的公开

依据本发明的数据传输系统，其特征在于：从主局传送到从局的数据线、和用于检测主局之间的总线冲突中所使用的线，是分别独立设置的；或者是，从从局传送到主局的数据线，和检测从局之间的总线冲突中所用的线，是分别设置的。

更具体地说，依据本发明的数据传输系统，具有第1主局、第2主局以及通过串行总线与这些主局相连的若干个从局。所述第1主局包含从外部输入第1数据和通过缓冲器的第2数据的第1逻辑OR电路，以及将该输出与第1数据进行比较，执行数据冲突检测的第1冲突检测电路；第1主局使第1逻辑OR电路的输出通过第1三态缓冲器输出。所述第2主局包含，从外部输入第2数据以及通过缓冲器的第1数据的第2逻辑OR电路；将该输出与第2数据进行比较，从而执行数据冲突检测的第2冲突检测电路；第2主局使第2逻辑OR电路的输出通过第2三态缓冲器输出。依据本发明的数据传输系统执行第1和第2主局之间的数据冲突检测，同时，执行第1、第2数据的串行传输。

依据本发明的数据传输系统，利用第1和第2逻辑OR电路中的一个，在执行了与不包含逻辑OR电路的其他主局的输出数据的逻辑OR运算之后，将数据传送到从局。

依据本发明的数据传输系统，具有分别含有第1和第2冲突检测电路的第1和第2主局；具有经过第1主局和缓冲器、通过串行总线而连接的逻辑OR电路的若干从局；第1冲突检测电路将第1数据与经过缓冲器的第2数据进行比较，第2冲突检测电路将第2数据与经过缓冲器的第1数据进行比较，从而执行数据的冲突检测。

依据本发明的数据传输系统，在第1和第2主局之间，检测数据冲突，对于从局，分别执行独立的数据传输，且在包含在该从局内部的逻辑OR电路上，执行逻辑OR运算。

依据本发明的数据传输系统，具有含有冲突检测电路的若干从局、含有三态缓冲器的主局、将内部数据从若干从局串行传输到主局的第1信号线、以及与冲突检测电路相连的第2信号线；其中，冲突检测电路，是为了检测这些从局之间的数据冲突，而将经过主局中含有的上述三态缓冲器而传送到从局的冲突检测用信号，与外部数据进行比较，从而检测出数据冲突。

依据本发明的数据传输系统，具有与第1信号线相连的上拉电阻。

依据本发明的数据传输系统，主局具有逻辑OR电路，利用逻辑OR电路，对来自若干从局的数据执行逻辑OR运算。

依据本发明的数据传输系统，第1信号线具有将若干从局与主局单独连接的若干条线。

由于本发明是如上构成的，因此，从主局向从局的串行数据传输中，或是，从从局向主局的串行传输中，可以实现不依赖于从局数目的、高速的数据传输，且可获得低功耗的效果。

附图的简要说明

图1是已有的下行串行数据传输系统的结构图。

图2是已有的上行串行数据传输系统的结构图。

图3是作为本发明基本结构的串行数据传输系统的结构图。

图4是显示了依据本发明实施例1的下行串行数据传输系统的结构图。

图5是显示了依据本发明实施例2的下行串行数据传输系统的结构图。

图6是显示了依据本发明实施例3的上行串行数据传输系统的结构图。

图7是显示了依据本发明实施例4的上行串行数据传输系统的结构图。

实现发明的最优形式

以下，为了更详细地说明本发明，根据附图，对实现本发明的最优形式进行说明。

发明的基本结构

图3显示了作为本发明基本结构的串行数据传输系统的结构图。在图中，1a、1b是主局，2-1～2-n是从局，3、4是串行总线。n是自然数，这一点在下文中都是一样的。

接着，就操作进行说明。

所谓下行串行传输，使用串行总线3，在从作为发送源头的主局1向作为接收目的地的从局2-1～2-n发送信号的同时，在具有相同硬件结构的主局1a和主局1b之间，相互执行数据冲突的检测。

所谓上行串行传输，使用串行总线4，在从作为发送源头的从局2-1～2-n向作为接收目的地的主局1发送信号的同时，在n个从局2-1～2-n之间，执行数据冲突的检测。

以下，将根据附图，对本发明的实施例进行详细说明。

实施例1

图4是显示了依据本发明实施例1的下行数据传输系统的结构图，图中，1a、1b是主局，2-1～2-n是从局(n是自然数)，3是下行串行总线，5a、5b是逻辑OR电路(第1、第2逻辑OR电路)，6a、6b是三态缓冲器，8、8a、8b是缓冲器，9a、9b是数据冲突检测电路(第1、第2冲突检测电路)。

接下来，就操作进行说明。

由于主局1a使来自图中未示出的数据发生电路的数据D1(第1数据)输入到逻辑OR电路5a的同时，还使其经过缓冲器8a，传送到主局1b的逻辑OR电路5b中，因此，该逻辑OR电路5a的另一个输入端上，输入了来自图中未示出的主局1b内的数据发生电路的数据D2(第2数据)，该逻辑OR电路5a的输出，经由三态缓冲器6a，输出到下行串行总线3上，同时，输入到数据冲突检测电路9a中。

三态缓冲器6a的使能控制，利用了在主局1a和主局1b之间构成的触发器电路7a、7b的输出，它不是同时变为使能的，而是仅仅使其中一方成为使能。

在数据冲突检测电路9a中，当检测出数据冲突的情况下，就终止数据的传送，在一定时间之后再进行传送。该数据冲突检测电路9a、9b这样构成以便通过分别检测出图中未示出的数据发生电路D1、D2的数据与逻辑OR电路5a、5b的输出不一致，从而检测出是否有数据冲突。

如上所述，依据该实施例1，在主局1a、1b的内部，具有逻辑OR电路5a、5b，由于在2个三态缓冲器7a、7b中的任何一个为使能的情况下，逻辑OR电路5a、5b中的一个构造成能执行驱动，因此不需要使用上拉电阻，由于不再需要降低其电阻值，因此降低了功耗，且具有能实现高速的数据传送。

实施例2

图5显示了依据本发明第2实施例的下行数据传输系统的另一个结构图，图中，1a、1b是主局，2-1～2-n是从局，3a、3b是下行串行总线，5是逻辑OR电路，8、8a、8b是缓冲器，9a、9b是数据冲突检测电路。

接下来，就操作进行说明。

下行串行数据信号线，分别作为不同的下行串行总线3a、3b，将主局1a发送的、来自图中未示出的数据发生电路的数据D1，和主局1b发送的、同样的数据D2，传送到从局2-1～2-n的每一个中。在从局2-1～2-n的内部，来自主局1a、1b的2个下行串行数据，经由缓冲器8，输入到逻辑OR电路5中，在从局2-1～2-n的每一个中，将逻辑OR电路5的输出作为下行数据信号，执行内部处理。主局1a和主局1b之间的数据冲突检测，例如是经由主局1a内的缓冲器8，输入由另一方的主局1b发送的下行串行数据，并利用内部的数据冲突检测电路9a，将其与自己发送的数据进行比较，从而执行冲突检测。

如上所述，依据本发明第2实施例，由主局1a、1b一侧的驱动是独立的，而从局2-1～2-n一侧上具有逻辑OR电路5，例如，没有对主局1a一侧的驱动缓冲器施加限制，因此，冲突检测能够在内部，对其的主局1b的输出数据执行OR处理，利用该结构，也可以与上述情况相同，降低功耗，并具有可实现高速的数据传输的效果。

实施例3

图6是显示了依据本发明第3实施例的数据传输系统的结构图，图中，1a、1b是主局，2-1～2-n是从局，4是上行串行总线，6a、6b是三态缓冲器，8是缓冲器，9是数据冲突检测电路(冲突检测电路)，12是冲突检测用信号。

接下来，就操作进行说明。

使外部数据D-1～D-n从作为发送单元的从局2-1～2-n的每一个传送到作为接收单元的主局1。这里，上行数据(内部数据)的冲突检测，不是将从从局2-1～2-n输出到上行串行总线4的数据用作输入数据来执行的，而是通过上拉电阻11，对上行串行总线4上的n条数据执行线或处理，并将其送入主局1a、1b内，在利用缓冲器8将该输入数据送入内部之后，通过三态缓冲器6a、6b成为冲突检测用信号12，经由缓冲器8，输入到从局2-1～2-n的每一个的内部，并通过各个冲突检测电路9，检测出数据冲突。

由此，执行线或处理的数据线上连接的输入缓冲器的数目，可以减少到仅仅是主局的数目，但在利用已有的上行串行数据传输系统结构的情况下，缓冲器的数目需要等于从局的数目。一般而言，从局的数目要比主局的数目多。

如上所述，依据本发明第3实施例，在上述数据传输系统中，上拉电阻11连接在上行串行总线4上，连接在执行线或数据线上的输入缓冲器的数目，能够降低到仅仅等于主局的数目，由此，具有能降低功耗，能实现高速数据传输的效果。

实施例4

图7是显示了依据本发明第4实施例的上行数据传输系统的另一个结构图，图中，1a、1b是主局，2-1～2-n是从局，4-1～4-n是上行串行总线，5a、5b是逻辑OR电路，6a、6b是三态缓冲器，8、8a、8b是缓冲器、9是数据冲突检测电路，12是冲突检测用信号。在这种结构中，其特征在于从局2-1～2-n分别单独具有由从局2-1～2-n的每一个到主局1a、1b的上行串行总线4-1～4-n的每一条线。

接着，就操作进行说明。

首先，在从局2-1～2-n中，来自图中未示出的数据发生电路的外部数据D1～Dn，经由缓冲器8，传送到相应的上行串行总线4-1～4-n。接着，在主局1a、1b中，使来自n个从局2-1～2-n的上行数据(内部数据)经由缓冲器8，在逻辑OR电路5a、5b内合成，作为上行数据，进行处理。逻辑OR电路5a、5b的输出，分别经由三态缓冲器6a、6b，作为冲突检测用信号，传送到从局2-1～2-n的每一个的内部。在从局2-1～2-n中，通过将从自身发出的外部数据D1～D2，与冲突检测用信号12进行比较，从而执行数据冲突检测。

如上所述，依据该第4实施例，由于上行串行总线4-1～4-n的每一个都构造成具有专用总线，因此不再需要线或用的上拉电阻11，由此，具有能降低功耗、能实现高速数据传输的效果。

工业上的可利用性

如上所述，依据本发明的数据传输系统，由于分别单独设定了从主局发送到从局的数据线，以及主局之间的总线冲突检测用线，或者是分别单独设定了从从局发送到主局的数据线，以及从局之间的总线冲突检测用线，因此能降低功耗，实现高速数据传输。

Claims (8)

1.一种数据传输系统，具有：

第1主局，它包含从外部输入第1数据以及通过缓冲器的第2数据的第1逻辑OR电路；以及将其输出与上述第1数据进行比较，从而执行数据的冲突检测的第1冲突检测电路；上述第1逻辑OR电路的输出经由第1三态缓冲器发送出去；

第2主局，它包含从外部输入第2数据以通过缓冲器的第1数据的第2逻辑OR电路；以及将其输出与上述第2数据进行比较，从而执行数据的冲突检测的第2冲突检测电路；上述第2逻辑OR电路的输出经由第2三态缓冲器发送出去；

通过串行总线，具备与所述第1和第2主局相连的若干个从局的数据传送方式；

其特征在于：

执行第1和第2主局之间的数据冲突检测，并针对所述从局，通过上述串行总线，执行所述第1和第2数据的串行传输。

2.根据权利要求1所述的数据传输系统，其特征在于：

在第1和第2逻辑OR电路中的一个上，在执行了与未包含逻辑OR电路的另一个主局的输出数据的逻辑OR运算之后，将第1和第2数据传送到从局。

3.一种数据传输系统，具有：

分别含有第1和第2冲突检测电路的第1和第2主局；以及若干从局，这些从局具有经由缓冲器、通过串行总线，与第1主局相连的逻辑OR电路；

其特征在于：

上述第1冲突检测电路将第1数据与经过缓冲器的第2数据进行比较，上述第2冲突检测电路，将第2数据与通过缓冲器的第1数据进行比较，从而执行数据的冲突检测。

4.根据权利要求3所述的数据传输系统，其特征在于；

检测出第1和第2主局之间的数据冲突，分别单独对从局执行数据传送，在该从局内部含有的逻辑OR电路中，执行逻辑OR运算。

5.一种数据传输系统，具有：

含有冲突检测电路的若干从局；

使内部数据从上述若干从局串行传送到上述主局的第1信号线；以及

与上述冲突检测电路相连的第2信号线，所述冲突检测电路为了检测这些从局之间的数据冲突，它是通过将经由上述主局中包含的上述三态缓冲器而传送到从局中的冲突检测用信号，与外部数据进行比较，从而检测出数据冲突。

6.根据权利要求5所述的数据传输系统，其特征在于：

具有与第1信号线相连的上拉电阻。

7.根据权利要求5所述的数据传输系统，其特征在于：

主局具有逻辑OR电路，利用所述逻辑OR电路，对来自若干从局的数据执行逻辑OR运算。

8.根据权利要求7所述的数据传输系统，其特征在于；

第1信号线具有分别与若干从局和主局单独连接的若干条线。

Images