CN1414621A - 深亚微米底层无机抗反射层SiON的集成方法 - Google Patents
深亚微米底层无机抗反射层SiON的集成方法 Download PDFInfo
- Publication number
- CN1414621A CN1414621A CN 02137194 CN02137194A CN1414621A CN 1414621 A CN1414621 A CN 1414621A CN 02137194 CN02137194 CN 02137194 CN 02137194 A CN02137194 A CN 02137194A CN 1414621 A CN1414621 A CN 1414621A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- sion
- layer
- deposit
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及一种深亚微米双氮化硅浅槽隔离技术中底层无机抗反射层SiON的集成方法。通过在场保护氮化硅上增加淀积一定厚度的无机抗反射层SiON，减缓化学机械抛光(CMP)工艺对小有源区周围场保护氮化硅层的磨削，从而保证场隔离二氧化硅对小有源区侧壁及边缘的覆盖，使CMOS管器件特性得以提高，如：管子的亚域值驼峰特性及结漏电特性。
Description
技术领域
本发明属半导体集成电路制造工艺技术领域，具体涉及一种深亚微米双氮化硅浅槽隔离技术中底层无机抗反射层SiON的集成方法。
背景技术
双氮化硅浅槽隔离技术已被应用于深亚微米VLSI制造工艺中。其工艺模块包括：有源区图形的光刻及刻蚀，隔离浅槽刻蚀，用高密度等离子化学气象淀积(HDP CVD)的方式进行浅槽氧化层填充，场保护氮化硅图形的光刻与刻蚀，化学机械抛光(CMP)磨削二氧化硅，去除氮化硅。
随着器件尺寸的不断缩小，底层无机抗反射层SiON被运用于有源区图形的光刻，见附图1.其目的是为消除光在光刻胶和衬底之间的反射，提高光刻图形质量。SiON同时还克服了有机抗反射层所引入的图形间差异，及刻蚀后CD损失过大等问题。这些特点使SiON被光泛地运用于线宽小于0.18μ以下的图形光刻技术中。
但当这一抗反射层被运用于双氮化硅浅槽隔离技术中时，会引入新的问题。这一问题表现在，当完成有源区图形定义及浅槽刻蚀之后，这一抗反射层仍然留在有源区氮化硅层的顶部。这使得之后必须通过化学机械抛光(CMP)的方法来磨削去除这一抗反射层，即，原来化学机械抛光(CMP)磨削二氧化硅的时间必须提高，以保证在完成二氧化硅磨削之后去除剩留在有源区顶部的SiON层。这一增加的磨削时间将使较小有源区周围的场保护氮化硅图形受到侵蚀，从而影响这些较小有源区周围浅槽隔离氧化层对有源区侧壁及边缘覆盖的形貌，见附图2.而这一覆盖形貌对CMOS器件特性将产生直接的影响，如，管子的亚域值驼峰效应，源漏结漏电特性。
发明内容
本发明的目的在于提出一种深亚微米双氮化硅浅槽隔离技术中底层无机抗反射层SiON的集成方法，以解决化学机械抛光(CMP)磨削二氧化硅过成中为去除剩留在有源区顶部SiON而导致的小有源区周围场保护氮化硅被侵蚀的问题，使这些有源区周围浅槽隔离氧化层对有源区侧壁及边缘的覆盖形貌得到保证。
本发明提出的深亚微米双氮化硅浅槽隔离技术中底层无机抗反射层SiON的集成方法，是在场保护氮化硅淀积完成之后，再增加淀积一层SiON，SiON薄膜层可采用等离子增强化学气象淀积(PECVD)的方法完成；然后对场保护氮化硅区域进行光刻及刻蚀，这一刻蚀包括对SiON的刻蚀及场保护氮化硅的刻蚀。在场保护氮化硅区域光刻及刻蚀完成之后，用反应离子刻蚀的方法将有源区图形之外的SiON薄膜刻除，从而在场保护氮化硅区域上形成一层SiON薄膜层。这一场保护氮化硅区域上的SiON薄膜层与有源区域上的SiON薄膜层将在之后的化学机械抛光的工艺过程中被去除。
本发明中，所述增加淀积的SiON层的厚度可为50nm至150nm。
本发明的原理是，在场保护氮化硅上淀积一层SiON，如附图3及附图4，可以使化学机械抛光(CMP)工艺首先磨削场保护氮化硅上的SiON，使场保护氮化硅本身受到化学机械抛光(CMP)工艺磨削的程度减缓，从而避免了小有源区周围场保护氮化硅图形被侵蚀。由于完整图形的场保护氮化硅的保护作用，位于场保护氮化硅与有源区之间的二氧化硅被化学机械抛光(CMP)磨削的程度将减弱。继而保证有源区边缘浅槽隔离氧化层能较好覆盖有源区侧壁及边缘，见附图5.场保护氮化硅上SiON层厚度的选取应根据双氮化硅浅槽隔离整体结构而定。这一厚度不能太大，以保证化学机械抛光(CMP)磨削完二氧化硅及有源区上SiON后，场保护氮化硅上的SiON没有剩余，因为这一剩余将使得有源区图形被侵蚀的可能性增大，或之后去除所有氮化硅的工艺变得复杂。同时，这一厚度也不能太薄，以保证场保护氮化硅图形本身不受到化学机械抛光(CMP)磨削而侵蚀。
本发明通过在场保护氮化硅上增加淀积一定厚度的无机抗反射层SiON，可以减缓化学机械抛光(CMP)工艺对小有源区周围场保护氮化硅层的磨削，从而保证场隔离二氧化硅对小有源区侧壁及边缘的覆盖，CMOS管器件特性得以提高，如：管子的亚域值驼峰特性及结漏电特性。
附图说明
图1是未采用本发明，完成场保护氮化硅光刻与刻蚀后浅槽隔离区与有源区的剖面示意图
图2是未采用本发明，完成化学机械抛光(CMP)磨削后浅槽隔离区与有源区的剖面示意图
图3是采用本发明，场保护氮化硅及SiON淀积完后浅槽隔离区与有源区的剖面示意图。
图4是采用本发明，完成场保护氮化硅及SiON光刻与刻蚀后浅槽隔离区与有源区的剖面示意图。
图5是采用本发明，完成化学机械抛光(CMP)磨削后浅槽隔离区与有源区的剖面示意图。
标号说明：其中1是有源区氮化硅、2是场保护氮化硅、3是有源区SiON、4是二氧化硅对有源区边缘的覆盖、5是氮化硅、6是浅槽隔离区、7是SiON、8是场保护SiON。
具体实施方式
本发明的具体实施步骤如下：
1.在单晶硅衬底上热氧化生长15nm薄层氧化层，并用低压化学气象淀积(LPCVD)的方法淀积150nm厚的氮化硅薄膜。
2.用等离子增强化学气象淀积(PECVD)的方法淀积80nm厚的SiON薄膜。
3.光刻有源区，以形成有源区图形。
4.用反应离子刻蚀的方法刻除有源区以外区域上的氮化硅及氧化层，并完成隔离浅槽的刻蚀。
5.用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶。
6.用2％的氢氟酸腐蚀硅片60秒.
7.用热氧化的方法生长一20nm薄层氧化层。
8.用高密度等离子化学气象淀积(HDP CVD)的方法淀积450nm厚的二氧化硅，以用来填充隔离浅槽，从而形成隔离区域的氧化层。
9.用低压化学气象淀积(LPCVD)的方法淀积100nm厚的氮化硅薄膜。
10.用等离子增强化学气象淀积(PECVD)的方法淀积一厚度为50nm或150nm的SiON薄膜。
11.光刻场保护氮化硅，以形成场保护氮化硅图形。
12.用反应离子刻蚀的方法刻除场保护氮化硅图形以外区域的SiON薄膜。
13.用反应离子刻蚀的方法刻除场保护氮化硅图形以外区域的氮化硅薄膜。
14.用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶。
15.用化学机械抛光(CMP)的方法去除有源区顶部的二氧化硅层，并去除有源区氮化硅上的SiON薄膜，及去除场保护氮化硅上的SiON薄层。
16.用腐蚀液的方法去除有源区及场保护氮化硅区域的氮化硅薄膜。
Claims (3)
1、一种深亚微米双氮化硅浅槽隔离技术中底层无机抗反射层SiON的工艺集成方法，其特征在于在场保护氮化硅薄膜淀积完后，另外增加淀积一层SiON薄膜，并在场保护氮化硅区域光刻及刻蚀完成之后，用反应离子刻蚀的方法将有源区图形之外的SiON薄膜刻除，从而在场保护氮化硅区域上形成一层SiON薄膜层。
2、根据权利要求1所述的工艺集成方法，其特征在于在场保护氮化硅薄膜上淀积的SiON薄膜层是采用等离子增强化学气象淀积的方法完成的。
3、根据权利要求1或2所述的工艺集成方法，其特征在于淀积的SiON薄膜层的厚度为50nm至150nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02137194 CN1218380C (zh) | 2002-09-27 | 2002-09-27 | 亚微米底层无机抗反射层SiON的集成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02137194 CN1218380C (zh) | 2002-09-27 | 2002-09-27 | 亚微米底层无机抗反射层SiON的集成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1414621A true CN1414621A (zh) | 2003-04-30 |
| CN1218380C CN1218380C (zh) | 2005-09-07 |
Family
ID=4748912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02137194 Expired - Fee Related CN1218380C (zh) | 2002-09-27 | 2002-09-27 | 亚微米底层无机抗反射层SiON的集成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1218380C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352034C (zh) * | 2003-11-25 | 2007-11-28 | 上海华虹（集团）有限公司 | 一种控制sti cmp工艺中残余氮化硅厚度稳定性的方法 |
-
2002
- 2002-09-27 CN CN 02137194 patent/CN1218380C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352034C (zh) * | 2003-11-25 | 2007-11-28 | 上海华虹（集团）有限公司 | 一种控制sti cmp工艺中残余氮化硅厚度稳定性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1218380C (zh) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101459115A (zh) | 浅沟槽隔离结构的制造方法 | |
| US5976951A (en) | Method for preventing oxide recess formation in a shallow trench isolation | |
| CN101577242B (zh) | 浅沟槽隔离结构及其形成方法 | |
| KR20040103015A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| CN1218380C (zh) | 亚微米底层无机抗反射层SiON的集成方法 | |
| CN1277302C (zh) | 改善微笑效应的浅沟槽隔离结构的制造方法 | |
| CN102956535B (zh) | 半导体器件及其制造方法 | |
| US6352934B1 (en) | Sidewall oxide process for improved shallow junction formation in support region | |
| CN115241122A (zh) | 深沟槽刻蚀的硬掩膜结构及工艺方法 | |
| CN101740512A (zh) | 一种改善的氮氧化硅去除的方法 | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| KR100780629B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| CN101826465B (zh) | 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法 | |
| KR100563371B1 (ko) | 반도체 소자의 소자 격리층 형성 방법 | |
| CN1825559A (zh) | 减小浅沟槽隔离区凹槽的方法 | |
| CN103094188B (zh) | 一种制作芯片上熔丝窗口的方法及熔丝窗口 | |
| CN1956163A (zh) | 实现浅沟道隔离的工艺方法 | |
| US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device | |
| CN1700418A (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 | |
| CN1260803C (zh) | 一种浅沟槽的形成方法 | |
| KR19980050424A (ko) | 반도체 장치의 소자분리막 형성 방법 | |
| CN101211817A (zh) | 减少浅槽隔离边缘凹陷的方法 | |
| CN110047750B (zh) | 一种防止ono刻蚀造成衬底损伤的方法 | |
| KR20060113261A (ko) | 리세스게이트공정을 이용한 반도체장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG (GROUP) CO., LTD.; SHANGHAI IC R Free format text: FORMER OWNER: SHANGHAI HUAHONG (GROUP) CO., LTD. Effective date: 20060922 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20060922 Address after: 200020 No. 177 blue wave road, Zhangjiang hi tech park, Shanghai, Pudong New Area Co-patentee after: Shanghai integrated circuit research and Development Center Co., Ltd. Patentee after: Shanghai Huahong (Group) Co., Ltd. Address before: 18, Huaihai Road, Shanghai, No. 200020, building 918 Patentee before: Shanghai Huahong (Group) Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050907 Termination date: 20140927 |
|
| EXPY | Termination of patent right or utility model |