CN1395318A - 有非发光型显示器的电子装置 - Google Patents

Abstract

将薄膜晶体管(TFTS)、有源矩阵电路，用于驱动该有源矩阵电路的驱动电路等形成在一块基板上。驱动电子装置所需的电路，如中央处理单元(CPU)和存储器，由单晶半导体集成电路芯片构成。所述半导体集成电路芯片粘到该基板上之后，用玻璃基芯片法(COG)引线接合法等使该芯片与基板上的引线相连接，以便在一个基板上制出有液晶显示器(LCD)的电子装置。

Description

有非发光型显示器的电子装置

本发明涉及一种具有诸如液晶显示器的非发光型显示器的电子装置，其中在一基片上有薄膜晶体管(TFTs)构成的有源矩阵电路。尤其是，本发明的电子设备中的有源矩阵电路是由一驱动电路进行驱动控制的，该驱动电路由形成在同一基片上的TFTS构成。

近来，薄而轻的液晶显示器被用来作各种便携式电子装置(如个人计算机，文字处理机，电子笔记本等等)的显示器。尤其是用TFTS控制每一个象素的有源矩阵型液晶显示器有着卓越的显示性能，因此它被广泛用于许多种电子装置中。

有源矩阵型液晶显示器有多种类型。第一种显示器(第一类)有一个由TFTS构成的有源矩阵电路和其驱动电路，该驱动电路是由外部的单晶半导体集成电路芯片构成的。由于在这种部件单元中必须用TAB(自动粘接带)等将半导体芯片与其一部分围绕着玻璃基板的半导体外壳连接起来，所以显示器相对比较大。而且，由于有源矩阵电路伸出来的引线线宽(互连)要减小，以改善间隙(缝隙)比率，并由于引线总数超过1000，因此在引线连接方面有技术困难。而连接部分需要占用较大面积。由于玻璃基板中引线与外部芯片中引线之间热膨胀系数，玻璃基板中引线与TAB的带子之间热膨胀系数是互不相同的，要求对准精度大约为60μm。因此，它不能用于象素间隔为60μm或更小的高分辨率显示器中，而且不能实现显示器的进一步小型化，致使这种显示器要使用低温制作的非晶硅TFT。

另一种(第二类)显示器具有一个薄膜集成电路，该集成电路包括有形成在同一基片上的TFTS构成的有源矩阵电路和驱动电路，比如x-解码器/驱动器和Y-解码器/驱动器。由于这种显示器中没有使用上述外部型的半导体芯片，所以显示器比较小。由于不需要连接许多引线，因此在显示器小型化方面具有优越性。在这种显示器中，必须采用其驱动电路性能优越的硅晶体构成的TFTS。

因此，在显示器小型化方面，第二类显示器优于第一类显示器。但是，第二类显示器也难以做进一步地减薄、减重和小型化。也就是说，在个人计算机中，各种半导体芯片诸如：中央处理单元(CPU)，主存储器，图象信号处理单元，图象存储器等等被形成在液晶显示器板之外的一个主基板(主板)上，所以必须至少使用两个基板或电路板(主板和显示器板)。为了进一步使显示器小型化，减薄和减重，需要用一块板代替两块板。

本发明通过将上述主板的半导体芯片安置在液晶显示器的至少一块基板而完成显示器的小型化、减薄和减重，其中的液晶显示器的液晶材料被夹在两块基板之间。这些芯片制备在具有有源矩阵电路的基板之上。而且，驱动有源矩阵电路的驱动电路由薄膜晶体管(TFTS)构成。

根据本发明，提供的一种电子装置包括：一基板；一至少含一个薄膜晶体管的有源矩阵电路；含至少另一个薄膜晶体管用于驱动该有源矩阵电路的驱动电路；和至少一个用于控制该驱动电路的半导体集成电路芯片，其中有源矩阵电路，驱动电路，和半导体集成电路芯片被形成在该基板上。

图1是一个电子光学装置的框图；

图2是引线连接的一个实例；

图3是本发明第1和第2实施例液晶显示面板的示意图；

图4A和4B表示了FCOG的实例；

图5A至5G表示了实施例3中制作TFT电路板的过程；

图6A至6G表示了实施例4中制作TFT电路板的过程；

图7A至7D表示了实施例5中制作TFT电路板的过程；

图8A至8I和9A至9I表示了实施例6中制作TFT电路板的过程：

图10A至10C分别是实施例6中的TFT电路板的上视图、剖视图及其电路图；以及

图11A至11D表示了实施例7中制作TFT电路板的过程。

图1表示了本发明的基本原理。其中，每一象素均含有一薄膜晶体管(TFT)11、一象素电极12和一辅助电容13这样一组象素的有源矩阵电路14，和其用于驱动该有源矩阵电路14的驱动电路由玻璃基板15上的TFTS构成，其中的玻璃基板也用作液晶显示基板。驱动电路有一个x-解码器/驱动器75，一个Y-解码器/驱动器76和一个X-Y分隔器74。驱动电路可以包含X-Y分隔器74，但X-Y分隔器也可以包含在一个芯片中。

驱动有源矩阵电路的电路，即外部电路，可以用具有与有源矩阵电路基本相同构造的TFTS构成。基本相同的构造表示门电极材料、门绝缘薄膜材料和通道形成区材料至少有一个与有源矩阵电路所用的相一致。而且，这种外部电路可以用互补型电路构成，只有N-道型TFT(不采用P-道型TFT)，或者仅有P-道型TFT。于是，构成了采用TFT的电路。

另外的芯片也制备在基板15上。这些芯片通过引线接合法、包括采用玻璃基倒装片(FCOG)的玻璃基芯片(COG)等方法与基板15上电路相连接。在图1中，校正存储器71、存储器73、CPU(中央处理单元)72和输入端口70可以是上述方法制备的芯片，也可以是制备其他种类的芯片。

在引线接合法中，可以得到图2中的截面形状。即：芯片22由一朝上形成的接点部分23安装在玻璃基板20上，在该玻璃基板20上有一电路，该电路的接点电极21通过一金属接合引线24与芯片22的接电部分23相连接。用树脂25密封(覆盖)这部分，以保护连接部分免受外界碰撞。为了长久保持接点的连接或粘接，接点电极21的表面需用金属的，如铝。在引线接合法中，由于树脂25大大地高出接点连接部分，故树脂25较厚。

在图4A和4B的FCOG中，芯片42由朝下形成的接点部分安置在玻璃基板40上，该玻璃基板40上制备有一电路，该电路的接点电极41通过一突起物44(图4A)或金属微粒46(图4B)与芯片42的朝下接点部分相连接。这部分用树脂45封住，以将芯片42固定在基板40上。这样，由于接点连接部分厚度基本上与芯片厚度相当，因而可制出薄型显示器。除铝之外的材料，如透明的导电氧化物薄膜(ITO(氧化锡铟)等等)可以用于玻璃基板上的接点。通常，当把液晶显示器的有源矩阵电路形成在玻璃基板上时，由于许多情况下都是用透明导电氧化物薄膜构成最上层引线的，所以FCOG在此这方面有其优越性。

输入端口70是一个接收来自外部诸如主计算机的输入信号并将输入信号转换成图像信号的电路。校正存储器71是一个有源矩阵板上固有的存储器，且它被用来根据有源矩阵板的特性校正输入信号等。尤其是，校正存储器71是一个非易失性存储器并且存储着每个象素的固有信号。当电子设备的象素有了点缺陷时，根据有点缺陷象素周围的象素会产生一个校正信号，从而使该点缺陷得到补偿。当一个象素相对于周围象素变暗时，则会产生一个使该象素与周围象素有相同亮度的信号。由于每个有源矩阵面板的象素缺陷情况各不相同，因此每个有源矩阵面板中校正存储器71所存的信息各不相同。CPU72和存储器73与一般通用计算机功能一样，而且该存储器是一个RAM(随机存取存储器)并存储着与每个象素相对应的图象信息。

图3是本实施例液晶显示板的示意图。在图3中，基板(电路板)29与基板(电路板)30相对放置，而液晶材料被夹在基板29和30之间。有源矩阵电路31和用于驱动该有源矩阵电路31的外部驱动电路32至34由基板30，如玻璃基板上的TFTS构成。而且，主存储器芯片36，MPU(微处理单元)37或CPU(中央处理单元)，及校正存储器38都粘在具有电路31至34的基板30上，并与电路31至34电连接。当通过FCOG将芯片连到基板上时，在基板30的35部分形成有ITO材料的引线端部(引线连接焊点)39(与图4A和4B的引线部分41对应)。

在该实施例中，采用了有图4A和4B所示形状的连接点。在图4A中，导电突起(突出物)44形成在芯片42的电极部分43上，并与基板40上的引线部分41电连接，用有机树脂45将芯片42固定在基板40上。非电镀形成的金可以用作突出物44。

在图4B中，芯片42由掺有导电微粒，如金微粒46的有机树脂45粘到基板40上。于是，通过让分布于芯片42与电极部分43之间的导电(金属)微粒46接触引线部分41，使电路连接起来。用于粘合的有机树脂45可以采用光致固化树脂，热致固化树脂，自然固化树脂等等。粘好芯片之后，将液晶材料注入到液晶显示器中。

上述步骤完成之后，将CPU和存储器形成在液晶显示器的基板上，以便用一块基板构成一个诸如个人计算机之类的电子设备。[实施例2]

制备出图3的面板。有源矩阵电路31和外部驱动电路32至34由基板30上的TFTS构成。主存储器芯片36，MPU37(或CPU)，以及校正存储器38被粘在形成有电路32至34的基板30表面上，并与铝合金薄膜的引线端部(引线连接焊点)39(与端电极21对应)进行电连接，而且这些芯片是用图2中的引线接合法形成在基板40上的。金质的细线被用作这种接合引线。[实施例3]

用FCOG将芯片粘到TFT电路(单片型有源矩阵电路)板上，以构成进一步改进的电路。制作单片型有源矩阵电路的过程将在下文中利用图5A至5G进行描述。厚度为1000至3000的氧化硅膜构成了基板(康宁7059)501上的基础氧化膜502。形成这一氧化膜的方法可以包括在含氧空气中溅射，或者等离子体CVD(化学汽相沉积)成膜。

用等离子体CVD或者低压CVD(LPCVD)形成厚度为300至1500，更适宜为500至1000的非晶或晶体硅膜。为了形成晶体硅膜，在形成了非晶硅膜之后，用激光或等效于激光的强光照射(光退火)，或者在500℃或更高温度进行热退火并持续一段较长的时间。在热退火晶化之后，光退火可以对晶体做进一步完善。在热退火晶化过程中，可以加入一种元素(催化元素)以促进硅的晶化。

刻蚀硅膜，以形成岛状区域的外部驱动电路TFT活性层503和504和有源矩阵电路TFT活性层504。接着，在含氧空气中，通过溅射形成一层500至2000厚的氧化硅膜作为栅绝缘膜506。形成栅绝缘膜506的方法还包括等离子体CVD方法。

栅绝缘膜应该有足够高的耐压。这是因为在阳极氧化过程中，栅极与硅活性层之间要加一个大电场。因此，在用等离子体CVD制得的氧化硅膜作为栅绝缘膜的情况下，最好使用一氧化二氮(N₂O)或者氧气和单硅烷(图5A)。

用溅射法在基板上形成一层厚度为2000至5μm，2000至6000更适宜的铝膜(含0.1至0.5wt％的钪)，然后刻蚀出栅极(或栅线)507至510。栅线509是为与阳极氧化引线(未画出)相连接而设计的。外逻辑电路的栅极507和508与阳极氧化引线是相互电绝缘的，(图5B)。

将基板浸入电解溶液中，通过让阳极氧化电流流过栅极509和栅极510而使其阳极氧化。阳极氧化条件已公开在日本专利公开5-267,667中。于是，在栅线509和栅极510的上表面和侧表面上将形成阳极氧化物511和512。阳极氧化物511和512的厚度取决所加的电压，本实施例厚为2000。

在近乎中性溶液中，阳极氧化所得到的阳极氧化物细致而坚硬且有很高的耐压。该耐压等于和高于阳极氧化过程所加最大电压的70％。这种阳极氧化物称作阻挡型阳极氧化物，(图5c)。

通过离子掺杂，用栅极部分(栅极和栅极周围的阳极氧化膜)作为半对准掩摸，将杂质导入到岛状TFT活性层503和504中。在此掺杂过程中，用磷化氢(PH₃)作为掺杂气体将磷导入整个表面之后，用抗蚀剂盖住TFT活性层503，并用乙硼烷(B₂H₆)为掺杂气体将硼导入TFT活性层504和505中。剂量为：磷4×10¹⁴至4×10¹⁵原子数/厘米²和硼1×10¹⁵至8×10¹⁵原子数/厘米²。硼的剂量比磷的要大。于是形成了N-型区513和P-型区514和515，(图5D)。

用KrF激光器的激光(波长248nm，N脉冲宽度20ns)照射，以改善因杂质导入到掺杂区域内而引起的晶体性能变劣。该激光器的能量密度为200至400毫焦/厘米²，250至300毫焦/厘米²为适宜。于是，N-型区和P-型区被激活。这些区域的面电阻为200至800欧姆/平方。这一过程可以在栅极耐热范围内通过热退火来完成。

用等离子体CVD法形成一个厚度为3000至6000的氧化硅膜作为中间绝缘层516。多层结构的氮化硅膜(或氧化硅膜)与氮化硅膜可以作为中间绝缘层。用温刻法刻蚀该中间绝缘层516，以在N-型和P-型区域内形成接触孔517和519。同时，在栅极(栅线)509中形成孔520。由于阳极氧化膜511是一阻挡层，故刻蚀被制止，从而使栅线509不被刻蚀掉，(图5E)。

接着，通过光刻在接触孔中形成接触孔520的图案，然后用含有铬酸的刻蚀剂，诸如铬酸(1至5％)与磷酸(或者硝酸，或乙酸)的混合溶液，进行刻蚀，以形成接触孔521，(图5F)。

用溅射法形成厚度为2000至6000的钛膜，然后经刻蚀形成外部电路、有源矩阵电路的数据线525和象素TFT电极的电极引线522至524。引线523与栅线509相连接。

用溅射法形成厚度为500至1500的ITO膜，然后刻蚀出象素电极527。形成一层厚度为1000至3000的氮化硅膜528作为钝化膜。于是，外部逻辑电路与有源矩阵电路被集成到一起了，(图5G)。

刻蚀掉与外部集成电路芯片连接端部处(对应于部分41)的氮化硅膜528，以露出端部连接处的ITO引线焊点。集成电路芯片由图4A和4B中FCOG粘附。[实施例4]

把集成电路芯片粘到含有FCOG构成的单片型液晶显示有源矩阵电路的TFT电路基板上的方法，将结合图6A至6G作出描述。CMOS电路被用作外部电路。用NTFT表示外部电路TFT，外部逻辑电路表示在左侧，而有源矩阵电路表示在右侧。

用等离子体CVD在玻璃基片上形成一个厚度为2000的氧化硅基膜602。等离子体CVD中原料气体为单硅烷(SiH₄)和一氧化二氮。膜形成时基片温度为380到500℃，比如430℃。形成的氧化硅膜602有较低的刻蚀速率，而且较硬。这是因为一氧化二氮做原料气体，可得到含1至10％氮的氧化/氮化硅膜。因乙酸加缓冲剂氢氟酸(ABHF)(氢氟酸∶氟化铵∶乙酸＝1∶50∶50)，在23℃条件下通常的刻蚀速率为800至1100/分。

用等离子体CVD形成厚度为500的非晶硅膜。在含氧空气中550℃温度下热退火1小时，以在非晶硅膜表面上形成一层极薄(预计约40至100)的氧化硅膜。用旋涂法，利用1至100ppm的乙酸镍溶液形成一层极薄的乙酸镍薄膜。首先，在非晶硅膜上形成一层薄的氧化硅膜，以便在非晶硅膜表面上涂布溶液。

在含氮气氛中550℃温度下热退火4小时。在约400℃温度下分解乙酸镍，以得到镍单质。由于乙酸镍薄膜实质上是粘在非晶硅膜上的，所以热退火使镍扩散到非晶硅膜中。于是，非晶硅膜被结晶，形成了结晶硅区。

用Xecl激光器的光(波长308nm)照射硅膜。该激光的能量密度为250至300毫焦/厘米²，为的是让结晶的硅膜结晶度得到进一步提高。为了缓解激光照射引起的过度应变，再次在550℃温度下热退火4小时。

刻蚀硅膜形成岛状活性层603和604。通过溅射形成1200厚的氧化硅膜605作为栅绝缘膜。

通过溅射形成4000厚的铝膜(含0.2至0.3wt％的钪)。该表面经阳极氧化处理，形成一层100至300厚的氧化铝膜(未图示)。由于存在着氧化铝膜，铝膜与光致抗蚀剂可很好地粘合。而且，可以防止光致抗蚀剂漏电，以便在下述的阳极氧化过程中使多孔型阳极氧化物很好地形成在栅极边侧等处。

把光致抗蚀剂(如：东京OHKA有限公司的产品，OFPR800/30CP)旋涂好，然后形成栅极609和611及栅线610的图案。外部电路的栅极609和栅线610与有源矩阵电路的栅极611是电绝缘的。刻蚀期间，光致抗蚀剂(掩模)606至608发挥作用，(图6A)。

在保留光致抗蚀剂606至608的情况下，让电流流过栅线610和栅极611，以在栅线610和栅极611的边侧形成多孔阳极氧化物612和613。诸如柠檬酸，草酸，磷酸，铬酸或硫酸的溶液可用于阳极氧化过程。栅极上所加电压为10至30V。在该实施例中，在草酸溶液(pH＝0.9至1.0，30℃)中加10V电压进行20至80分钟的阳极氧化处理。阳极氧化物的厚度由阳极氧化时间控制。经过酸溶液的阳极氧化处理，便形成了多孔阳极氧化物。多孔阳极氧化物的厚度为3000至10000，比如，5000，(图6B)。

除去光致抗蚀剂606至608之后，让电流流过栅线610进行阻挡层阳极氧化，以在栅线610和栅极611的上表面和边侧形成1200厚的细阻挡层型阳极氧化物膜614和615，(图6C)。

用多孔阳极氧化物612和613作为掩模，干刻刻蚀硅氧化膜605，以形成栅绝缘膜616至618。这种刻蚀法包括各向同性刻蚀的等离子体模式或者各向异性刻蚀的离子反应刻蚀模式。应该注意，通过努力提高硅与氧化硅的分离率使有效层不被过度刻蚀是很重要的。当用CF₄作为刻蚀气体时，只有氧化硅膜605被刻蚀，而阳极氧化物不受影响。多孔阳极氧化物612和613下面的氧化硅膜617和618也未被刻蚀，而被保留下来，(图6D)。

用磷酸、乙酸和硝酸的混合溶液仅对多孔阳极氧化物612和613进行刻蚀。而阻挡层阳极氧化物614和615几乎不被该混合溶液刻蚀。由于该混合溶液可以刻蚀铝，所以要用光致抗蚀剂对外部电路部分做掩模，以保护外部电路部分的栅极609。于是，参照实施例接着进行光刻处理。

通过对栅级膜616和618进行离子掺杂，把杂质(磷和硼)导入到活性层中。尽管图中仅示出了NMOS，也可以掺入硼。在掺磷过程中，加速电压较低(10至30Kev)，而剂量则较大(5×10¹⁴至5×10¹⁵原子数/厘米²)。由于加速电压低，所以离子导入深度就浅，从而使磷进入到暴露着硅层的主区域619和620中。

用较低的剂量1×10¹²至1×10¹⁴原子数/厘米²和较高的加速电压60至95Kev导入磷。由于加速电压高，离子导入深度就深，致使磷进入到栅绝缘膜所覆盖的区域621中。于是，形成了高浓度磷掺杂的区域619和620，以及低浓度磷掺杂的区域621。即：在象素TFT中，可以获得称为双漏极的结构。对于硼来讲，可以按同样的方法办理。

在450℃温度下进行1小时热退火，以激活掺入的杂质。由于用镍作结晶促进元素，所以可以用低于一般激活处理的温度进行激活，(图6E)。

通过等离子体CVD形成具有氧化硅膜(200厚)和氮化硅膜(4000厚)的多层膜622，来作为第一绝缘内层，然后进行干刻，以形成接触孔623至627，(图6F)。

用溅射镀膜把含有钛(500厚)，铝(4000厚)和钛(500厚)的三层金属膜，再刻蚀形成电极引线628至631。再用等离子体CVD法镀上2000厚的氧化硅膜632，作为第二绝缘内层，并在象素TFT的漏极631上形成接触孔，以便用ITO形成象素电极633。于是，可以制出单片型有源矩阵电路(图6G)。

在上述制得的基板中，可以把集成电路芯片装在端部(对应部分41)的ITO引线焊点处，该处通过图4A和4B中的FCOG与外部集成电路芯片相连并粘附。[实施例5]

用引线接合法把芯片粘附到TFT电路(单片型有源矩阵电路)基板上，从而是构成一个改进的电路。图7A至7D表示了制作本实施例有源矩阵电路的过程。在图7A至7D中，左侧是外部逻辑电路，而右侧是有源矩阵电路区。

通过溅射，在玻璃基板(未图示)上镀一层厚2000的氧化物基膜701。再用溅射法在氧化物基膜701上形成一层500厚的ITO膜，然后刻蚀出外部逻辑电路区的引线702至704及有源矩阵电路区的象素电极706和引线705。

以单硅烷或乙硅烷作为原料气体，用等离子体CVD或者LPCVD法形成一个厚为500至1500以非晶硅膜。非晶硅膜中氧的浓度适宜在10¹⁸原子数/厘米³或更少。

用类似于已知的CMOS制作中的离子掺杂法掺入磷化氢和硼。即，在磷被掺入之后，用光致抗蚀剂对形成有N-通道型TFT的区域进行掩模，而后将硼掺杂到形成有P-通道型TFT的区域内。

掺杂磷的掺杂气体是磷化氢(PH₃)，而掺杂硼所用的掺杂气体是乙硼烷(B₂H₆)。磷和硼的加速电压适宜为5-至30KV。磷的剂量为1×10¹⁴至5×10¹⁵原子数/厘米²，适宜为2×10¹⁴原子数/厘米²，而硼的剂量为5×10¹⁴原子数/厘米²。

每个TFT通道形成区的部分(源极与漏极之间)被刻蚀，以形成N-型半导体区707，708，711和712及P-型半导体区709和710。用等离子体CVD法，在这些区域上形成厚度为100至500，例如为200的本征非晶硅氢化物膜713。

在图7A中，用KrF激光器的光(波长248nm，脉冲宽度20ns)对与膜713不接触的非粘性掩模714进行照射，以使膜713中外部电路区(左侧)结晶化。激光的能量密度为200至400毫焦/厘米²，250至300毫焦/厘米²更适宜。由于激光未照射到掩模714所遮挡的区域(包含有源矩阵电路区)，所以该区域保持非晶硅状态，而激光照射到的区域，不仅膜713而且区域707至710都被结晶了。

硅膜(N-型和P-型半导体区707至710及本征硅膜713)被刻蚀成岛屿形状，以形成外部电路的岛状区域721至723。同时，外部逻辑电路N-通道型TFT中的源极715和漏极716，外部逻辑电路P-通道型TFT中的源极718和漏极717，以及有源矩阵电路N-通道型TFT中的源极719和漏极720也被形成(图7B)。

以一氧化二氮(N₂O)和氧气(O₂)作为原料，用等离子体CVD法形成一个厚度1200的氧化硅膜724。由于膜724是作栅绝缘膜或保持电容电介质用的，所以该膜必须有足够低的界面电位密度和高的耐压。在本实施例中，单硅烷和一氧化二氮分别在10SCCM和100SCCM情况下被引入到反应容器中。基板温度为430℃，反应压力为0.3Torr，且电源为13.56MHZ 250W。这些条件取决所用的反应装置。

上述条件下所形成的氧化硅膜724，其形成的速度约为1000/分。当采用氢氟酸，乙酸和氟化铵按1∶50∶50比率混合而成的溶液时，刻蚀速度约为1000/分。用溅射镀一层厚为2000至8000，如3000的钛膜，然后刻蚀出电极725至727以及保持电容电极728。

用等离子体CVD法形成厚度为3000氮化硅膜729，作为钝化膜。于是，外部逻辑电路晶体硅的N-通道型和P-通道型TFTS(外部的P-Si N-ch TFT和外部的P-Si，P-ch TFT)，和有源矩阵电路的N-通道型非晶硅TFT(象素a-si N-ch TFT)以及保持电容可以被形成，(图7C)。

外部逻辑电路的TFT结构可以不同于有源矩阵电路的。比如，图7D中的错位结构，其中有源矩阵电路的TFT其栅极形成在偏开漏极一个X间隔的位置处，从而可进一步减小断路电流。

为了实现与外部逻辑电路速度相同的高速运行，半导体应是晶体，源极和漏极也应是晶体且薄膜电阻阻值要低。尽管通过激光辐照来制备外部逻辑电路，但由于通道形成区以及源极和漏极相对应的部分都晶体化了，因此要求可得到满足。为了进一步提高源极和漏极的结晶度，可以按1×10¹⁷至2×10¹⁹原子数/厘米³的浓度，在硅膜中加入用以促进非晶硅晶化的催化元素，如：镍、铂、钯、钴或者铁。

在上述制得的基板中，与外部集成电路芯片相连的端部处(对应于部分21)，氮化硅膜729被刻蚀掉，露出端头连接部分的钛引线焊点，并用图2中的引线接合法与集成电路芯片连接起来。[实施例6]

图8A至8I表示了有源矩阵电路部分的截面，而图9A至9I表示了外部电路部分的截面。图10A是制得的有源矩阵电路的顶视图，而图8I和图9I是沿图10A-B-C线的截面图，图10B表示沿图10Aa-b线的截面。图10C表示了所得有源矩阵电路的电路布局。

首先，在玻璃基板的绝缘表面801上形成栅极引线802至805，在该基板上形成1000厚的氮化硅膜(未图示)。通过刻蚀多晶硅膜，形成栅极引线，而多晶硅膜因磷的掺杂而电阻降低了，且厚度为3000。该多晶硅膜用低压CVD法形成且在该膜形成过程中保持多晶态。

为获得多晶硅膜，下述方法可代替上述方法。即在用等离子体或低压CVD法形成本征非晶硅之后，经离子掺杂等法将诸如磷的杂质导入到硅膜中。再经500至600℃的热退火。在热退火时，结晶促进元素，如镍，可微量地添加。在本实施例中，采用的是硅。也可以用各种金属的硅化物。

用等离子体CVD法形成3000至6000，如4000厚的氮化硅膜806，用其作为栅绝缘膜。用等离子体CVD法形成300至1000，如500厚的非晶硅膜，然后刻蚀出岛屿状硅区807至809，(图8A和9A)。

也可以用等离子体CVD法形成3000至6000，如2000厚的氮化硅膜810，作为栅绝缘膜。用激光照射外部电路部分，使岛状膜808和809结晶。该激光为Xecl激光器发出的激光(波长308nm)。该激光的辐射能量密度和脉冲数根据硅膜808和809以及氮化硅膜810而变。

刻蚀氮化硅膜806和810，形成深达第一栅极引线的接触孔(未图示)。该接触孔用于构成第一栅线与第二栅线之间的接触，第二栅线形成在第一栅线之上并与接触部分845相对应，如图10A和10B所示。

形成接触孔之后，通过溅射形成3000至8000，如5000厚的铝膜811。当铝膜811含有0.1至0.5wt％的钪(Sc)时，可防止小丘的产生，(图8B和9B)。

刻蚀铝膜811形成第二栅极线812到815。于是通过制得的接触孔，第一栅线与第二栅线相接触。第二栅线应完全盖住接触孔。这是因为，当硅制第一栅线从接触孔中露出时，在阳极氧化过程中电流要从暴露的部分流过，致使阳极氧化反应不能进行，(图8C和9C)。

在电解溶液中，在第二栅极引线812至815加一电流。可以采用有6.8至7.2pH值，且通过把氨水加入3至10％的酒石酸液中制得的甘醇溶液。当溶液温度比室温低约10℃时，可形成高质量氧化膜。于是在第二栅极引线的上表面和侧表面，形成阳极氧化物阻挡层816到819。阳极氧化物的厚度正比于所加电压，适宜为1000至3000。在150V时将形成2000厚的阳极氧化物。为获得3000或更厚的的阳极氧化物，就必须加250V或更高的电压。但是，这会影响TFT的特性，(图8D和9D)。

用干刻法，自对准地刻蚀氮化硅膜810。但由于不刻蚀阳极氧化物816至819，所以栅绝缘膜820和823保留在第二栅极线812至815与岛状硅膜807至809之间，(图8E和9E)。

利用栅极部分(栅极813至815和该栅极周围的阳极氧化物817至819)自对准地把N-型和P-型杂质以离子掺杂方式引入到岛状硅膜807至809中，以形成N-型掺杂区(源极/漏极区0824至827和P-型掺杂区828和829。N-型杂质掺杂过程中的掺杂气体是磷化氢(PH₃)，P-型杂质掺杂过程中的掺杂气体是硼乙烷(B₂H₆)。剂量为5×10¹⁴至5×10¹⁵原子数/厘米²，加速蚀量为10至30Kev。用KrF激光器的激光(波长248nm，脉冲宽度20ns)照射，以激活波导入到硅膜807至809中的杂质离子，(图8F和9F)。

用溅射法在整个表面上形成50至500厚的金属膜830，如钛膜，(图8G和9G)。

通过450至500℃，如500℃温度下热退火10至60分钟，使钛与硅发生反应，以形成硅化物(硅化钛)区831至836。在该热退火过程中，掺入的杂质被进一步激活。除了采用形成硅化物的热退火之外，还可以进行激光照射的激光退火，及可见光照射或近红外光照射的灯泡退火。

用过氧化氢、氨水和水按5∶2∶2的比率混合而成的刻蚀溶液，刻蚀钛膜830。由于不与暴露的活性层相接触的钛膜(如：形成在氮化硅膜806和阳极氧化物膜上的钛膜)保持在金属态，所以它可以在此刻蚀过程中被腐蚀掉。另一方面，硅化钛不能被刻蚀掉，因而保留下来，(图8H和9H)。

用CVD法在整个表面上形成厚为5000的氧化硅膜，来作为第一绝缘内层837。在TFT的源极和漏极形成接触孔。在第一绝缘内层形成之后，在400℃温度下退火10至30分钟，形成铝质电极引线838至841，并形成ITO膜的象素电极842。

为了不让水、活性离子等从外部进入TFT内，用等离子体CVD法形成2000至5000，如3000厚的氮化硅膜843，而象素部分844和连接着外部电路与外部集成电路芯片的端口部分(未图示)，则敞开以露出ITO膜，(图8I和9I)。

利用上述过程，可形成有源矩阵电路引线交叉部分847，与象素连接的TFT848，及外部电路中的N-通道型TFT849和P-通道型TFT850，以获得一个单片式有源矩阵电路。

图10A是有一个象素部分的TFT之顶视图。显然，在图10A中，从扫描驱动器伸出的栅线是一条线。但是，第一栅线802平行地位于第二栅线812的下面。第一和第二栅线通过接触部分845相互连接。在此实施例的有源矩阵电路中一个TFT有一个接触部分。

尽管第一和第二栅线之一是虚线，但不是整条线都在下方。在此实施例中，如图10A所示，在栅线分开的分支部分有一接触部分。这是因为，该分支部分不能占用构成接触部分的焊接区内一个专门的空间，而且必须做整体优化。

图10B表示了图10A中沿栅线延伸的a-b线切出截面结构。图10C表示了图10A中有一组单个电路的有源矩阵电路。栅线812和802也分开延伸到在上部的行象素电极下面伸展的引线846处。在引线846与象素电极之间有一电容，并与电路中象素电极所形成液晶电容相互平行地安置。在制成的基板中，集成电路芯片安装在用于连接外部集成电路芯片的ITO端部(对于部分41)，并用图4A和4B的FCOG法将集成电路芯片粘附到该处。[实施例7]

把集成电路芯片连接到单片型有源矩阵电路(TFT电路)基板上，该基板是在同样的玻璃基板上形成了含非晶硅(a-Si)TFTS的有源矩阵电路和含晶体硅TFTS的外部电路。

图11A至11D表示了制作本实施例单片型有源矩阵电路的过程。在玻璃基板901上形成厚为1000至3000的氧化硅膜作为氧化基膜903。用等离子体CVD或LPCVD法，沉积出300至1500，如500厚的非晶硅膜903。接着用等离子体CVD法形成50至1000，如200厚的氧化硅膜(或氮化硅膜)，以作为保护膜904。

用KrF激光器的激光照射(波长248nm，脉冲宽度20ns)，以提高硅膜903的结晶度。激光能量密度为200至400毫焦/厘米²，250至300毫焦/厘米²更适合，(图11A)。

除去保护膜904，露出硅膜903并形成岛状图案，以形成N-通道型TFT的岛状硅区905和P-通道型TFT的岛状硅区906。再在含氧气氛中溅射或者通过分解和等离子体CVD沉积一层TEOS，而形成栅绝缘膜907。

溅射形成2000至5μm厚的铝膜，再经刻蚀形成栅极908和909。同时，有源矩阵部分的反参差型TFT栅极910也被形成，(图11B)。

将基板浸入电解液中，在一栅极上加一电流，以在该栅极周围形成阳极氧化层911至913。外部电路TFT(左边)的阳极氧化膜应该薄，以致善TFT的迁移率，而有源矩阵电路TFT(右侧的反参差型TFT)的阳极氧化膜应该厚以防止栅极漏电。在此实施例中，两种阳极氧化膜厚度为2000至2500。(图11C)。

用栅极部分(栅极和其周围的阳极氧化物)作为自对准掩模，把杂质离子掺杂到每个TFT的岛状硅区905和906内。即以磷化氢(PH₃)为掺杂气体，首先将磷导入整个表面内。之后，仅对岛状硅区905用光致抗蚀剂做掩模，然后把硼只导入到岛状硅区906内。磷的剂量是2×10¹⁵至8×10¹⁵原子数/厘米²，而硼的剂量为4×10¹⁵至10×10¹⁵原子数/厘米²。硼的剂量比磷的要大。

用KrF激光(波长248nm，脉冲宽度20ns)进行照射，以改善因杂质导入引起结晶度变劣部分的结晶度。激光能量密度为200至400毫焦/厘米²，更适于为250至300毫焦/厘米²，(图11D)。

因此，形成了N-型区914和915及P-型区916和917。这些区的面电阻为200至800Ω/平方。

用等离子体CVD法，在整个表面上形成3000厚的氮化硅膜作为绝缘内层918。该氮化硅膜是外部电路的绝缘内层。但由于该氮化硅膜兼作有源矩阵电路TFT的栅极，所以必须仔细制作该膜。

在有源矩阵电路栅极910上形成厚为100至500，如200的非晶硅膜919，然后用等离子体CVD法制出的微晶硅层(500至1000厚)构成非晶TFT的源极920和漏极921。在有源矩阵电路的TFT中，用透明导电材料，如ITO形成象素电极925。

在外部电路部分每个TFT的源极和漏极中形成接触孔，以便形成铝质引线922至924。用左侧的N-通道型TFT和P-通道型TFT制出例相电路。在含氢气氛中在350℃温度下退火2小时，以减少硅膜的空键。利用上述方法，外部电路与有源矩阵电路集成在一起了。

在此实施例中，反参差型TFT用于有源矩阵电路的非晶硅TFT，因而光不会照射到通道部分内。这是因为非晶硅的导电性随光照而变。在制得的基板中，通过图2所示的引线接合法，把集成电路芯片连接到铝质引线端部(对应部分21)，该铝引线还连接着外部的集成电路芯片。

Claims (10)

1.一种半导体装置，其包括在基板上形成的至少一个薄膜晶体管，所述薄膜晶体管包括：

一个栅极；

一个在所述栅极上形成的栅绝缘膜；

在所述栅极上形成半导体层，所述栅绝缘膜置于所述栅极和所述半导体层之间；所述半导体层包括至少一对第一掺杂区和插入该第一掺杂区之间的沟道区，还有一对毗邻该对第一掺杂区的第二掺杂区；

其中，该对第一掺杂区与所述栅极部分重叠。

2.一种具有有源矩阵电路和外部电路的半导体装置，有源矩阵电路包括基板上的第一薄膜晶体管，而外部电路包括该基板上的第二薄膜晶体管，用于驱动所述有源矩阵电路；每个所述第一和第二薄膜晶体管包括：

一个栅极；

一个在所述栅极上形成的栅绝缘膜；

在所述栅极上形成半导体层，所述栅绝缘膜置于所述栅极和所述半导体层之间；所述半导体层包括至少一对第一掺杂区和插入该第一掺杂区之间的沟道区，还有一对毗邻该对第一掺杂区的第二掺杂区；

其中，在每个所述第一和第二薄膜晶体管中，该对第一掺杂区与所述栅极部分重叠。

3.根据权利要求1所述的半导体装置，其特征在于：所述基板是玻璃基板。

4.根据权利要求1所述的半导体装置，其特征在于：一个包含氮化硅的绝缘膜，其在所述栅极之下形成。

5.根据权利要求1所述的半导体装置，其特征在于：所述栅极包含硅或金属硅化物。

6.根据权利要求2所述的半导体装置，其特征在于：所述基板是玻璃基板。

7.根据权利要求2所述的半导体装置，其特征在于：一个包含氮化硅的绝缘膜，其在所述栅极之下形成。

8.根据权利要求2所述的半导体装置，其特征在于：所述栅极包含硅或金属硅化物。

9.根据权利要求1所述的半导体装置，其特征在于还包括一个包含氮化硅的层间绝缘膜，其覆盖所述薄膜晶体管。

10.根据权利要求2所述的半导体装置，其特征在于还包括一个包含氮化硅的层间绝缘膜，其覆盖所述第一和第二薄膜晶体管。

Images