CN1381896A - 非挥发性存储单元装置及其操作方法和制造方法 - Google Patents

Abstract

本发明提供一种非挥发性存储单元装置及其操作方法,一负值电压致动此单元的选取栅端点,擦除效能明显地改善。提供三个重叠信号送入单元端点,其中两信号为负值,一信号为正值。在另一实施例中,存储单元设于P型基底上隔离N井中一内部P井上。调整存储单元本体电位方式,以四个重叠信号进行擦除模式,其中两信号为正值,两信号为负值,两相反极性的最大擦除电压达到“振幅平衡”,维持擦除速率仅需适当电压,可减缓对应芯片电压泵汲及驱动电路的要求。

Description

非挥发性存储单元装置及其操作方法和制造方法

本发明是有关于一种非挥发存储单元装置及其操作方法，本发明提出擦除非挥发性存储单元的方法与状态，特别强调运用在三相多晶硅源极射入快闪的电可擦可编程只读存储器(EEPROM)单元中。

快闪存储单元(flash memory cell)利用浮置栅(floating gate)储存电荷。此电荷总量与极性影响下层沟道导通电流的能力。现今所采用的闪存结构为一具四端点的装置(漏极、控制的栅极、源极、以及基底)，基本上利用双多晶硅制程(double-polysilicon process)而形成；或者是利用五端点的装置(漏极、控制栅极、选择栅极、源极、以及基底)，基本上是利用三相多晶硅制程(triple-polysilicon process)形成。不论采用何种结构，浮置栅皆位于控制栅与基底之间。

第1A图所示为典型四端点漏极侧射入单元10的剖面图。此单元10包括p行基底12、N+源极14、控制栅16、浮置栅18、以及N+漏极20。擦除动作是发生在此单元的源极区域14，如图所示其可为轻微或双重扩散接面。第1B图所示为存储单元10的擦除模式偏压情形，其中关系两擦除信号，意即正源极电压(Vs)22与负控制栅(Vcg)24。

第2A图为五端点快闪存储单元30的剖面图。单元30包括P型基底32、N+源极34、侧壁栅36、控制栅38、浮置栅40、以及N+漏极42。第2B图所示为存储单元30的擦除模式偏压情形，其中关系两擦除信号，意即正漏极电压(Vd)46与负控制栅(Vcg)44。

第3A图所示为源极侧射入单元60，包括P型硅基底62、浓掺杂N型源极与漏极区64、72、以及被介电物质围绕的三层多晶硅层。第一多晶硅层包括浮置栅70，为储存电荷处，而第二多晶硅层包括控制栅68。如同所有源极侧射入单元的特点，此单元亦包括一选取栅66，其由覆盖或延展于源极64的第三多晶硅构成，部分沟道区域74、控制栅70、以及漏极72。在操作此类存储单元60时，源极64、漏极72、控制栅68、以及选取栅66接连接至电压供应源，基底端62则连接至地端。单元沟道74定义于源极与漏极端点64、72间的基底表面62，被区隔成两连续区间，其一区间连接至漏极72并置于浮置栅70的下方，另一区间与源极64连接并置于选取栅66的下方。利用漏极对源极的电压可沟道电流在(1)浮置栅70与(2)选取栅66。为导通电流，在浮置栅70与选取栅66的电压必须为正值；终止电流仅需使浮置栅70或选取栅66所出现的电压低于地端电压即可。

第3B图为另一种五端点单元80的剖面图。单元80包括P型基底82、N+源极84、选取栅86、控制栅88、浮置栅90、以及N+型漏极92。选取栅86延伸至部分的沟道区域74，部分则重叠或延伸于控制栅88，而第3A图的选取栅66则完全地覆盖源极64、控制栅68、以及漏极72。第3B图所示的源极侧射入单元80与第3A图所示的功能相同。第3C图所示则为单元80的擦除模式偏压情形。利用此两相关联的擦除信号，在漏极92端为正电压(Vd)94且在控制栅端88为负值电压(Vcg)96。此处值得注意的是相同的擦除状态亦适用于第3A图的单元60。

由Y.Ma et al.于美国专利第5280446及5278439号所提出三相多晶硅快闪存储数组的源极侧射入单元，基本上较现有四端点单元拥有两种优点：第一，在写入模式时，源极侧射入单元提供较好的可程序效率而降低沟道电流的需求；第二，在擦除模式下，必要的隔离栅消除所谓”过度擦除”情形发生，避开无隔离栅单元所需面对的问题。根据三相多晶硅技术，Fukumoto的美国专利(第5394360号)亦提出对源极侧射入存储单元的多种形成方式。

快闪存储单元的基本应用包括：写入、擦除、以及读取。对一单元写入亦即将负电荷射至浮置栅。擦除一单元即将浮置栅上的负电荷移除，或将其置换为正电荷。读取一单元亦即利用浮置栅下流经漏极至源极沟道的电流流动情形，侦测浮置栅储存电荷的状态，借以得知为二位逻辑状态或是多及位准逻辑状态。

电荷由浮置栅传送至基底其主要的擦除机制为Fowler-Nordheim隧道效应。Haddad et al.等人揭示擦除一四端点单元的方法，其为利用一极大负值控制栅电压(如-12伏特至-17伏特)结合一低正值源极电压(如+0.5伏特至+5伏特)的方法。在擦除期间，在浮置栅与源极接面间重叠电容发生电荷转换。Caywood(美国专利第5235544号)揭示利用相同的方法(如Vcg＝-11伏特且Vd＝+5伏特)以擦除五端点单元，但选取栅端点必须为非主动(inactive)。此例中是在浮置栅与漏极接面间重叠电容发生电荷转换。两方法相同处为在单元擦除期间皆运用到两种信号：一为正值一为负值；且在基底保持地端电压。而相对低正值的擦除信号则直接可取得，无须由”标准5伏特电压源”打入电荷来供应。但控制栅的负值擦除信号需要密集地打入电荷以供应强电场使电子通过。如前所述，在改良技术中并不希望发生此类于负电压与正电压间所造成”震幅差异”的情形。特别是此类震幅差异会在某一单元介电部分产生过于集中的电压压力(voltage stress)。

在先进的存储芯片中，内含更高密度的存储单元与更小的晶体管，其所需的电源供应需降低低于”现有5伏特标准”的程度。因此，现今的电源供应标准重新设定为如3.3、2.5、或1.8伏特。在低电压供应的情况下，电压泵需要同时具正负电极以适用擦除状态。此时，正负电压间振幅差异因为三个原因而无法实现：(1)低位准电压(如3.3伏特)较”旧式5伏特标准”难以提升电压；(2)电压泵汲似受限于芯片上晶体管的截止电压，特别是在晶体管变得更小时；以及(3)因为存储单元的尺寸越来越小，数组译码器亦需随之变小以符合单元的结构，此使得在高压译码操作更加困难甚至无法作业。

本发明针对五端点源极侧射入的存储单元提供一种加强型擦除方法以改善单元的擦除效率。再者，为在基底隔离N井的”内部P井”中形成存储单元，由实验数据显示，在擦除操作时，若维持快速地擦除操作可使各类装置端点所需的电压达到较佳的振幅平衡。此可在制造规范下达到产品可靠度的好处。

因此，本发明的一目的即是提供一种新式的非挥发性存储单元装置及其操作方法，用以操作快闪存储单元，特别是在源极侧射入此单元以及其它非挥发性存储单元。

本发明的目的可以通过以下措施来达到：

一种非挥发性存储单元装置，包括：

一非挥发性存储单元，包括：

一源极区与一漏极区，位于一半导体基底中，且其间具有一沟道区；

一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；

一控制栅，位于该浮置栅上但与该浮置栅隔离；以及

一选取栅，位于该控制栅上但与该控制栅隔离，该选取栅延伸于该沟道区域的剩余部分，但与之相隔离；以及

一电供应源，在该浮置栅上擦除电荷期间用以供应负值电压至该选取栅。

一种擦除一非挥发性存储单元装置的操作方法，该存储单元包括一源极区与一漏极区，是位于一半导体基底中，且该源极区与该漏极区间具有一沟道区；一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；一控制栅，位于该浮置栅上但与该浮置栅隔离；以及一选择栅，位于该控制栅上但与该控制栅隔离，该选择栅并延伸至该沟道区的其余的部分，但与该沟道区的其余的部分隔离，该方法包括下列步骤：

(A)提供一负值电压至该选择栅。

一种非挥发性存储单元装置，包括：

一存储单元，包括：

一源极区与一漏极区，位于一半导体基底中一本体区内，且该源极区与该漏极区间具有一沟道区；

一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；以及

一控制栅，位于该浮置栅上但与该浮置栅隔离；

其中，该本体区与该基底电性隔离使该本体区可被独立地偏压。

一种擦除非挥发性存储单元装置的操作方法，该存储单元包括：一源极区与一漏极区，位于一半导体基底中一本体区内，且该源极区与该漏极区间具有一沟道区；一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；以及一控制栅，位于该浮置栅上但与该浮置栅隔离；其中，该本体区与该基底电性隔离使该本体区可被独立地偏压，该方法包括下列步骤：

(A)提供一电压至该本体区。

一种制造非挥发性存储单元装置的方法，包括下列步骤：

(A)电性隔离一半导体基底与其中的一本体区，使该本体区可独立地被施以偏压；

(B)形成一源极区与一漏极区，位于一半导体基底中一本体区内，且该源极区与该漏极区间具有一沟道区；

(C)形成一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；以及

(D)形成一控制栅，位于该浮置栅上但与该浮置栅隔离。

本发明相比现有技术具有如下优点：

关于五端源极侧射入单元已揭示于各类现有技术并刊载于技术书刊中，而本发明则是针对此类单元结构的擦除操作作进一部地探究。下述所将引用的实验数据是利用负值电压激活单元的选取栅端，首次被发现可改进擦除操作的功能。此类改进包括：(1)在擦除速度或是降低擦除电压方面改进擦除效率，且(2)选取栅与控制栅间的电压压力的降低使单元的可靠度获得改进。虽然此类改进在机构方面并不明显，但事实上其可在三代制程技术(包括0.35um、0.5um、0.6um光刻技术)获得稳定且可再现的表现，表示本发明可适用于所有三相多晶硅源极侧射入的单元。

本发明另一个优点是此五端点单元在一本体区(body region)中可被电性隔离半导体基底，使得此本体区可被单独地偏压。在一实施例中，此单元为一源极侧射入单元，其位于一般P型基底上一深N井中”内部P井”内。在操作期间，若”内部P井”被偏压在小的正电压值时极可达到较佳的擦除操作。为达到改进细线光刻制程技术的目的，较佳的擦除操作是定义为可在控制栅与漏极端的正负电压间形成良好的”振幅平衡”。此较佳的操作结果可使N沟道与P沟道晶体管操作在适中的截止位准，而无须不同的栅氧化层厚度或深二极管接面。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：

第1A图是显示基本四端点、漏极侧射入单元的剖面图；

第1B图是显示第1A图中存储单元的擦除模式的偏压状态；

第2A图是显示现有五端点快闪存储单元的剖面图；

第2B图是显示第2A图中存储单元的擦除模式的偏压状态；

第3A图是显示现有五端点、漏极侧射入单元的剖面图；

第3B图是显示另一现有五端点、漏极侧射入单元的剖面图；

第3C图是显示第3B图中存储单元的擦除模式的偏压状态；

第4A图所示为本发明中所采用的三种擦除信号；

第4B图是显示根据第4A图所示而得的实验数据；

第5A图所示为形成于”内部P井”中的五端点存储单元的剖面图，其利用深N井与基底相隔离；

第5B图是显示第5A图中存储单元的擦除模式的偏压状态；

第6图是显示根据第5B图所示而得的实验数据；以及

第7图是显示本发明中三种浮置栅单元所采用”内部P井”本体隔离结构的剖面图。

符号说明：

10、30、60、80、100、130、180、182、184~存储单元；12、32、62、82、102、132、174~P型基底；14、34、64、84、104、132、140~源极；16、38、68、88、108、144~控制栅；18、40、70、90、110、146~浮置栅；20、42、72、92、112、148~漏极；22、24、44、46、94、96、114、116、118、160、162、164、166~电源；36~侧壁栅；66、86、106、142~选取栅；136、138、170~内部P井；134、172~N井。

本说明书首先以五端点闪存为实例作说明。本发明适用于所有五端点源极侧射入存储单元结构，包括第2与3图所举的实例。新的存储单元结构具有可加以隔离的单元本体端点，此为优于现有单元结构之处。此特点可运用在四端点与五端点的快闪存储单元上。本发明将以较佳实施例揭露如下，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视后附的权利要求保护范围为准。

当选取栅下源极侧沟道部分被开启时，即通入一电压于漏极与源极端之间，五端点源极侧射入单元即所谓”被选取”。在此状况下沟道电流由储存于浮置栅上的电荷，亦即等效于控制栅所采用的电压所影响。为符合工程便利性以感测浮置栅储存电荷的状态，此处定义单元阀值电压(Vt)作为沟道刚开始导通1Ua电流所需的控制栅电压。更进一步定义写入状态为一相对高值Vt，其中超过储存在浮置栅上的负电荷(电子)；且擦除状态为一低值或负值Vt，其中在浮置栅上的负电荷呈现空乏或被正电荷置换。Vt(W)与Vt(E)分别表示在写入与擦除状态时单元的阀值电压，且Vt(W)＞Vt(E)，因此可产生二进制逻辑。

利用写入或擦除状态，或是结合两者亦可通过多级单元的阀值电压完成多级位准逻辑。为简化说明，本说明书以二进制的实例作说明，足以清楚地说明本发明的原理。而本发明相同地可应用在多级逻辑位准。

为辅助采用单元阀值电压(Vt)感测浮置栅电荷的状态，此可仅在固定控制栅电压下量测单元的电流作为等效指针。在一般情况下，为读取单元的状态，会对选取栅输入3.3伏特或5伏特电压，将小于Vt(W)的合适电压如4伏特输入控制栅，并将大约1伏特或2伏特的电压输入源极，而漏极与基底则接地。为应用在二进制的存储单元，存储单元的两逻辑位准”0”与”1”分别被定义为低电流(写入)状态与高电流(擦除)状态。此值得注意的是在读取状态下，依各应用实例而定，沟道电流为由漏极流向源极或由源极流向漏极。

一般写入源极侧单元的操作是将高正电压(如10伏特)输入控制栅，将适合电压(如约5伏特)输入漏极，并将选取栅设定为2伏特。源极与基底维持为地端电位。利用偏压特性，在接近浮置栅源极侧的单元导通沟道中产生热电子(hot)，其位于上述两串联沟道部分之间的区域。部分热电子被控制栅电压形成的垂直电场转向并射入浮置栅中。利用储存在浮置栅的过量电子，Vt值升高且单元处于”写入”状态。在读取模式操作期间，沟道电流被截止且位之逻辑状态为”0”。

传统上利用两重叠擦除信号，将高负值电压(如大约-11伏特)输入控制栅，大约5伏特电压输入漏极，源极为浮动的，且选取栅与基底接地，则单元可被擦除。第3C图显示现有技术所采用的擦除方法。电子由浮置栅移动至漏极间形成高电位，即所谓的福勒-诺尔德哈姆(Fowler-Nordheim)隧道效应。将浮置栅上储存的电子移除，或被一些正电荷取代，”擦除”状态的特征可利用低Vt达成。在读取模式期间，假若在此状态下被选取的单元电流为较高值(相对写入状态)，则纪录为逻辑状态”1”。

第4A图显示本发明第一实施例所采用的一般五端点源极侧射入存储单元100。单元100包括一P型基底102、N+源极104、选取栅106、控制栅108、浮置栅110、以及N+漏极112。在擦除期间，与现有技术中非主动选取栅状况相反，选取栅端106被依负值电压(Vsg)118激活(在擦除期间将正电压(Vd)114输入漏极112并将负电压(Vcg)116输入控制栅108)。在采用高控制栅电压(大约-10伏特)与合适的漏极电压(大约+5伏特)时，与第3C图中单元80相同地，第4A图中被致动的选取栅106被大约0伏特至-5伏特的负值电压偏压。举例而言，第4B图显示单元100擦除特性的选取栅偏压效应，擦除单元的阀值电压Vt(E)以在擦除操作期间选取栅的电压的函数绘于图标。第4B图的数据则是在控制栅电压为-10伏特、漏极电压为5伏特、而源极电压浮动且本体接地的情形下而取得。

擦除时间为500ms，此数据显示擦除阀值随选取栅电压呈线性变化。擦除性能的改良可利用选取栅的负偏压而达成。例如，将选取栅设为-5伏特，单元可擦除大约-4.8伏特的阀值电压。与传统接地的选取栅相较，当单元的擦除阀值大约为-3.9伏特时，在擦除效能上大约有1伏特的增益。此类选取栅的负值偏压所造成擦除模式加强效应为固定的(robust)，并且在各类不同的制程与单元尺寸中获得证实。

除擦除阀值深度获得的增益之外，此负值选取栅偏压对改进存储单元的可靠度亦有相当的帮助。以前述擦除状态为实例，比较第4A图与第3C图中因偏压导致单元介电质而产生电子压力。在第3C图所示的实例中，选取栅与控制栅间介电质的压力电压大约为10伏特，此为控制栅电压的最大振幅。而在第4A图的实例中，此电压被降低至5伏特，为现有实例的一半。在单元介电质的电压压力有效地”分配”于单元的两个不同的介电质间，所以不会发生现有技术中所出现的”热点(hot spot)”现象。站在存储数组可信度的观点来看，在内栅极介电层上降低电压压力会明显地使更少的电荷被保留下来，并使介电崩溃的相关单元失效。

如第5A图所示，采用选取栅的偏压效应并于”内部P井”中制造存储单元130可获得额外的好处。在P型基底132上形成N井134。接着，在N井134上形成内部P井136以形成存储单元130的本体。内部P井136是经由P+扩散138形成。单元130的其余部分尚包括源极140、选取栅142、控制栅144、浮置栅146、以及漏极148。此三井结构将存储单元130的本体与共基底132隔离，使得存储单元的本体(内部P井136)成为一主动端。第5B图显示擦除第5A图的单元130的偏压特性，包括正漏极电压(Vd)160，正本体电压(Vb)162，负选取栅电压(Vsg)164，以及负控制栅电压(Vcg)166。与现有技术不同地，本实施例中单元130的本体可独立于接地的共基底132而被偏压。

由第5图存储单元130的三组实验数据可显示此单元结构的操作优点，比较结果列于第6图中。图中擦除阀值被绘为每一偏压状态的擦除时间函数。实点线组表示上述第3C图中现有状态，其具有一非主动或接地的选取栅。虚点线组显示在-5伏特时对选取栅偏压的效果。对应在上述第4A与4B图的实验，此数据亦显示新选取栅偏压所得的擦除阀值获得改进的情形，校现有接地选取栅所得的曲线更深约1伏特。

第6图中交错符号组是对应第5B图的擦除情形，其中选取栅为-2.5伏特，且单元本体为+2.5伏特(亦即内部P井136)。控制栅电压设定为-7.5伏特，且漏极电压为+7.5伏特，此时源极为浮动的且共基底接地。选择此状况下所产生的结果完全等效于虚点线组。第6图显示出后者状况是在前者状况下加入一定值偏压2.5伏特至每一偏压值中而得。例如漏极电压由前者5伏特增加至7.5伏特，而控制栅电压由-10伏特增加至-7.5伏特，依此类推。因为单元的端点电压是参考芯片的共同地端或基底132，其与单元本体132利用N井134呈现电性隔离，对单独存储单元而言仅有单元端点的相对压差才有实质意义。虽然加入一定值偏压并未改变单元结构，但电压的置换明显的对电荷泵汲操作有很大的帮助。以下将对此点加以详述。

在具单一供应电压的芯片内，欲升高内部电路的电压需进行电荷泵汲。此泵汲所生电压的最大值受限于周边电路中各晶体管的崩溃电压。如上所述，任何正负泵汲电压位准间的振幅差异需要分别采用在栅极氧化层、亦即N沟道与P沟道晶体管的不同的接面崩溃电压，也因此成为缺点。然而将一偏压加入存储单元主体中，可让芯片在擦除期间的电荷泵汲所需正负电压的振幅达到平衡。在第6图的实例中，对此被偏压的单元主体而言，所须的正负电荷泵汲电压已获得正确地平衡，两者振幅皆等于7.5伏特。由第6图(交叉线组)所示数据证实无须牺牲擦除效能即可达成此项平衡。

注意第5A与3B图间的基本单元结构的相似处，明显地可以看出相同的隔离本体三井结构可适用于第3A、2A、与1A图中的单元，其中在P形基底上N井172中内部P井170包含两个五端点单元180与182，以及一个四端点单元184。

利用四个等效操作电压情况以比较结果，表1显示两信号、三信号、四信号状态下擦除本体被隔离的源极侧射入存储单元的擦除特性。基本上，行A表示现有技术所采用的方法，行B与C则表示本发明的第一与第二实施例的操作结果。行D将于下述讨论。每一状态是在固定的0.5秒内将单元擦除至相同Vt(E)即-4.8伏特。

    表1

	A	B	C	D
					漏极    Vd控制栅  Vcd选取栅  Vsg源极    Vs本体    Vb基底    Vsub	5-110F00	5-10-5F00	7.5-7.5-2.5F2.50	7.5-80F2.50
结果    Vt(E)	-4.8	-4.8	-4.8	4.8

在A行中，列出根据现有擦除方法操作一单元达到Vt(E)所需的条件，其中选取栅与本体为接地。在B行中，则列出根据本发明所建构的单元结构的操作条件。因选取栅偏压而提升效能使得所需控制栅电压振幅减少1伏特(即由-11伏特变为-10伏特)。而选取栅与控制栅间单元介电质的最大压力电压亦明显地降低。在第C行中激活本体端将额外偏压2.5伏特输入各单元端点中。维持相同的擦除阀值电压Vt(E)＝-4.8伏特，即可达成最高正与负擦除电压振幅的平衡，与现有单元结构(第B行)相较，对Vd与Vcg而言做高的擦除信号值仅为7.5伏特。由支持电路周边晶体管崩溃电压的观点来看，最大驱动电压由10伏特降低至7.5伏特的降幅对制造规范(fabrication margins)、制造合格率、以及产品使用寿命而言已相当足够。

第D行为本发明的另一实例适用于所有前述现有单元结构，包括第1A图所示的四端点结构的单元。在此例中选取栅为接地(或是在第四端点单元中并无选取栅)，而三井式结构仍提供显著地优点使本体可独立于接地基底而被偏压。与第A行所示的现有技术相较，虽然并不适用于第C行的条件，但第D行的条件却使峰值电压由11伏特降低至8伏特。而本发明提供一种机制，既使当选取栅在非偏压或未使的条件下改进操作擦除电压的振幅平衡。例如在四端点单元中可在浮置栅与源极间进行擦除操作，而漏极可保持浮动状态。

综上所述，本发明改进源极侧射入存储单元的擦除模式操作。在存储单元层中，负值的选取栅偏压改进擦除效能，减少栅极间介电质上不必要的电压压力，并加强存储单元的可信度。当与三井技术相结合时，此新的存储单元结构依据周边支持电路与制程需要降低所需的芯片电压。此类三井技术亦可扩展运用到接地与不需选取栅特征的实例。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视权利要求并结合说明书及附图为准。

Claims (44)

1.一种非挥发性存储单元装置，其特征是：包括：

一非挥发性存储单元，包括：

一源极区与一漏极区，位于一半导体基底中，且其间具有一沟道区；

一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；

一控制栅，位于该浮置栅上但与该浮置栅隔离；以及

一选取栅，位于该控制栅上但与该控制栅隔离，该选取栅延伸于该沟道区域的剩余部分，但与之相隔离；以及

一电供应源，在该浮置栅上擦除电荷期间用以供应负值电压至该选取栅。

2.如权利要求1所述的非挥发性存储单元装置，其特征是：

该沟道区的该第一部份相邻于该漏极区；以及

该半导体内存包括：

一电供应源，供应一正值电压至该漏极区，供应一负值电压至该控制栅，一负值电压至该选取栅，并使该源极区域的电位浮动，并使该基底连接地端电位作为一参考电压。

3.如权利要求2所述的非挥发性存储单元装置，其特征是：该基底为P型，且该源极与该漏极皆为N型。

4.如权利要求3所述的非挥发性存储单元装置，其特征是：擦除的漏极电压约为5伏特，控制栅极电压约为-10伏特，且选择栅极电压约为-5伏特。

5.如权利要求3所述的非挥发性存储单元装置，其特征是：该非挥发性存储单元为一快闪电可擦可编程只读存储器。

6.如权利要求2所述的非挥发性存储单元装置，其特征是：该选择栅更延伸至该整个控制栅与该漏极与该源极区域。

7.一种擦除一非挥发性存储单元装置的操作方法，该存储单元包括一源极区与一漏极区，是位于一半导体基底中，且该源极区与该漏极区间具有一沟道区；一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；一控制栅，位于该浮置栅上但与该浮置栅隔离；以及一选择栅，位于该控制栅上但与该控制栅隔离，该选择栅并延伸至该沟道区的其余的部分，但与该沟道区的其余的部分隔离，其特征是：该方法包括下列步骤：

A)提供一负值电压至该选择栅。

8.如权利要求7所述的擦除非挥发性存储单元装置的操作方法，该沟道区之第一部份系邻近于该汲极区，其特征是：其特征是：且该方法更包括下列步骤：

B)提供一正值电压至该漏极区域；

C)提供一负值电压至该控制栅；

D)使该源极区域的电位浮动；

E)提供该基底一接地电位作为一参考电位。

9.如权利要求8所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该基底为P型，且该源极区与漏极区为N型。

10.如权利要求9所述的擦除一非挥发性存储单元装置操作的方法，其特征是：其中步骤A)中该负值电压大约为-5伏特，其中步骤B)中该正值电压大约为5伏特，其中步骤C)中该负值电压大约为-10伏特。

11.如权利要求9所述的擦除一非挥发性存储单元装置操作的方法，其特征是：其中该非挥发性存储单元为一快闪电可擦可编程只读存储器。

12.一种非挥发性存储单元装置，其特征是：包括：

一存储单元，包括：

一源极区与一漏极区，位于一半导体基底中一本体区内，且该源极区与该漏极区间具有一沟道区；

一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；以及

一控制栅，位于该浮置栅上但与该浮置栅隔离；

该本体区与该基底电性隔离使该本体区可被独立地偏压。

13.如权利要求12所述的非挥发性存储单元装置，其特征是：还包括擦除该存储单元的结构，包括：

一第一装置，供应一正值电压至该漏极区；

一第二装置，供应一负值电压至该控制栅；

一第三装置，供应一正值电压至该本体区；

一第四装置，使该源极区电位浮动；以及

一第五装置，连接该基底至地端电位作为一参考电压。

14.如权利要求13述的非挥发性存储单元装置，其特征是：其中该非挥发性存储单元还包括：

一第一井区，位于该基底中且具一第一导电形式，该基底具与该第一导电形式相反的一第二导电形式；以及

一第二井区，位于该本体区中，具与该第一导电形式相反的一导电形式。

15.如权利要求14所述的非挥发性存储单元装置，其特征是：其中该浮置栅与该控制栅延伸至全部该沟道区上。

16.如权利要求15所述的非挥发性存储单元装置，其特征是：其中该基底与该第二井区为P型，该第一井区与该源极区与该漏极区为N型。

17.如权利要求16所述的非挥发性存储单元装置，其特征是：其中在擦除期间，该漏极电压约为7.5伏特、该控制栅电压约为-8伏特、且该本体电压约为2.5伏特。

18.如权利要求16所述的非挥发性存储单元装置，其特征是：其中该非挥发性存储单元为一快闪电可擦可编程只读存储器。

19.如权利要求15所述的非挥发性存储单元装置，其特征是：其中在擦除该单元期间，提供一正电压至该源极区，且使该漏极区电压为浮动。

20.如权利要求19所述的非挥发性存储单元装置，其特征是：其中该浮置栅与该控制栅延伸至邻近该漏极区的该沟道区上的第一部分，该存储单元还包括：

一侧壁栅极，位于该沟道区的剩余部分上，但与的隔离，且该侧壁栅亦与该浮置栅与该控制栅隔离。

21.如权利要求14所述的非挥发性存储单元装置，其特征是：其中该浮置栅与该控制栅延伸至邻近该漏极区的该沟道区上的第一部分，该存储单元还包括：

一选取栅，位于该控制栅上但与该控制栅隔离，该选取栅延伸于该沟道区域的剩余部分，但与的相隔离；以及

一电源，在擦除该单元期间提供一小于或等于0伏特的电压至该选取栅。

22.如权利要求15所述的非挥发性存储单元装置，其特征是：其中该选取栅延伸至一部份该控制栅上。

23.如权利要求22项所述的非挥发性存储单元装置，其特征是：其中该基底与该第二井区为P型，该第一井区与该源极区与该漏极区为N型。

24.如权利要求23所述的非挥发性存储单元装置，其特征是：其中在擦除该非挥发性存储单元期间，该漏极电压约为7.5伏特、该控制栅电压约为-7.5伏特、该选取栅电压约为-2.5伏特、且该本体电压约为2.5伏特。

25.如权利要求23所述的非挥发性存储单元装置，其特征是：其中在擦除该非挥发性存储单元期间，该漏极电压约为7.5伏特、该控制栅电压约为-8伏特、该选取栅电压约为0伏特、且该本体电压约为2.5伏特。

26.如权利要求21所述的非挥发性存储单元装置，其特征是：其中该选取栅延伸于全部该控制栅、漏极区以及源极区上。

27.一种擦除非挥发性存储单元装置的操作方法，该存储单元包括：一源极区与一漏极区，位于一半导体基底中一本体区内，且该源极区与该漏极区间具有一沟道区；一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；以及一控制栅，位于该浮置栅上但与该浮置栅隔离；其中，该本体区与该基底电性隔离使该本体区可被独立地偏压，其特征是：该方法包括下列步骤：

A)提供一电压至该本体区。

28.如权利要求27所述的擦除非挥发性存储单元装置的操作方法，其特征是：还包括下列步骤：

B)供应一正值电压至该漏极区；

C)供应一负值电压至该控制栅；

D)使该源极区电位浮动；以及

E)连接该基底至地端电位作为一参考电压，

其中，在本体区中的电压为正值。

29.如权利要求28所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该单元还包括：一第一井区，位于该基底中且具一第一导电形式，该基底具与该第一导电形式相反的一第二导电形式；以及一第二井区，位于该本体区中，具与该第一导电形式相反的一第二导电形式。

30.如权利要求29所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该浮置栅与该控制栅延伸至全部该沟道区上。

31.如权利要求30所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该基底与该第二井区为P型，该第一井区与该源极区与该漏极区为N型。

32.如权利要求29所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中步骤A)中的电压约为2.5伏特，步骤B)中的正电压约为7.5伏特，步骤C)中的负电压约为-8伏特。

33.如权利要求31项所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该非挥发性存储单元为一快闪电可擦可编程只读存储器。

34.如权利要求30所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中在步骤B)还包括：

在擦除该单元期间，提供一正电压至该源极区，且使该漏极区电位为浮动。

35.如权利要求34所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该浮置栅与该控制栅延伸至邻近该漏极区的该沟道区上的第一部分，该存储单元还包括一侧壁栅极，位于该沟道区的剩余部分上，但与的隔离，且该侧壁栅亦与该浮置栅与该控制栅隔离。

36.如权利要求29所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该浮置栅与该控制栅延伸至邻近该漏极区的该沟道区上的第一部分，该存储单元还包括一选取栅，位于该控制栅上但与该控制栅隔离，该选取栅延伸于该沟道区域的剩余部分，但与的相隔离，还包括下列步骤：

D)在擦除该单元期间提供一小于或等于0伏特的电压至该选取栅。

37.如权利要求36所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该选取栅延伸至一部份该控制栅上。

38.如权利要求37所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该基底与该第二井区为P型，该第一井区与该源极区与该漏极区为N型。

39.如权利要求38所述的擦除非挥发性存储单元装置的方法，其特征是：其中步骤A)中的电压约为2.5伏特，步骤B)中的正电压约为7.5伏特，步骤C)中的负电压约为-7.5伏特，且步骤D)中的电压约为-2.5伏特。

40.如权利要求38所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中步骤A)中的电压约为2.5伏特，步骤B)中的正电压约为7.5伏特，步骤C)中的负电压约为-8伏特，且步骤D)中的电压约为0伏特。

41.如权利要求36所述的擦除非挥发性存储单元装置的操作方法，其特征是：其中该选取栅延伸于全部该控制栅、漏极区以及源极区上。

42.一种制造非挥发性存储单元装置的方法，其特征是：包括下列步骤：

A)电性隔离一半导体基底与其中的一本体区，使该本体区可独立地被施以偏压；

B)形成一源极区与一漏极区，位于一半导体基底中一本体区内，且该源极区与该漏极区间具有一沟道区；

C)形成一浮置栅，位于该沟道区上但与该沟道区的一第一部份隔离；以及

D)形成一控制栅，位于该浮置栅上但与该浮置栅隔离。

43.如权利要求42所述的制造非挥发性存储单元装置的方法，其特征是：还包括下列步骤：

E)在该基底上形成一第一井区；以及

F)在该第一井区中形成一第二井区，该第二井区形成该本体区。

44.如权利要求43所述的制造非挥发性存储单元装置的方法，其特征是：其中该基底与该第二井区为P型，该第一井区与该源极区与该漏极区为N型。

45.如权利要求44所述的制造非挥发性存储单元装置的方法，其特征是：其中该非挥发性存储单元为一快闪电可擦可编程只读存储器。

Images