CN1378721A

CN1378721A - 处理cdma－无线发送机上的数字数据信号的装置和方法

Info

Publication number: CN1378721A
Application number: CN00813958A
Authority: CN
Inventors: M·多伊奇; P·荣格; J·普莱钦格; P·施米特; M·施奈德; T·科拉
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 1999-10-06
Filing date: 2000-09-28
Publication date: 2002-11-06
Anticipated expiration: 2020-09-28
Also published as: EP1219039A1; US20020131385A1; US7583638B2; EP1219039B1; JP2003511889A; DE19948370A1; JP3524905B2; CN1223105C; WO2001026242A1; DE50003027D1

Abstract

本发明涉及到在CDMA无线发送机上处理数字数据信号的装置,包括信道化装置(SC),频谱成形装置(ESF)和频率修正装置(FK)。信道化装置印上属于任何个性化信道上面的数字数据信号的CDMA编码和频谱成形装置(ESF)将数字的,个性化的信道数据信号进行频谱成形处理和频率修正装置(FK)将数字的频谱成形数据信号进行频谱移位处理。

Description

处理CDMA-无线发送机上的数字数据信号的装置和方法

本发明涉及到用于处理CDMA-无线发送机上的数字数据信号的装置和方法。

第一代蜂窝式移动无线系统(例如AMPS(高级移动电话业务)，NMP(北欧移动电话)，TACS(全接入通信系统)，C-网路)可以将具有最大数据率为2 kbit/s的语言进行传输和直到1992年还在使用。第二代移动无线系统(例如泛欧洲的GSM(全球移动通信系统))使数据率大约为10 kbit/s的语言和数据的传输成为可能。目前世界范围从事于开发第三代移动无线系统，特别是UMTS(万能移动无线通信系统)的无线发送机/-接收机。因为为了传输多媒体(也就是说语言/数据/视频)第三代移动无线系统安排了与第二代相比较显著提高的数据率2Mbit/s，在开发可以胜任能源消耗尽可能小(也就是说长的电池寿命)的这样高数据率的发送机系统和接收机系统时存在非常大的困难。

第三代移动无线系统使用作为多次存取方法的码分多址(CDMA：码分多址)。在CDMA时所有用户占据同一个频率范围，然而对于或者从每个用户来的无线信号的编码是不同的。通过不同的编码使用户分离成为可能。

在移动无线发送机中一般来说已知将准备发送的信号进行频谱成形(滤波)以及必要时将其中间频率进行频率修正。这两种措施的目的在于将发送信号涉及到其带宽和频率位置与所希望的通信信道相匹配。通常在发送信号的数字模拟转换之后不仅将滤波而且将频率修正用模拟的发送信号进行。

以下任务以本发明为基础，在CDMA无线发送机上建立处理数字数据信号的装置和方法，这实现了特别有效和廉价的发送信号的信号处理和因此适用于高的数据率。本装置或者本方法应该特别适合于UMTS。

以本发明为基础的任务是通过权利要求1和9的特征解决的。

然后CDMA-信道化(CDMA编码)，频谱成形和频率修正所有都是通过数字信号处理进行的。在其中通过仿真计算可以显示出，在能源效率，硬件费用和可以达到的最大数据处理速度的观点下通过按照本发明的顺序达到比较好的实现CDMA信道编码-频谱成形-频率修正的目的。

为了在频率修正时可以达到高精度，有益的是，如果从频谱成形装置输出的数字的频谱成形的数据信号比在信道化装置输出的数字的信道个性化的数据信号有M-倍高的数据率。其中M是一个整数M≥2。

按照本发明第一个优异的实施变型，频率修正装置包括一个乘法器，借助于这个乘法器将窄带的频率修正序列与频谱成形的数据信号相乘。在这种情况下频率修正装置需要的硬件费用维持很小。

用于实现频率修正装置的第二个变型在于，这个装置包括一个计算装置，计算装置借助于CORDIC算法从频谱成形的数据信号中计算出频率修正的，频谱成形的数据信号。这种变型需要比较多的硬件，然而其优点是可以在原理上不受限制的精度进行频率修正。

本发明在变化的扩展系数Q的CDMA编码情况下，也被称为OVSF(正交变化扩展系数)编码。Q例如可以是采取4和512之间的一个数值。

为了在数据信号中印上基站标志可以安排一个复数的倒频装置。有益的是这个位于信道化装置和频谱成形装置之间的信号路径上。

如果在信号路径上安排一个加权装置，这个将数据序列的每个数据符号与加权系数相乘，有益的是这个位于信道化装置前面的信号路径上。

有益的是将上述装置构成为逻辑切换网络，也就是说没有获得微计算机或者运算处理器。因此达到了最大的处理速度。

将本发明其他实施形式叙述在从属权利要求中。

下面借助于一个实施例在附图基础上叙述本发明；在附图中表示：

附图1无线发送机的一个框图用于一般叙述在无线发送机上的信号处理；

附图2在附图1上表示的调制器装置的框图；

附图3在附图2上表示的四个信号调制器-逻辑电路的电路图；

附图4用框图形式表示按照本发明的频率修正装置的两个变型；和

附图5附图3频谱成形装置的电路图。

附图1表示了使用在移动无线系统基站或移动站上的无线发送机的发送装置SE的已知原理性结构。

发送装置SE接收(例如由麦克风产生的)模拟的源信号QS和将这个引导到编码器COD。编码器COD包括没有表示的模拟数字转换器用于将源信号QS数字化和此外可以包括源编码器、信道编码器、重叠器和成块器，这些将数字化的源信号QS用适当的方法进行源编码，误差保护编码、嵌套和分成数据块。

编码器COD输出一个二进制数据信号，这是由数据符号d₀，d₁，...的数据序列{d_n}组成的。数据符号d₀，d₁，...例如可以采取数据储备{-1，1}。

将数据序列{d_n}输入到调制器装置MOD，这对每个数据符号印上用户个性化的(或一般来说：对于一个逻辑信道专门的)CDMA扩展编码和将数据序列对于经过高频载体的发射进行频谱成形(也就是进行调制)。

此外调制器装置MOD将数据信号分成同相的(I)分支和求积分的(Q)分支。将调制器装置MOD输出的I-和Q-信号分量输入到数字模拟转换器DAC中，这个产生相应的模拟I-和Q-信号分量。将这些各自在混合级MI1或者MI2中借助于频率f的相位相互错位90°的高频载体进行高混频，重叠和经过一个天线作为无线信号发射出去。

附图2表示了在调制器装置MOD中进行的数据处理过程。在其中通过白框代表的处理过程是直接在硬件上实施的，在灰框中的处理过程是借助于公司软件实现的。

倒频编码存储器VC-S，CMDA编码存储器CDMA-C-S和存取编码存储器ZC-S与中央的调制器-逻辑电路MOD′是连接的。倒频编码存储器VC-S可以存储多个倒频编码S_i，i＝1，2，...，和CDMA编码存储器可以存储多个CDMA-编码C_i，i＝1，2，...，和存取编码存储器ZC-S可以存储一个存取编码Z。

每个倒频编码S_i是确定的基站的一个标志。如果发送装置SE位于基站上，则在VC-S中只存储一个倒频编码S(即属于这个基站的倒频编码)。

如已经叙述过的每个CDMA编码定义一个逻辑信道。将不同的逻辑信道主要使用于用户分离。在其中不是将一个确定的CDMA编码固定地分配给一个确定的用户(也就是说一个确定的移动站)，而是在基站和移动站之间通话接收时“议定”一个适当的CDMA编码。因此CDMA编码存储器CDMA-C-S连续得到很多CDMA编码C_i。

将存取编码Z只在通话开始时用于通话开始的信令化。下面对它不详细叙述。

存储器VC-S，CDMA-C-S和ZC-S经过编码选择导线CAL与控制装置ST连接。控制装置ST通过输出编码号码k和l确定时间点和识别应该应用在调制器逻辑电路MOD′上的各个编码S_k和C_l。

此外调制器逻辑电路MOD′是与频率修正编码计算单元FKC-BE和与加权编码计算单元GC-BE连接的。FKC-BE和GC-BE在控制装置ST提供的随着时间变化的控制信号基础上连续地计算频率修正编码F或者加权编码W的现实版本。将频率修正编码F和加权编码W同样输入给调制器-逻辑电路MOD′。

如下面还要详细叙述的，数字发送信号的一个有目标的频谱位移可以借助于频率修正编码F起到补偿接收机和发送机之间不希望的频率失调(例如由于振荡器漂移，多普勒效应等)的作用。

加权编码W使输出信号的电平平衡成为可能，下面同样还要详细叙述。

附图3表示了调制器逻辑电路MOD′结构的详细细节。调制器逻辑电路MOD′与在附图2上表示的调制器逻辑电路MOD′的区别只在于，它有四个数据输入端D1，D2，D3和D4和因此适合于同时建立四个逻辑信道。由于信道方式相同的结构将附图2和3的两种调制器电路用同样的参考符号MOD′标志。

在数据输入端D1，D2，D3和D4加上具有数据符号率为1/T_s的二进制数据序列{d_n1}，{d_n2}，{d_n3}和{d_n4}。在其中T_s表示单个数据符号d_n1(或者d_n2，d_n3，d_n4)的时间周期。单个的数据符号d_n1，d_n2，d_n3，d_n4又可以采取数据储备{1，-1}。

在(选件的)加权单元WG中将数据符号(字宽1)通过与加权编码W1.W2，W3和W4的元素(加权系数)w1，w2，w3或者w4相乘用符号节拍进行加权。此外加权单元WG有四个乘法器M，这将数据符号d_n1与加权系数w1，数据符号d_n2与加权系数w2等相乘。在加权单元WG输出端提供的数据信号的字宽为q_we＞1。其信号率1/Ts没有改变。

将加权系数w1，w2，w3，w4可以理解为“声强系数”。通过使用信道方式不同的加权系数w1，w2，w3，w4可以考虑关于不同信道不同的无线距离和/或当使用信道方式不同扩展系数Q时将因此造成的不同的信道能量进行补偿。

将加权的数据序列{d_n1}，{d_n2}，{d_n3}和{d_n4}被扫描级A1，A2，A3，A4用过扫描(过扫描系数Q)进行扫描。因此将每个信号路径上的信号率从1/T_s提高到1/T_c，其中T_c表示块时间周期，这代表以后的CDMA扩展编码的时间基准。因此过扫描系数Q也被称为扩展系数Q。它可以是信道方式不同的和在4和512之间，也就是说T_s＝4T_c...512T_c。

在第三代移动无线的UMTS发送装置情况下信号率在扫描级A1，A2，A3，A4的输出端为每秒3，84×10⁶扫描。

然后将Q倍过扫描的数据符号d_n1，d_n2，d_n3，d_n4在扩展编码器SC中通过印上信道专门的，数字的扩展编码序列进行扩展编码。

从第一个数据输入端D1输入的每个数据符号d_n1借助于乘法器M乘上由Q数字的块c₁(字宽1)构成的第一个扩展编码序列C1。涉及到从其他数据输入端D2，D3，D4输入的数据符号d_n2，d_n3，d_n4进行相应的处理。扩展编码序列C1，C2，C3，C4各自相当于在附图2上被选定的扩展编码序列C₁。通过印上扩展编码序列C1，C2，C3，C4每个数据符号d_n1，d_n2，d_n3，d_n4得到同样一个其信道的“手指印”。在扩展编码器SC的输出端提供了具有数据率为1/T_c-也就是说块率-和(不改变)字宽为q_we的扩展编码的数据信号。

在扩展编码器SC后面的信号路径上有一个信道加法器CA。信道加法器CA包括两个用块节拍工作的加法器AD1，AD2。加法器AD1将来源于数据输入端D1，D3的信号数据相加和加法器AD2将来源于数据输入端D2和D4的信号数据相加。在信道加法器CA的两个输出端出现具有信号率为1/T_c和(有时提高的)字宽为q_ca的数据信号。

将一个复数的倒频器CS用于将基站识别印在数据信号上。为了这个目的将从信道加法器CA输出的信号用已经表示的方法与整数的倒频编码序列S的元素的实数部分或者虚数部分s_q或者s_i(对应于在附图2上被选定编码的相应的乘法器输入端的字宽是1)相乘和随后如表示的交叉相加。此外将复数的倒频器CS用于产生发送信号的I-和Q-信号分量，在复数的倒频器CS的输出端提供具有信号率为1/T_c和必要时改变字宽q_sc的发送信号I-和Q-信号分量。

将这两个信号分量输入给频谱信号成形装置ESF的输入端E1，E2。频谱信号成形装置ESF在其输出端A1，A2提供提高M倍信号率的频谱成形的(也就是说调制的)I-或者Q-信号分量。频谱信号成形装置ESF在附图5上还要详细叙述。

频率修正装置FK是连接在频谱信号成形装置ESF的后面。附图3表示了这种频率修正装置FK的第一个实施变型。这个实施变型每个信号分量包括两个乘法器M，借助于乘法器将频率修正序列F的复数元素的实数部分f_r和虚数部分f_i用提高M倍的信号率与相应的信号分量相乘。然后将与实数部分f_r相乘的相乘结果在一个逆变的加法器AD1′上相减和然后将与虚数部分f_i相乘的相乘结果在一个加法器AD2′上相加。

频率修正装置FK在结构上与复数的倒频器CS相同和与后者的区别仅在于，实数部分和虚数部分f_r和f_i字宽为q_fc＞1和已经叙述过的频率修正是用提高M倍的信号率进行的。在频率修正装置FK的输出端出现具有字宽各自为q_out和信号率为M/T_c的I-和Q-信号分量。

附图4用于说明在附图3上表示的频率修正装置FK的功能方式以及一个变型。

不仅位于发送装置SE(见附图1)而且位于相应的接收装置上的(没有表示)本机振荡器，这个由制造条件决定了可能有一些不同的频率和此外显示出与温度有关和与压力有关的频率漂移。因此一般来说发送机频率和接收机频率是有区别的。在发送方向和接收方向之间出现的频差Δf的其他原因追溯到在相互相对移动的发送机和接收机时的多普勒频移。

在逆变的加法器ADD上连续重复求出这个频差Δf。假设频差Δf(至少短时的)在时间上是恒定的，如在由逆变加法器ADD的输出端表示的频差Δf在时间上面的示图说明的。

将积分环节INT连接在逆变加法器ADD后面。在积分环节INT的输出端提供了由于频移Δf产生的相位差Δ。当时间恒定的频差Δf时所属的振动相位线性地相互移开，也就是说Δ随着时间线性地增加(见关于积分环节INT输出端的示图)。

按照附图4表示的在点划线上面的和与附图3表示的频率修正装置FK相当的第一个变型，从相位差Δ计算出频率修正序列F。为此将数据存储器SP连接在积分环节INT的后面，在存储器中将所属的(也就是说相位移为Δ)余弦函数扫描值的数据组存放在每个相位差Δ中。将相应的数据组(见关于数据存储器SP输出端的示图)输入给一个选件的插补滤波器IP。在需要时数字插补滤波器IP生成扫描中间值，这样从插补滤波器IP输出的频率修正序列F与进入频率修正装置FK的I-或者Q-信号分量有同样的信号率M/T_c。

连接在插补滤波器IP后面的乘法器相当于在附图3上的频率修正装置FK的乘法器M。

在附图4上在点划线下面表示了产生频率修正的I-和Q-信号分量的第二个变型。在这种情况下将从积分环节INT输出的相位差信号Δ输入给中央单元CPU。一般来说中央单元CPU包括一个计算装置RW和一个程序存储器PS。将CORDIC-(协调旋转数字计算机语言)算法基础上的三角学函数计算程序存放在程序存储器PS中。计算装置RW执行计算程序。将中央单元CPU可以实现为所谓的管道-CORDIC-处理器。

中央单元CPU从信号成形装置ESF的输出端直接接收I-和Q-信号分量和在其输出端提供频率修正的I-和Q-信号分量。在这种情况下将频率修正装置FK(见附图3)由中央单元CPU代替，和将附图2上表示的公司软件/硬件-划分涉及到MOD′的VC-S和输出端的部分进行改进。在附图4上面部分叙述的产生频率修正的I-和Q-信号分量的重要优点在于，当使用CORDIC算法时可以达到原则上任意高的频率修正精度，因为在原理上可以将CORDIC-处理器的颗粒化作成任意的小。与此有关例如可以参考文献Shaoyun Wang，等“正弦和余弦生成器的颗粒化管道CORDIC处理器”1996年IEEE声音，语言和信号处理国际会议文集，亚特兰大，GA，3299-3302页，1996。

与之相反第一个变型(也就是说使用存储器SP和插补滤波器IP)有计算费用便宜和因此比较快的数据处理的优点。

附图5用框图形式表示了频谱信号成形装置。

将还没有被滤波的I-和Q-信号分量各自输入给具有十个存储位置T1，T2....，T10的移位寄存器SR。每个存储位置T1，T2，...，T10存储一个数据字字宽为q_sc。将数据字用块节拍1/T_c移动通过移位寄存器SR。

各自四个分支点位于两个移位寄存器SR的每个存储位置T1，T2，...，T10上，则每个移位寄存器SR一共有40个分支点。将两个移位寄存器SR一共80个分支点输入给一个乘法单元MUXE。

乘法单元MUXE包括40个乘法器MUX1，MUX2，...，MUX40。每个乘法器MUX1，MUX2，...，MUX40有两个乘法器输入端。将I-信号路径上的移位寄存器SR的第一个存储单元T1的第一个分支点引导到第一个乘法器MUX1的一个乘法器输入端上和将Q-信号路径上的移位寄存器SR的第一个存储单元T1的第一个分支点引导到第一个乘法器MUX1的第二个乘法器输入端上。用模拟方法各自将两个移位寄存器SR的第二个分支点引导到第二个乘法器MUX2的两个乘法器输入端，...，和将移位寄存器SR的两个第四十个分支点引导到第四十个乘法器MUX40的两个乘法器输入端。

乘法器MUX1，MUX2，...，MUX40连续交替地引导来源于I-和Q-信号分量的信号字，其中在乘法器MUX1，MUX2，...，MUX40中存在用于缓冲存储瞬时正巧没有在乘法器输出端输出的信号字的缓冲存储器。

在乘法单元MUXE的四十个输出端已经存在I-和Q-信号分量的具有信号率为2/T_c(交替地)字宽度为q_sc的信号字。

将乘法单元MUXE的四十个输出输入给一个滤波电路FS。滤波电路FS包括四十个乘法器MUX1，MUX2，...，MUX40以及四个加法器ADD1，ADD2，ADD3和ADD4。每个乘法器MUX1，MUX2，...，MUX40将乘法单元MUXE的输出信号与唯一的滤波系数g₁，g₂，...，g₄₀相乘。将滤波系数g₁，g₂，...，g₄₀通过频谱的滤波函数(也就是说滤波电路的传输函数)具有四倍过扫描的十个扫描值进行确定。

频谱的滤波函数可以是RRC-(根部凸起的余弦)函数。这样的滤波电路被称为RRC-滤波电路。RRC函数是通过函数关系

(1+cosx)^1/2/2^1/2在范围0≤x≤π)中定义的，这个反映了在频谱范围中的滤波侧边的曲线。

加法器ADD1，ADD2，ADD3，ADD4各自有十个加法输入端。加法器ADD1的十个加法输入端是与乘法器M1，M5，M9，M13，M17，M21，M25，M28，M33和M37的输出端连接的，加法器ADD2的输入端是与乘法器M2，M6，M10，M14，M18，M22，M26，M29，M34和M38的输出端连接的，等。用另外的话说四个加法器ADD1至ADD4是属于移位寄存器的每个存储位置T1，T2，...，T10的四个分支点的。

解乘法单元DMUXE是连接在滤波电路FS后面的。解乘法单元DMUXE首先将涉及到I-和Q-信号分量的每个加法过程解乘法和随后各自分开地将I-信号分量和Q-信号分量乘以四个加法器ADD1，ADD2，ADD3，ADD4的结果。用这种方法在频谱信号成形装置ESF的输出端A1产生四倍过扫描的(被滤波的)I-信号分量和在输出端A2产生四倍过扫描的(被滤波的)Q-信号分量。

Claims

1.处理在CDMA-无线发送机上数字数据信号的装置，

-具有一个信道化装置(SC)，在其中将信道个性化的CDMA编码(C1；C1，C2，C3，C4)印在数字数据信号上，

-具有一个频谱成形装置(ESF)，在其中将数字的、信道个性化的数据信号进行频谱成形，和

-具有一个频率修正装置(FK)，在其中将数字的、频谱成形的数据信号进行频谱移动。

2.按照权利要求1的装置

其特征为，

-频谱成形装置(ESF)输出的数字的、频谱成形的数据信号有比信道化装置(SC)输出的数字的、信道个性化的数据信号高M-倍的信号率，其中M是一个整数M≥2。

3.按照权利要求1或2的装置，

其特征为，

-频率修正装置(FK)包括一个乘法器(M)，借助于乘法器将窄带的频率修正序列(F)与数字的，频谱成形的数据信号相乘。

4.按照权利要求1或2之一的装置，

其特征为，

-频率修正装置(FK)包括一个计算装置(RW)，这个通过使用CORDIC算法从数字的、频谱成形的数据信号中计算出频率修正的、频谱成形的数据信号。

5.按照上述权利要求之一的装置，

其特征为，

-使用变化的扩展系数Q，特别是4≤Q≤512的CDMA编码(C1；C1，C2，C3，C4) 。

6.按照上述权利要求之一的装置，

其特征为，

-在信道化装置(SC)和频谱成形装置(ESF)之间的信号路径上安排了复数的倒频装置(CS)，这将一个基站标志印在数字的、信道个性化的数据信号上。

7.按照上述权利要求之一的装置，

其特征为，

-在信道化装置(SC)前面的信号路径上安排了一个加权装置(WG)，这个将数据序列的每个数据信号与加权系数(w1，w2，w3，w4)相乘。

8.按照上述权利要求之一的装置，

其特征为，

-将信道化装置(SC)、频谱成形装置(ESF)和频率修正装置(FK)构成为逻辑切换网络。

9.处理在CDMA-无线发送机上的数字的数据信号的方法，在其中

-将信道个性化的CDMA编码(C1，C2，C3，C4)印在一个数字的数据信号上，

-将数字的、信道个性化的数据信号进行频谱成形，和

-为了进行频率修正将数字的、频谱成形的数据信号进行频谱移位。

10.按照权利要求9的方法，

其特征为，

-在频谱成形数据信号上的数字频率修正是用一个节拍率进行的，这个比数字数据信号的数据符号率高(Q×M)倍，在其中Q是所使用的CDMA编码(C1；C1，C2，C3，C4)的扩展编码和M是一个整数M≥2。

11.按照权利要求9或10的方法，

其特征为，

-数字频率修正是通过窄带的频率修正系列(F)与数字的、频谱成形的数据信号相乘进行的。

12.按照权利要求9或10的方法，

其特征为，

-数字的频率修正是通过CORDIC-算法从数字的、频谱成形的数据信号中计算出频率修正的数据信号进行的。