CN1375102A - 表面尺寸减小的调出存储器 - Google Patents

Abstract

对包括一个被搜索数据的存储器单元进行定位的一个存储器系统和方法,它使用数目有限的行,由此减少存储器的表面大小,而同时通过将该搜索限制到具有一个预定特征的单元而加速这个搜索处理过程。这个存储器系统包括一个地址总线和一个数据总线,一个行选择器和一个列选择器和一个2维存储器单元阵列,每一个存储器单元包括一个掩码电路,一个比较器电路,一个用于保存比较结果的存储器比特,在某些实施方式中,这个存储器单元也包括一个范围确定电路。这个存储器可以工作在一个读和写模式,或者它可以工作在一个新的、快速的搜索模式。

Description

表面尺寸减小的调出存储器

技术领域

本发明涉及具有一个调出功能的存储器或者调出存储器(COM)。在本发明申请的框架工作内，一个调出功能是被定义为搜索一个存储器的功能，其中：1)在总的存储器单元中，一部分存储器单元被选择来在其上进行搜索；2)需要被搜索的一个值被提供在一个总线上；3)这个存储器在一个总线上返回具有与该数据匹配的一个存储器单元的地址，这个存储器单元是在在所有被选择的存储器单元中沿一预定方向上的最高地址。在对包括所请求数据的存储器单元进行定位时，这个调出功能就避免了对所有存储器单元进行扫描，由此就显著地减少了操作时间。具有一个调出功能的存储器的示例已经在专利申请PCT/IL00/00121中被进行了描述，该申请的申请人是MemCall。PCT/IL00/00121的调出存储器具有一个并行的结构，其中每一个存储器单元被独立地连接到一个地址总线，一个数据总线和一个开始总线。结果，存储器操作的响应时间就与存储器的规模无关，与被搜索数据的位置或者实现“该调出功能”所需要的逻辑门的数目无关。

背景技术

PCT/IL00/00121的调出存储器的特征在于需要被搜索的数据被设置在地址总线上。当这个器件工作在“调出”模式时，每一个存储器单元将通过地址线而被传送到该单元的数据与被保存在该单元中的数据进行比较。在这个比较导致几个单元发生了“匹配”条件的情形下，然后，一单个匹配的存储器单元的地址就被设置在数据总线上。这个特定存储器单元必须满足下面的条件；1)具有一个在一预定方向上比一个预定设置的值，所谓的开始值，小的地址值，和2)在所有具有匹配数据的单元中，其地址值离这个开始值最近，并且满足条件1)。然后，将已经被设置在数据总线上的发生匹配单元作为一个新的开始，就可以重复这个循环，这个处理过程可以被重复，直到发现了所有的匹配单元。

如在PCT/IL00/00121中所描述的一个“调出”器件也可以工作在一个所谓的正常模式下，其中其功能与一个已知存储器类型的一个标准存储器的工作类似。

该领域内的技术人员应理解，PCT/IL00/00121的调出存储器器件需要数目巨大的线来完成调出功能。

在PCT/IL00/00121的这个调出器件中，每一个独立的存储器单元对被设置在地址总线上的数据和被保存在这个单元中的数据进行比较。这样，就需要每一个存储器单元被连接到许多地址线上。

进一步，每一个存储器单元将其自己的地址与这个开始地址值进行比较，由此如果这个单元的地址在一预定方向上比这个开始地址的值小，然后，就仅激活这个单元内的优先级掩码电路。这个功能需要使用另外一部分数目的线，并且这部分数目的线被连接到每一个存储器单元，以将这个开始地址值传送到每一个单元。

这个优先级掩码电路然后通过一个处理过程来选择需要被输出到数据总线上的比特，在这个处理过程中，保存了被搜索数据并且满足这个单元的地址比这个“开始”地址小的要求的所有存储器单元的所有设置比特被在一个“或”功能中进行组合，以设置数据总线的相应比特。这个“比特掩码”电路的整体功能是在比特与更高的地址被一起输出到数据总线上时，对将促使更高地址上的比特发生改变的比特输出进行掩码。结果，在数据总线上所看到的最后的数据将与其地址是最高的、但是比开始地址小的这个单元的地址相等的一个值，并且这个单元包括与被施加到地址总线上的数据相互匹配的数据。

所以，为了在根据专利PCT/IL00/00121所设计的一个系统中激活这个调出功能，就需要几个地址线和几个开始线被分别连接到每一个存储器单元。

在一个COM器件是用一个芯片的形式被实现的情形下，每一个存储器单元就需要被给予一足够大的表面S1以为所有的地址和开始线提供布线空间。为了实现每一个存储器单元的逻辑功能，就需要另一个最小化的空间S2。

如果S2比S1大，就有可能将上面的地址和开始线连接到每一个存储器单元，而不需要增加所需要的表面大小。但是，如果S1比S2大，然后，每一个存储器单元为了进行地址线和开始线的布线就需要一个空间，该空间将超过执行这个单元的逻辑功能所需要的空间。

应理解，当需要这样的附加空间时，将减小可以被安装在一个芯片上的单元的总数目，这样将减小COM的容量。另外，每一个存储器单元的成本也将增加。

所以，需要设计具有调出功能的一个存储器，其中被连接到每一个存储器单元的线的数目可以被减少。

本领域的普通技术人员都知道在一个2维阵列内安排一个存储器，以使每一个单元可以被用一个行和一个列来进行选择。(见＂Introduction tonMos and CMOS VLSI system design＂，Amar Murkherjee，Prentice-Hall，Chapter 8.3)。这个方法允许仅通过2条线，即一个行线和一个列线来对一个存储器单元进行寻址。用于选择这个单元的逻辑功能是非常简单的，仅仅是行和列设置状态的一个简单的与功能。这个简化的选择功能减小了每一个单元是需要的表面，因为在每一个存储器单元中仅需要一个简单的逻辑与能够。

在具有一个调出功能的一个存储器中使用一个类似的方法和设计也是所希望的，这样，就可以减少实现调出器件(例如芯片)所需要的逻辑门的数目和激活它，并且可以增加存储器单元的数目而不会增加存储器器件的尺寸。

发明内容

本发明涉及实现一个调出存储器的一个系统与方法，该调出存储器能够减少存储器单元表面尺寸，由此增加在一给定表面内存储器单元的数目。

通过减少需要被连接到每一个存储器单元的线的数目，可以减少存储器表面尺寸。

本发明调出系统的存储器单元中的每一个包括与在专利PCT/IL00/00121中所描述的优先级掩码电路类似的一个优先级掩码电路，但是这个存储器是根据一个新的设计方法而构造的，在这个设计方法中，地址线不被独立地布线也不被独立地连接到每一个存储器单元。相反，仅一个“行”和一个“列”被布线到每一个存储器单元，这是根据传统存储器中通常所使用的一个2维阵列方法而实现的。

在本发明的调出系统中，相同的“行”和“列”还可以被用于实现范围功能。使用所述行和列，每一个存储器单元将其自己的地址值与开始地址进行比较，并且根据这个比较的结果来选择性地激活该存储器单元的优先级掩码电路。因为本发明的设计，所以就不需要将开始线布线到每一个存储器单元，并且进一步减少了单元表面尺寸。

可以通过3个优选实施方式来展示本发明的方法。在所有的实施方式中，调出器件中被布线到每一个存储器单元的线的数目均已经被减少了。在前2个优选实施方式中，被搜索的数据被提供到数据总线上，开始地址值被提供到地址总线上，并且每一个存储器单元的比较结果被保存到附加到这个器件的每一个存储器单元上的一个专用1比特存储器单元中。

在第一实施方式中，实现了一个调出存储器，其中地址线没有被连接到存储器单元，并且单元是按行和列的方式被排列的，如标准存储器器件中的方式，而这个系统仍然能够激活该器件来执行调出功能。

在第二实施方式中，进行了进一步的改进，其中地址线和开始线都不被连接到存储器单元。在这个第二实施方式中，通过根据与开始地址的一个预定关系来选择性设置所述行和列，就可以帮助实现调出器件的范围确定功能。

在第三实施方式中，这个范围确定电路没有被使用，以进一步减少表面的大小。相反，在这个单元中的一个存储器比特被用于根据这个存储器的要求来选择这些单元并且对一个随后的搜索而去激活他们，或者通过指定的线来去激活这个单元。

附图说明图1是一个调出存储器的一个示意图，其中地址线没有被布线到每一个存储器单元。图2是具有根据图1的实施方式的一个存储器单元的一个电路结构的一个框图。图3是一个调出存储器的一个示意图，其中开始线没有被布线到每一个存储器单元。图4是具有根据图3的实施方式的一个存储器单元的一个电路结构的一个框图。图5是在根据图3的实施方式的一个调出存储器中的一个单元中的一个范围确定电路的一个框图。图6是不带一个范围确定电路的一个调出存储器中的一个单元的一个示意图。图7是用于图1和2的实施方式的一个比特掩码电路的一个图。图8是用于图3和4的实施方式的一个比特掩码电路的一个图。图9显示了一个优先级掩码电路的一个详细示例。

具体实施方式

本发明的目的是提供制造一个存储器的一个方法与系统，由此可以执行调出功能，并且减少逻辑门的数目和减少连接线的数目。术语调出功能被用于指定对一个存储器或者其一部分中的数据进行搜索的一个方法，其中在总的存储器单元中，一部分存储器单元被选择以在其上进行搜索；需要被搜索的一个值被提供在一个总线上，对每一个被选择的存储器单元，在所述值和被保存在这个单元中的数据之间进行比较；在这个比较结果导致对几个单元产生了一个“匹配”条件的情形下，然后在所有被选择的单元中具有最高地址的一单个匹配单元的地址被设置在一个总线上，并且可以重复这个循环直到发现了所有的匹配单元。

在本发明系统的一第一实施方式中，如图1所显示的，以一个2维的方式来安排这些存储器单元，即以行和列的方式。然后，每一个存储器单元被连接到几个数据总线线，被连接到几个开始线，并且被连接到一个列线和一个行线。附加的控制线，例如一个读/写线，也被连接到每一个存储器单元。每一个存储器单元包括一个数据保存电路，一个比较器，一个附加的、在以后将被称作比较结果保存比特的比特存储器，一个范围确定电路和一个比特掩码电路。

从标准的存储器中我们可以知道，在这样一个2维阵列中，列线并不需要被连接到这个列上的每一个存储器单元上。所以，第一优选实施方式的一个进一步的变化就被提出了，其中列线被用于通过晶体管开关将数据总线的比特线连接到这个列上的存储器单元，而不是将这些列线连接到这个列上的每一个独立的存储器单元(见＂Introduction to nMos andCMOS VLSI System Design＂，Amar Murkhekherjee，Prentice-Hall，Chapter8.3)。

在这个领域内被使用来选择性地激活一个行或者一个列内的这些单元的、上面所描述的方法和其他任何类似的方法，将被进一步称作行选择或者列选择，而所述方法是选择的一个行或者一个列就被称作被选择的行或者被选择的列。

本发明的系统可以工作在2个工作模式下，正常工作模式和调出模式。

在正常工作模式下，数据可以被传送到标准存储器的一个存储器单元或者从其中传送出数据，即被设置在地址总线上的一个地址被处理，并且一个列和一个行被选择。然后，根据R/W线的状态，这些行和列所选择的存储器单元被选择来将数据传送到这个存储器或者从其中传送出数据。

在调出模式下，使用2个步骤来执行一个数据搜索操作：

在第一步骤中，这个系统被放置在这个调出模式下和写周期中。在这个第一步骤中，开始地址值被设置到地址总线上，而需要被搜索的数据被设置在数据总线上。开始地址值被保存在一个专用寄存器，即开始地址寄存器中。

另外，在第一步骤中，每一个存储器单元被激活以通过一个比较器来对被设置在数据总线上的数据和被保存在这个单元中的数据进行比较。然后，这个比较结果被保存在比较结果保存比特中。

在第二步骤中，这个系统被放置在调出模式下和读出模式中。在这个模式下，范围确定电路和比较结果保存比特选择性地激活这个比特掩码电路来将这个单元的地址输出到数据总线上。

根据第一实施方式的本发明的优点是，不需要数目很大的线，由此就可以实现能够增加存储器单元数目的调出存储器的设计。本发明的另一个优点是，一个调出存储器器件的尺寸可以被减小，而不会减少这个存储器器件中存储器单元的数目。

在第二实施方式中，也是以行和列的方式来安排存储器单元的。但是，开始地址线没有被连接到存储器单元。在调出模式下，使用了相同的第一和第二步骤，这与第一实施方式相同。但是，使用行和列线来帮助实现范围确定电路，如图5所显示的。

在行r和列c上的每一个存储器单元接收作为输入的2个行r和r+1，和一个列c。对这个器件的所有单元为共用的一个电路将使用下面的2个方法来选择行和列：如果开始地址是在行r0和列c0上的存储器单元的地址，然后，所有行r，其中r＜＝r0将被设置为逻辑状态1，并且所有列c，其中c＜＝c0，将被选择。所有其他线保持不被选择。

然后，在各单个的单元内的范围确定电路将一个使能信号输出到这个比较器，如果这个单元的行和列满足下面的条件：行r+1被选择，或者r+1没有被选择但是r和c都被选择。

在该第二实施方式中，开始行不需要被布线到每一个存储器单元。相反，每一个存储器单元被下一行线r+1进行额外的选择。这在布线中不会产生困难，因为r+1行是一个相邻行。另外，使用一个非常简单的方法来实现这个范围确定功能，这样减少了每一个存储器单元中逻辑门的数目。

在第三实施方式中，就不需要范围确定功能，由此进一步减少了存储器表面的尺寸。作为代替，一个存储器比特被用于选择这些单元，并且在随后的搜索中去使能他们。根据为这个实施方式而设想的一个设计，被用于选择这些单元和/或者在随后的搜索中去使能他们的这个存储器比特是比较结果保存比特。

本发明方法和器件的优点是能够减少一个调出存储器器件的单元表面尺寸。因为调出存储器不需要通过扫描整个存储器来发现被搜索的数据，所以调出存储器显著地减少了操作时间，所以本发明的方法与器件具有节省时间和空间的双重优点。

本发明器件还具有另一个优点，即节省费用，这是通过减少实现这个调出功能是需要的线和门的数目而获得的，由此制造过程被简化，并且制造时间被缩短。

现在将参考优选实施方式和参考附图来详细地描述本发明。但是，应理解，可以对本发明进行很多的修改和应用，而仍然位于说明和权利要求书的范围内。

参考图1，显示了第一实施方式。在这个第一实施方式中，使用行和列的方式来安排存储器单元。2个模块，即一个行选择器和一个列选择器，被用于选择行或者列。行选择器和列选择器在存储器器件中是常用的(见见＂Introduction to nMos and CMOS VLSI System Design＂，AmarMurkherjee，Prentice-Hall，Chapter 8.3)。数据总线线也被连接到每一个存储器单元。

一个专用的保存部分，开始寄存器，被定义了并且被用于保存一个开始地址值。一组线，称作开始线，被连接到每一个存储器单元。这些开始线也被连接到开始寄存器，以使开始地址值可以被设置到开始线上。

地址总线，数据总线和控制线的集合被称作总线系统。这些控制线包括被用于定义总线系统的一个读或者写周期的一个读/写线，这在传统存储器中是众所周知的。

现在参考图2，第一实施方式的调出存储器包括3个模块：行选择器，列选择器，和开始寄存器，他们都向这个系统总线提供了一个接口。

这些模块被包括在这个器件的公共电路中。应理解，一个存储器器件包括数目很多的存储器单元，虽然图2仅显示了公共电路，并且仅显示了在给定行r和列c上的一个存储器单元。

每一个存储器单元包括下面的部件：

一个数据保存电路。这个电路被用于保存数据，并且它与在该领域内所常用的存储器单元中的等价电路是类似的。

一个比较器电路。这个比较器检查被设置在数据总线上的数据和这个数据保存电路中的数据是否满足了一个给定关系。这个给定关系可以是任何类型的关系，例如，大于，小于，相等或者任何其他关系。这个给定关系可以是预定的，或者可以是被某些控制线所设置的，或者可以是被一个特定总线周期的操作所设置的。如果这个给定关系被证实了，然后一个匹配信号就被输出到一个比较结果保存电路。这个电路是一个1比特存储器，该存储器保存这个比较的结果。

如图2中显示的，这个单元电路进一步包括一个比特掩码电路。这个电路与在PCT/IL00/00121中所描述的这个电路类似，并且它被详细地显示在图6中。比特掩码电路的作用是当被使能时，在数据总线上输出这个单元的地址。因为几个存储器单元包括匹配数据，所以使用了一个本发明的反馈系统来在这个数据总线上仅输出一个地址，该地址是在所有匹配的存储器单元中沿一预定方向上最高的地址。

从图2中可以看出，这个比特掩码电路包括一个范围确定电路和一个优先级掩码电路。这个范围确定电路将开始地址值与这个存储器单元地址值进行比较。

如果这个存储器单元的地址值在一预定方向上是比这个开始地址值“更低”的，然后一个使能的输出被发送到这个优先级掩码。这里，“更低的”是下面所定义的各种关系中的一个：“小于”，“小于或者等于”，“大于”，“大于或者等于”。

在这个范围确定电路输出一个使能信号的情形下，这个优先级掩码电路通过一个处理过程来选择需要被输出到数据总线上的比特，在这个处理过程中，保存这个被搜索数据并且满足单元地址比开始地址小的所有存储器单元的所有设置比特被在一个“或”功能中进行组合，以设置“数据总线”的相应比特，并且最后仅被这个优先级掩码电路所选择的比特被传送到数据总线。然后，在这个数据总线上可以看见的、所产生的数据与具有最高地址但是地址比开始地址小的、并且包括与被施加到地址总线上的数据匹配的数据的单元地址相等。

这个调出存储器器件可以被放置在2个工作模式下，正常模式和调出模式。在这个优选实施方式中，一个专用线CO被用于这个目的，如图2中所显示的。但是，应理解，在该领域内已经存在的各种方法或者技术中的任何一个可以被用于设置这个调出存储器的工作模式。

 在正常工作模式中，存储器的功能与已经存在的各种类型存储器的功能类似，其中地址被设置在地址总线上，数据被设置在数据总线上。这个地址被行选择器和列选择器解码为一个列选择和一个行选择。被连接到这2个被选择的行和列的存储器单元被激活，以向数据总线传送数据或者从数据总线传送数据，其方式是熟知的用于存储器的使用方法。

在调出工作模式下，在第一步骤中，这个存储器被放置在这个调出模式下和写周期中。在该第一步骤中，开始地址值被设置在地址总线上，并且需要被搜索的数据被设置在数据总线上。

在第一步骤中，开始地址被保存在开始寄存器中，所述开始寄存器被激活，来保存被这个调出模式(CO)和写状态下的读/写线所设置在地址线上的地址。

另外，在这个第一步骤中，需要被搜索的数据被设置在数据总线上。在每一个存储器单元中，这个比较器被这个调出模式(CO)和写状态下的读/写线所使能。被保存在这个单元中的数据被与这个数据总线上的数据进行比较，并且在发生匹配的条件下，这个单元的结果保存比特被设置到逻辑状态1并且被保存。否则，这个结果保存比特被清除并且被保存。

在这个调出模式的第二步骤下，这个总线系统被设置到一个读周期。然后，这个范围确定电路被激活以对开始地址与存储器单元地址进行比较。如果这个存储器单元地址在一个预定方向上比开始地址小(小于或者等于)，然后，这个范围确定电路向这个优先级掩码输出一个使能信号。在发生一个匹配的条件下，这个优先级掩码从这个结果保存比特接收另一个使能信号。仅当这2个使能信号被设置时，优先级掩码才被使能。

最后，如前面所描述的，这个存储器单元的地址具有a)匹配数据和b)地址比这个开始地址小(或者小于或者等于)，并且在能够满足条件a)和b)的所有存储器单元中在一个预定方向上是具有最高地址，然后，这个存储器单元的地址被输出到数据总线上。

参考图3，显示了一第二实施方式，其中通过不将开始线连接到每一个存储器单元而进一步减少了这个存储器器件的尺寸。根据该第二实施方式而设计的这个器件具有与第一实施方式的功能类似的功能。唯一的差别在于这个范围确定功能的实现上，现在，是根据行线和列线的状态来执行这个范围确定功能。如图4中所显示的，在行r和列c上的每一个存储器单元范围确定电路接收作为输入的2个行r和r+1，和一个列c。

现在，行选择器和列选择器具有调出模式和写周期中的一个功能，如下面所描述的：

当设置了调出和写周期时，一个开始地址值被设置在地址总线上。在正常工作模式下，这个地址被编码为正在被选择的(设置的)一个行r0和一个列c0。在调出模式下，选择(设置)所有的行r，其中r＜＝r0，和所有的列c，其中c＜＝c0。

虽然在这个优选实施方式中，小于或者等于r0的r和小于或者等于c0的c被选择，这是作为示例的，而应理解，可以选择任何排序关系，例如小于，大于，大于或者等于，或者其他的关系。

然后，这个范围确定电路执行一个简单的逻辑功能来输出一个使能信号。在这个优选实施方式中，如果选择了行r+1，或者如果选择了行r和列c，就输出这个使能信号。

图5通过显示关于9个存储器单元，关于行线r，r-1，和r-2，和关于列c+1，c，和c-1的范围确定电路，而显示了第二实施方式的本发明的方法。在这个示例中，开始地址值被编码为r和c，以使行r，r-1，和r-2，和列c，和c-1被选择(在图5中被加重)。根据本发明的方法，这个范围确定电路为图5的8个存储器单元(加重的单元)输出一个使能信号。很明显，对这个范围确定电路功能来说，行和列的作用可以被反过来。

在第二实施方式中，不需要保存开始地址。相反，在这个调出模式的第一步骤中，通过选择满足其地址比开始地址值小的条件的这些存储器单元而部分地执行这个范围确定功能，这个开始地址值是被所述开始地址的行线和列线所确定的。在这个单元被范围确定电路所使能的情形下，这个使能输出信号被连接到这个比较器电路。如果这个范围确定电路使能了这个比较器，并且存储器单元具有匹配的数据，然后结果保存比特将被设置，并且在下一个步骤中优先级掩码将被设置，使这个存储器单元成为将其自己的地址输出到数据总线上的一个候选者。

如针对第一实施方式而进行描述的，这个优先级掩码电路通过一个处理过程来选择需要被输出到数据总线上的比特，在这个处理过程中，保存这个被搜索数据并且满足单元地址比开始地址小的所有存储器单元的所有设置比特被在一个“或”功能中进行组合，以设置“数据总线”的相应比特，并且最后仅被这个优先级掩码电路所选择的比特被传送到数据总线。然后，在这个数据总线上可以看见的、所产生的数据与具有最高地址但是地址在一个预定方向上比开始地址小的、并且包括与被施加到地址总线上的数据匹配的数据的单元地址相等。

这第二实施方式进一步显示了本发明系统和方法的优点，并且能够更进一步地大大减小能够执行一个调出功能的存储器器件的尺寸。

在第三实施方式中，如图6所显示的，这个调出存储器器件不包括范围确定电路。相反，这个比较结果保存被用于在前一个调出周期中已经发现一个匹配的条件下禁止这个比较器。

在这个实施方式中，在每一个调出周期中，这个比较结果保存比特不被复位，相反，仅在特定事件发生后才被清零，这些事件是根据应用要求而定义的。这样，例如，根据请求，已经被搜索到的地址会被去使能以进行随后的搜索。

这个比较结果保存比特被提供标准的读或者写装置，这取决于应用的要求。这样，例如，将一个新的数据写到特定的单元将对这个单元的比较结果保存比特进行清零，或者一个指定的线可以被用于对这个存储器器件的所有比较结果保存比特或者其中的一部分进行清零。

应理解，现有技术领域内有很多熟知的方法来设置一个特定的信号。然后，这样的信号可以被用于使能或者去使能这个单元的比较功能，由此提供一种在调出周期中跳过特定的单元的方式。

在图7中，显示了第一优选实施方式的一个存储器单元的一个比特掩码电路，并且一个范围确定电路被连接到一个开始地址线，一个或逻辑电路被连接到一个数据总线，一个优先级掩码电路也被连接到这个所述数据总线。

如前面描述的，这个范围确定电路在特定单元的地址与开始地址之间进行比较。如果开始地址在一个预定的方向上是高的，然后，这个电路输出一个使能信号。当这个器件被放置在调出和读模式下时，输出另一个使能信号E1。

一个第三使能信号E2被从这个比较保存比特中发出。

一个与功能对这3个使能信号进行收集，并且向优先级掩码输出一个最终的使能信号。

这可以确保如果并且仅当下面的3个条件被满足时，优先级掩码被使能：

a)这个器件被放置在调出和写模式下

b)这个单元地址比开始地址小(在一个预定方向上)

c)在前一个调出和写周期中被提供到数据总线上的数据被发现与被保存在这个单元中的数据相互匹配。

现在参考图8，显示了第二实施方式的一个存储器单元的一个比特掩码电路，其中一个或逻辑电路被连接到一个数据总线，一个优先级掩码电路也被连接到所述数据总线。在这个实施方式中，如果这个器件被放置在调出和读模式中，并且这个比较结果保存比特被设置时，就产生一个使能信号。然后，这个使能信号被施加到这个优先级掩码。

在图7，8和9中，这个单元的地址用N来表示。然后，N可以被写成下面的形式： $N=\underset{k=0}{\overset{K}{\mathrm{\Σ}}}{2}^{\left[u(N,k)\right]}$ 其中u(N，k)表示N的设置数字的二进制表示，并且可以取0到W-1的值(W是被用于表示这个单元地址的比特的数目)；k+1是这个特定地址值N的设置比特的数目，并且B[U]表示数据总线的比特u的值(0或者1)。

当被使能时，优先级掩码电路的工作如下面所显示的：

如图7和8中所显示的，具有比特u(N，k)集合的所有存储器单元(M)中的所有P[M，u(N，k)]线被输入到所述或逻辑电路，并且这个电路的输出被作为比特u(N，k)设置在数据总线上。M是一个一般的、表示这个器件中具有比特u(N，k)集合的所有单元的地址的形式。

在一个调出周期的开始，数据总线线B[0]到B[W-1]处于一个非激活的开始状态(逻辑0)。例如，如果我们使用负逻辑，所有的线都被一个电阻“上拉”到正系统电源。在第一步骤中，这个优先级掩码探测到所有的线为非激活状态，并且输出这个P[N，u(N，k)]。在这个第一步骤中，很多其他的单元也可以通过或电路来设置数据总线。数据总线的新状态然后分别被每一个单元的优先级掩码电路探测到，并且某些P[N，u(N，k)]线将被去激活，这是根据优先级掩码规则来完成的。最后，没有被设置在保存被搜索数据的最高单元的地址中的比特P[N，u(N，k)]被清零，并且数据总线被设置到该最高的单元地址。

作为上面处理过程的一个结果，“优先级掩码”将所有的P[N，u(N，k)]线复位到逻辑0的状态，如果下面条件中一个没有被满足：

-这个单元地址比开始地址高或者相等。

-被保存在这个单元中的数据与被提供在数据总线上的数据相等。

-这个器件没有处于“调出”模式中。

这个过程不是同步的；这些线稳定到其稳定值所需要的时间与这个电路的电子元件的上升时间为相同的数量级。结果，搜索一个数据所需要的时间与一个正常的读或者写周期的时间为同一个数量级。

现在参考图9，详细地显示了“优先级掩码”电路。图9的这个优先级掩码电路输出比特P[N，u(N，k)]，如果下面的条件被满足：

对最高的比特集合：u(N，k)

a)如果“E”信号是激活的。

b)并且如果比u(N，k)高的所有数据总线的比特没有被设置。

如果没有更高的比特，即，如果最高的比特是比特W-1(其中W指定了被用于表示这个单元地址的比特的数目)，然后这个比特被这个“E”信号直接设置。

对其他比特：u(N，k)，k＜K

a)更高的比特u(N，k+1)被设置

b)并且在目前比特u(N，k)和更高的比特u(N，k+1)之间的所有内部总线B[u(N，k)]的比特没有被设置。

这可以确保，如果具有更高地址的另一个单元已经将其地址输出到数据总线上，在目前的单元中没有被设置的那些比特上，然后，目前单元地址的比特k和更低的比特就不被输出。最后，仅在最高匹配存储器中被设置的比特将被输出。

应理解，上面的描述是针对一个下行方向的搜索的，并且当其中这个系统被定义为构造一个上行方向的搜索时，是最低匹配存储器将被输出到这个数据总线上。

本发明的方法和系统的优点是与常用的计算机设备兼容的，所以可以广泛应用于各类电子系统中，例如计算机系统，通信系统和很多其他系统，其中它可以被与不同类型的标准存储器器件一起使用或者替代这些标准存储器器件。

Claims (19)

1、一个存储器系统，包括一个地址总线和一个数据总线和以行与列而安排的一个2维存储器单元阵列，以使可以通过至少一个行和一个列来选择每一个存储器单元，每一个所述存储器单元可以被连接到多个数据总线线并且每一个所述存储器单元包括一个比较器电路，一个掩码电路和多个存储器比特，由此所述存储器系统可以工作在读取和写模式下，或者它可以工作在一个搜索模式，其中：

(a)每一个存储器单元执行一个比较功能，由此被设置在数据总线上的数据可以被与保存在这个单元中的数据进行比较，并且这个比较结果被保存在一个存储器比特中，当这个结果是匹配时，该存储器比特被设置；

(b)每一个所述存储器单元执行一个功能，来将这个搜索限制到那些具有预定特征的单元上，这是通过当所述特征被证实时，选择性地将一个使能信号发送到所述掩码电路或者所述比较器电路来进行的；

(c)所述掩码电路执行一个掩码功能，该功能将在一预设置方向上是最高并且满足所述预定公共特征的单元被选择以将其地址放到数据总线上；

(d)所述过程可以被重复，直到几个匹配的单元已经将它们的地址放置到所述数据总线上。

2、如权利要求1的一个存储器系统，其中每一个存储器单元进一步包括一个范围确定电路，所述预定特征指的是与一个预设置开始地址之间的预定关系并且在所述搜索模式中：

(a)所述范围确定电路执行一个范围确定功能，该范围确定功能证实与所述预定设置开始地址的所述预定关系并且选择性地将所述使能信号发送到所述掩码电路；

(b)所述掩码电路执行一个掩码功能，该掩码功能使得在一预设置方向上是最高的并且满足与这个开始地址的所述预定关系的单元被选择以将其地址放置在数据总线上；

(c)可以使用不同的开始地址来重复所述处理过程，直到几个匹配单元已经将它们的地址放置到所述数据总线上。

3、如权利要求2的一个存储器系统，其中所述存储器系统也包括一个指定寄存器，并且每一个所述存储器单元进一步被连接到一个开始线并且在所述搜索模式中：

(a)在第一步骤中，所述开始地址值被放置到地址总线上并且被保存在所述指定寄存器中，需要被搜索的数据通过所述数据总线线被传送到这些存储器单元，以执行所述比较功能；

(b)在第二步骤中：

i.所述范围确定功能被一个指定范围确定电路所执行，并且该指定范围确定电路直接对通过开始线所接收的开始地址和单元地址进行比较以证实所述预定关系；

ii.在被保存在所述存储器比特中的信息是一个匹配条件，并且这个范围确定电路证实了所述预定关系的情形下，所述掩码电路被使能，并且执行一个逻辑功能来将这个单元地址与其它匹配单元的地址进行比较，其比较的结果是在一预定设置方向上具有最高值的地址被获得，并且这个逻辑功能证实与一个预定设置开始地址的一个预定关系，并且该预定开始地址被放置到这个数据总线上；

(c)可以使用不同的开始地址来重复所述处理过程，直到几个匹配单元已经将它们的地址放置到所述数据总线上。

4、如权利要求2的一个存储器系统，其中所述存储器单元没有被连接到任何开始线，并且每一个存储器单元接收作为输入的两个相邻行和一个列，并且在所述搜索模式中：

a.在第一步骤中：

i.需要被搜索的数据通过所述数据总线线被传送到存储器单元，以执行所述比较功能，并且一个开始地址值r0；c0被放置到地址总线上；

ii.所述开始地址值被进行编码，以使在一个预定方向上小于或者等于开始地址行(r＜＝r0)的所有行或者小于开始地址行(r＜r0)的所有行，和在第二预定方向上小于或者等于开始地址列(c＜＝c0)的所有列或者小于开始地址列(c＜c0)的所有列都被选择；

b.在第二步骤中：

i.在每一个匹配单元内的所述范围确定电路执行一个范围确定功能来证实这个单元地址与所述前一个被设置行和列的一个预定关系，以使仅当与这个单元行相邻并且在一个预定方向上超过该单元值为一个数量级的行被选择或者如果行r和列c都被选择时，或者仅当与这个单元列相邻并且在一个第二预定方向上超过该单元值为一个数量级的列被选择时，才使能一个单元r；c；

ii.被使能单元地址被设置在所述数据总线上；

c.可以使用不同的开始地址来重复所述处理过程，直到几个匹配单元都被发现到。

5、如前面权利要求中任何一个的一个存储器系统，其中保存了比较结果的所述存储器比特将保持不变，在第一周期中它被设置后，并且，在第二周期中，所述存储器比特与这个比较器使能信号的一个逻辑组合将在这个周期内去使能该比较器，由此已经被搜索的任何地址将在随后的搜索中被去使能，而不需要范围确定功能。

6、如权利要求1的一个存储器系统，其中保存了比较结果的所述存储器比特被提供了标准的读或者写装置，由此通过将新的数据写到一个特定的单元以对所述单元的所述存储器比特进行复位，以使所述存储器比特向所述掩码电路发送一个使能信号，就可以将搜索限制到具有一个预定特征的单元上。

7、如前面权利要求中任何一个的一个存储器系统，其中一个指定行被用于复位保存比较结果的所述存储器比特的多重性，由此这个搜索将包括被连接到所述指定线的所有单元。

8、在一个2维存储器单元阵列内的一个存储器单元，所述单元接收一个数据总线线，一个开始总线线，一个或者多个控制线，一个行和一个列，并且包括带一个比较器的一个存储器电路，一个比较结果保存比特，一个范围确定电路和一个优先级掩码电路，其中需要被进行搜索的数据被所述数据总线传送到这些存储器单元，并且通过所述比较器被与这个单元的数据进行比较，这个比较结果被保存在所述比较保存比特中，所述范围确定电路检查在这个单元地址与一个开始地址之间的一个预定关系，由此在被保存在所述存储器比特中的信息是一个匹配条件并且所述范围确定电路证实了所述预定关系的情形下，所述掩码电路被使能来执行一个逻辑功能，该逻辑功能将这个单元的地址与其他匹配单元的地址进行比较，进行比较所获得的结果是在一个预定设置方向上具有最高地址并且满足与一个预定设置的开始地址的一个预定关系的单元的地址被放置到所述数据总线上。

9、在一个2维存储器单元阵列内的一个存储器单元，所述单元接收一个数据总线线，一个或者多个控制线，一个行和2个列，并且包括带一个比较器的一个存储器电路，一个比较结果保存比特，一个范围确定电路和一个优先级掩码电路，其中需要被进行搜索的数据被所述数据总线传送到这些存储器单元，并且通过所述比较器被与这个单元的数据进行比较，这个比较结果被保存在所述比较保存比特中，所述范围确定电路检查在这个单元地址与一个开始地址之间的一个预定关系，这个开始地址是被所述行和列和所述控制线传送到这个单元的，由此在被保存在所述存储器比特中的信息是一个匹配条件并且所述范围确定电路证实了所述预定关系的情形下，所述掩码电路被使能来执行一个逻辑功能，该逻辑功能将这个单元的地址与其他匹配单元的地址进行比较，进行比较所获得的是在一个预定设置方向上具有最高地址并且满足与一个预定设置的开始地址的一个预定关系的单元的地址被放置到所述数据总线上。

10、如权利要求5的一个存储器单元，其中所述存储器单元被连接到一个单个列和2个行。

11、如权利要求7-9中任何一个的一个存储器单元，它没有一个范围确定电路，并且可以通过被写到比较保存比特中的数据来选择性被去使能。

12、如权利要求10的一个存储器单元，在已经在第一周期内被搜索后的第二周期内，该存储器单元被所述比较保存比特与比较器使能信号的一个逻辑组合去使能。

13、在一个存储器系统内用于搜索存储器单元的方法，这个存储器系统包括一个地址总线和一个数据总线，一个行选择器和一个列选择器和一个2维存储器单元阵列，每一个存储器单元被连接到至少一个行和一个列和多个数据总线线，由此所述存储器系统可以工作在一个读和写模式，或者它可以工作在包括下面步骤的一个搜索模式：

a.每一个存储器单元执行一个比较功能，由此被设置在数据总线上的数据被与保存在这个单元中的数据进行比较，并且比较结果被保存在一个存储器比特中，当这个结果是一个匹配时，这个存储器比特被设置；

b.每一个所述存储器单元执行一个范围确定功能，当所述特征被证实时通过产生一个使能信号，该功能将搜索限制到具有一个预定特征的单元上；

c.每一个所述存储器单元执行一个掩码功能，该掩码功能使得在一个预定设置方向上具有最高地址并且满足所述预定关系的单元被选择以将其地址放置到数据总线上；

d.可以重复所述处理过程，直到几个匹配的单元已经将他们的地址放置到所述数据总线上。

14、如权利要求2的在存储器系统内用于搜索存储器单元的方法，其中所述预定关系是与一个预定设置开始地址的一个预定关系，并且这个搜索包括如下面步骤的一个范围确定功能：

a.每一个所述存储器单元执行一个范围确定功能，来证实与所述预定设置开始地址的所述预定关系，并且选择性地产生一个使能信号；

b.每一个所述存储器单元执行一个掩码功能，该掩码功能使得在一个预定设置方向上具有最高地址并且满足所述预定关系的单元被选择以将其地址放置到数据总线上；

c.可以使用不同的开始地址来重复所述处理过程，直到所有的匹配单元已经将他们的地址放置到所述数据总线上。

15、如权利要求3的在存储器系统内用于搜索存储器单元的方法，包括下面的步骤：

a.在第一步骤中，一个开始地址值被放置到地址总线上并且被保存在一个指定寄存器中，需要被搜索的数据被所述数据总线线传送到这些存储器单元，以执行所述比较功能；

b.在第二步骤中：

i.一个指定范围确定电路执行所述范围确定功能，该指定范围确定电路直接将通过开始线所接收到的开始地址与这个单元地址进行比较，以证实所述预定关系；

ii.在被保存在所述存储器比特中的信息是一个匹配条件并且所述范围确定电路证实了所述预定关系的情形下，所述掩码电路被使能来执行一个逻辑功能，该逻辑功能将这个单元的地址与其他匹配单元的地址进行比较，进行比较所获得的结果是在一个预定设置方向上具有最高地址并且满足与一个预定设置的开始地址的一个预定关系的单元的地址被放置到所述数据总线上。

c.可以使用不同的开始地址来重复所述处理过程，直到所有的匹配单元已经将他们的地址放置到所述数据总线上。

16、如权利要求3的在存储器系统内用于搜索包括一个被搜索数据的存储器单元的方法，其中所述存储器单元没有被连接到任何开始线，并且每一个存储器单元接收作为输入的2个相邻行和1个列，由此在所述第二处理过程中：

a.在第一步骤中：

i.需要被搜索的数据通过所述数据总线线被传送到存储器单元，以执行所述比较功能，并且一个开始地址值r0；c0被放置到地址总线上；

ii.所述开始地址值被进行编码，以使在一个预定方向上小于或者等于开始地址行(r＜＝r0)的所有行或者小于开始地址行(r＜r0)的所有行，和在第二预定方向上小于或者等于开始地址列(c＜＝c0)的所有列或者小于开始地址列(c＜c0)的所有列都被设置；

b.在第二步骤中：

i.在每一个匹配单元内的所述范围确定电路执行一个范围确定功能来证实这个单元地址与所述前一个被选择行和列的一个预定关系，以使仅当与这个单元行相邻并且在一个预定方向上超过该单元值为一个数量级的行被选择或者如果行r和列c都被选择时，或者仅当与这个单元列相邻并且在一个第二预定方向上超过该单元值为一个数量级的列被选择时，才使能一个单元r；c；

ii.被使能单元地址被设置在所述数据总线上；

c.可以使用不同的开始地址来重复所述处理过程，直到几个匹配单元都被发现到。

17、如权利要求1的在存储器系统内用于搜索包括被搜索数据的存储器单元的方法，其中通过那些在单元内用于保存比较结果的存储器比特在所述第一周期内被设置后保持不变，使得搜索被限制到在第一周期内没有被搜索的单元上，并且在第二周期内，所述存储器比特与这个比较器使能信号的一个逻辑组合在这个周期内去使能该比较器，由此在随后的搜索中，已经被搜索的任何地址被去使能，而不需要使用范围确定功能。

18、如权利要求1的在存储器系统内用于搜索包括被搜索数据的存储器单元的方法，其中通过向保存了比较结果的所述存储器比特提供了标准的读或者写装置，通过将新的数据写到一个特定的单元以对所述单元的所述存储器比特进行复位，以使所述存储器比特向所述掩码电路发送一个使能信号，就可以将搜索限制到具有一个预定特征的单元上。

19、如前面权利要求中任何一个的在存储器系统内用于搜索包括被搜索数据的存储器单元，其中一个指定行被用于复位保存比较结果的所述存储器比特的多重性，由此这个搜索将包括被连接到所述指定线的所有单元。

Images