CN1359541A - 薄膜晶体管及其制造方法,以及采用它的液晶显示器件 - Google Patents

薄膜晶体管及其制造方法,以及采用它的液晶显示器件 Download PDF

Info

Publication number
CN1359541A
CN1359541A CN00809707A CN00809707A CN1359541A CN 1359541 A CN1359541 A CN 1359541A CN 00809707 A CN00809707 A CN 00809707A CN 00809707 A CN00809707 A CN 00809707A CN 1359541 A CN1359541 A CN 1359541A
Authority
CN
China
Prior art keywords
mentioned
film transistor
thin
channel region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00809707A
Other languages
English (en)
Inventor
南野裕
冈田隆史
山野敦浩
千田耕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1359541A publication Critical patent/CN1359541A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/12—Materials and properties photoconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的课题是一种抑制光照时的关态电流(光电导电流),提供实现了高性能、高可靠性的薄膜晶体管。亦即提供有如下结构的薄膜晶体管:具有形成沟道区和配置在该沟道区两侧的源区和漏区的多晶硅半导体层,在上述沟道区和上述漏区之间形成耗尽层,该耗尽层的宽度与光照射上述沟道区时产生的光电导电流呈正比关系,为将上述光电导电流控制在规定的容许值以内,将耗尽层的宽度定在了基于上述正比关系求得的值以下。

Description

薄膜晶体管及其制造方法，以及采 用它的液晶显示器件
技术领域
本发明涉及薄膜晶体管及其制造方法，以及采用它的液晶显示器件。
背景技术
(第1背景技术)
虽然以往用无定形硅(以下称“a-Si”)形成的有源矩阵型液晶显示器件的像素的驱动性能用a-Si已充分满足，但在同一基板上用相同的工艺构成信号线的驱动电路，要得到所需性能是困难的，所以用单晶硅形成的外置驱动电路(driver)来驱动显示面板。
但是，a-Si的迁移率为0.5～1cm2s-1V-1，今后在液晶面板的像素数增多的场合，一般说来，使相当于最大的1个水平期间的像素的TFT导通时间将越来越短，因而向像素写入的能力不足。
与此相反，通过用多晶硅(以下称“p-Si”)制作像素的TFT，该TFT的迁移率要比用a-Si制作的场合高1个数量级到2个数量级以上，从而提高了对像素的充电能力。因此，随着液晶面板向高精细化的进展，用p-Si形成像素TFT是有利的(FPD Expo Forum 97，2-14)。
一般说来，作为p-Si TFT的结构，存在栅电极位于沟道层上方的顶栅型和栅极相对沟道层在基板一侧的底栅型两种。顶栅型结构与底栅型结构相比，可借助于以栅电极作为掩模自对准地进行掺杂，制成寄生电容小的TFT，这有利于微细化。
将上述顶栅型TFT用于例如液晶显示器件，并从该TFT的背面照射光的场合，背光源的光直接照射到TFT的沟道区。这样，存在当光照射上述沟道区时，在该部分产生光电导电流，使关态电流增大的问题。这里对“光电导电流”加以说明。
半导体中的光电导电流的产生机制，迄今为止以太阳能电池等为中心在多篇论文(例如田中一宣编著：《无定形半导体基础》，1982年，等等)中作了介绍，但是讨论p-Si TFT的光电导电流的产生机制的论文还较少。
一般地说，光电导电流是在电场施加状态下经带隙产生电子/空穴对，所产生的电子/空穴对在电场作用下移动，对于在各自的区域中多数载流子的增加，以载流子的复合电流的形式被观测到的电流。栅电极下的沟道区，在反向偏置的条件下在沟道的正下方激发起空穴，但其载流子浓度非常低。与此相反，作为漏侧的多数载流子的电子，当n-区的薄层电阻在20kΩ/□～100kΩ/□的范围内时，推定有1016/cm3～1016/cm3左右的载流子浓度。这时，作为n-区的多数载流子的电子向沟道一侧扩散，形成扩散电位Vd。还有，耗尽层的宽度以Wd表示。
借助于光照射，在该耗尽的区域产生电子空穴对。所产生的电子空穴对相互被电场吸引，电子向漏极方向移动，空穴向沟道方向移动。向漏侧移动的电子和向沟道侧移动的空穴在各自的区域内复合而消失。在此复合中消耗的电荷分别由源极和漏极供给，这被作为光电导电流观测到。
在上述光电导电流致使关态电流增加(关态特性变坏)的场合，产生了下面的问题。
由关态特性变坏引起的图像品质变坏的是亮度梯度和交调失真。所谓亮度梯度，如图38(a)所示，是因画面的上部和下部的液晶电流/亮度特性不同而产生的缺陷，它在画面的上部和下部产生了亮度差。另一方面，所谓交调失真是在如图38(b)所示的在白色的中央部显示黑色的长方块图形时，黑色图像在上下或左右方向的曳尾现象。另外，关态特性变坏还有闪烁增加、产生亮度不均匀等，这些对图像品质有大的影响。(第2背景技术)
另外，因p-Si TFT有高迁移率，所以能够在玻璃基板上同时形成画面内的有源矩阵元件和信号驱动电路的一部或全部。但是，p-SiTFT与a-Si TFT或MOS型场效应晶体管相比，有关态电流大的缺点。
因此，为降低此关态电流，如特开平5-136417公布的那样，采用了与TFT的源区或漏区的至少一方相邻，设置低浓度杂质区(LDD区)的方法(第1种现有方法)。
另外，作为形成LDD区的其他方法，还发表了借助TaOx的有无以控制LDD区的方法(Euro Display’96pp.547)(第2种现有方法)。
关于LDD区能有效降低关态电流的机制，如在特开平5-136417中公布的那样，被认为是因LDD区相对于漏区为高电阻，故加在沟道/LDD区结的电场相对于不设置LDD区的场合为小的缘故。
以上2种方法中的任何一种方法，都借助于将掩模对准LDD区以控制TaOx的有无，或控制抗蚀剂的有无，由此形成掺杂浓度不同的部分。用此方法时，为切实保证LDD的区域，LDD区的长度必须确保为掩模对准的尺寸精度以上的长度。
与此不同，如特开平7-140485所示，还有对栅电极用自对准的方法形成LDD区的第3种现有方法。本方法可以借助于将构成栅电极的Al进行阳极氧化，在其侧面形成Al的氧化物层，并以此作为掩模掺入N型或P型杂质元素，可以制成与源区、漏区和上述侧面的氧化物层具有大致相同厚度的低浓度杂质层。
采用此方法可以对栅电极自对准地形成LDD区，可以取消用于形成LDD区的掩模，并且还能使杂质浓度高的区域的长度为与在被阳极氧化的Al的侧面存在的氧化物的膜厚相当的约0.1μm～0.5μm的相当小的尺寸。
LDD结构虽对降低关态电流的效果良好，但因在TFT的栅电极下的沟道发生反转的开状态时，有较高电阻层的LDD区串联地插入了沟道区，因而有开态电流降低的缺点。
本来，伴随LDD区相对于源和漏区部分呈高电阻以提高TFT的特性，存在其电阻的影响明显地表现出来的趋势。因此，作为该高电阻区的LDD区的长度必须具有足以使该关态电流降低、且足以确保高开态电流的低电阻值。
但是，目前还没有确定LDD区长度标准的方法，因而必须确保LDD区(长度)在为降低关态电流所需值以上。一般说来，必须保证LDD区长于1.5μm，其结果构成了使TFT的开态电流下降的原因。
另外，根据第3种现有方法，虽然可以使LDD区形成为0.1μm～0.5μm左右的相当小的尺寸，但是一般地说，在用作液晶面板的驱动电路或像素的TFT的场合，其驱动电压为5～15V左右，与一般的IC相比是相当高的。因此，在LDD区为0.1μm～0.5μm的场合，其效果并不充分，在本工艺中不能充分地降低关态电流。
因此，本发明鉴于上述问题，采取抑制光照时的关态电流(光电导电流)的结构，从而以提供抑制亮度梯度和交调失真的图像品质变坏，实现高性能、高可靠性的薄膜晶体管为第1目的。
另外，在抑制关态电流的同时，采取了将LDD区的长度压低至必要最小限度来抑制开态电流减小的结构，从而以提供实现高性能、高可靠性的薄膜晶体管为第2目的。
发明内容
亦即，为解决上述课题，权利要求1中所述的发明是一种薄膜晶体管，其特征在于它的结构如下：具有形成了沟道区和配置在该沟道区两侧的源区和漏区的多晶硅半导体层，在上述沟道区和上述漏区之间形成了耗尽层，该耗尽层的宽度和光照射上述沟道区时产生的光电导电流呈正比关系，为将上述光电导电流定在设定的容许值以内，将耗尽层的宽度定在了基于上述正比关系求得的值以下。
如上所述，新发现了耗尽层宽度和光电导电流呈正比关系，据此可以通过控制耗尽层宽度达到将上述光电导电流定在设定的容许值以下，提供无亮度梯度、交调失真等图像品质变坏的薄膜晶体管。
另外，权利要求2所述的发明是权利要求1所述的薄膜晶体管，其特征在于：当上述漏区的薄层电阻记作R(kΩ/□)，上述沟道区的沟道宽度记作W(μm)时，式(1)的关系成立。
     (R+30)·W＜A···(1)
其中，A是由光电导电流和光强决定的常数。
另外，权利要求3所述的发明是权利要求2所述的薄膜晶体管，其特征在于：当上述漏区的薄层电阻记作R(kΩ/□)，上述沟道区的沟道宽度记作W(μm)时，式(2)的关系成立。
     (R+30)·W＜1×103···(2)
如上述式(1)、式(2)所示，可以根据新的可控制因子(漏区的薄层电阻)与沟道区的沟道宽度的关系确定抑制光照射时的关态电流(光电导电流)的范围。然后，由于满足上述式(1)、式(2)关系的薄膜晶体管能抑制光照射时的关态电流的增加，所以能防止交调失真和亮度梯度，从而能够实现高性能、高可靠性。
还有，权利要求4所述的发明是权利要求3所述的薄膜晶体管，其特征在于：上述沟道区的沟道宽度W在2μm以下。
由上述式(2)的关系，在将沟道区的沟道宽度W定在2μm以下的场合，也能够由薄层电阻R和沟道宽度W抑制光照射时的关态电流的增加。
另外，权利要求5或权利要求6所述的发明是权利要求3或权利要求4所述的薄膜晶体管，其特征在于：上述漏区的薄层电阻在20kΩ/□以上，100kΩ/□以下。
这样进行限制是因为，薄层电阻在20kΩ/□以下时关态电流急剧增加，还有，将薄层电阻做成在100kΩ/□以上时则晶体管的开态电流降低，液晶面板的工作不稳定。通过将漏区的薄层电阻范围定在20kΩ/□以上，100kΩ/□以下，可以提供在能够降低关态电流的同时，不至引起开态电流减小的薄膜晶体管。
另外，权利要求7所述的发明是具有配置了沟道区以及在该沟道区两侧的源区和漏区的多晶硅半导体层，并在液晶显示器件中将其用作开关元件的薄膜晶体管，其特征在于：构成上述液晶显示器件的背光的亮度在2000(cd/m2)以上时，在上述源区和上述沟道区之间，或者上述漏区和上述沟道区之间至少某一方形成其杂质浓度低于源区和漏区的低浓度杂质区，并且该低浓度杂质区的长度ΔL在1.0μm以下。
这样，通过形成低浓度杂质区，可以将耗尽层的扩展定在使长度ΔL为1.0μm以下的低浓度杂质区的范围内，因此，能制成光电导电流(关态电流)不至增加的薄膜晶体管。
另外，权利要求8所述的发明是具有形成了沟道区以及配置在沟道区两侧的源区和漏区，在上述源区和沟道区之间，或者在漏区和沟道区之间至少任何一方形成了杂质浓度低于源区和漏区的低浓度杂质区的多晶硅半导体层的薄膜晶体管，其特征在于：当上述低浓度杂质区的长度记作ΔL(μm)，源-漏之间电压记作V1c(V)，上述沟道区的沟道宽度记作W(μm)时，式(3)的关系成立：
      ΔL＞(W·V1c)/36···(3)
由于满足这一关系，所以薄膜晶体管在关态时上述低浓度杂质区成为载流子耗尽的高电阻层，因而能使关态电流减小。而且，可以根据上述式(1)决定LDD区的长度标准，因而没有必要确保LDD区在为减低关态电流所需的值以上了。
另外，权利要求9所述的发明是权利要求8所述的薄膜晶体管，其特征在于：当上述沟道区的沟道长度记作L(μm)时，式(4)的关系成立：
        ΔL＜1.5·(W/L)···(4)
由于进而满足此种关系，薄膜晶体管在导通时，因来自栅极的电场的作用，栅极下低浓度杂质区就积累了作为载流子的电子，成为低电阻区，因而不至引起开态电流的减小。因此，上述薄膜晶体管在充分确保开态电流的同时，还能将关态电流抑制得很小。
另外，权利要求10所述的发明是权利要求9所述的薄膜晶体管，其特征在于：上述沟道区的沟道宽度W(μm)在2μm以下。
这样，可以通过限定上述低浓度杂质区的长度ΔL，求得关态电流降低，同时还不至引起开态电流减小。
另外，权利要求11或权利要求12所述的发明是权利要求9或权利要求10所述的薄膜晶体管，其特征在于：上述低浓度杂质区的薄层电阻在20kΩ/□以上，100kΩ/□以下。
另外，权利要求13所述的发明是权利要求11所述的薄膜晶体管，其特征在于：上述低浓度杂质区仅在漏区和沟道区之间形成。
设置低浓度杂质区原本是为了缓和作用于漏区的电场，若从这一观点出发，就没有必要在漏区和沟道区两方设置低浓度杂质区。因此，如果在漏区和沟道区之间，或者在上述漏区和上述沟道区之间的至少一方形成低浓度杂质区，就可以减小薄膜晶体管的面积。
另外，权利要求14所述的发明，是具有以权利要求1所述的薄膜晶体管作为开关元件的液晶面板部和从背面向上述液晶面板部供给光的背光部的液晶显示器件，其特征在于：当上述漏区的薄层电阻记作R(kΩ/□)，上述背光部的亮度记作B(cd/m2)，上述沟道区的沟道宽度记作W(μm)时，式(5)的关系成立：
      (R+30)·B·W＜C···(5)其中，C为由光电导电流决定的常数。
另外，权利要求15所述的发明是权利要求14所述的液晶显示器件，其特征在于：当上述漏区的薄层电阻记作R(kΩ/□)，上述背光部的亮度记作B(cd/m2)，上述沟道区的沟道宽度记作W(μm)时，式(6)的关系成立：
     (R+30)·B·W＜1×106···(6)
另外，权利要求16所述的发明是EL器件，其特征在于：它是在具有薄膜晶体管的基板上形成的像素电极的上层有发光层，并在该发光层的上层形成对置电极的EL器件，上述薄膜晶体管是权利要求1所述的薄膜晶体管，当照射该薄膜晶体管的沟道区的光强记作B(cd/m2)时，式(5)的关系成立：
     (R+30)·B·W＜C···(5)其中，C为由光电导电流决定的常数。
另外，权利要求17所述的发明是权利要求16所述的EL显示器件，其特征在于：当上述漏区的薄层电阻记作R(kΩ/□)，照射上述沟道区的光强记作B(cd/m2)，上述沟道区的沟道宽度记作W(μm)时，式(6)的关系成立：
     (R+30)·B·W＜1×106···(6)
另外，权利要求18所述的发明是一种薄膜晶体管的制造方法，它具有在绝缘基板上形成多晶硅半导体层的多晶硅半导体层形成工序；在上述多晶硅半导体层上形成栅绝缘膜的栅绝缘膜形成工序；在上述栅绝缘膜上将栅电极形成为图形的栅电极形成工序；将上述栅电极的侧面氧化，形成覆盖该栅电极侧面的金属氧化膜的阳极氧化工序；以及以上述栅电极作为掩模对上述多晶硅半导体层掺入杂质的掺杂工序，其特征在于：控制在上述阳极氧化工序中形成的金属氧化膜的膜厚，使在上述掺杂工序中形成的低浓度杂质区的长度ΔL在1.0μm以下。
另外，权利要求19所述的发明是一种薄膜晶体管的制造方法，其特征在于：它具有在绝缘基板上形成多晶硅半导体层的多晶硅半导体层形成工序；在上述多晶硅半导体层上形成栅绝缘膜的栅绝缘膜形成工序；在上述栅绝缘膜上将栅电极形成为图形的栅电极形成工序；以上述栅电极作掩模对上述多晶硅半导体层掺入杂质的第1掺杂工序；借助于上述第1掺杂工序在掺入杂质的半导体区域上形成遮蔽膜，通过各向异性刻蚀将该遮蔽膜形成为图形的遮蔽膜形成工序；以及以上述遮蔽膜作为掩模对上述多晶硅半导体层掺入杂质，使在遮蔽膜下部区域和除此以外的区域存在杂质浓度差，在源区和沟道区之间，或者漏区和沟道区之间至少任何一方，形成杂质浓度低于源区和漏区的低浓度杂质区，使该低浓度杂质区的长度在1.0μm以下的第2掺杂工序。
另外，权利要求20所述的发明是权利要求19所述的薄膜晶体管的制造方法，其特征在于：它包含以上述低浓度杂质区的长度ΔL在1.0μm以下的制品为合格品的检测工序。
附图的简单说明
图1是示出构成TET的沟道区的沟道宽度W与光电导电流(关态电流：Ioff)的关系，以及背光亮度与光电导电流的关系的曲线图。
图2是示出模拟使TFT处于关态时的电场的结果的曲线图。
图3是示出由模拟得出的薄层电阻与耗尽层宽度的关系的曲线图。
图4是示出对由模拟(W＝4μm的场合)求得的耗尽层宽度与对应于该耗尽层宽度的薄层电阻上的光电导电流的关系的测量结果的曲线图。
图5是示出有源矩阵的等效电路的图。
图6是示出像素电压损失的模拟结果的曲线图。
图7是用本发明的实施形态1-1的薄膜晶体管作为像素开关元件的液晶显示器件的概略剖面图。
图8是本发明的实施形态1-1的薄膜晶体管的概略剖面图。
图9是图8的概略平面图。
图10是示出本发明的实施形态1-1的薄膜晶体管的制造方法的概略剖面图。
图11是示出同样的薄膜晶体管的制造方法的概略剖面图。
图12是示出同样的薄膜晶体管的制造方法的流程图。
图13是示出薄膜晶体管的电压/电流特性的曲线图。
图14是示出关态电流在基板面内的分散性的曲线图。
图15是示出以n型区的浓度作为参数的、薄膜晶体管的Vg-Id特性的模拟结果的曲线图。
图16是示出关断TFT时的电场的模拟结果的曲线图。
图17是示出本发明的实施形态1-2的薄膜晶体管的制造方法的概略剖面图。
图18是示出同样的薄膜晶体管的制造方法的概略剖面图。
图19是示出使用本发明的实施形态1-3的薄膜晶体管的C-MOS倒相器的布线图形的平面图。
图20是图19的等效电路图。
图21是图19的X-X’向视剖面图。
图22是示出C-MOS倒相器开/关时的n-沟道晶体管的偏置状态的工作点的曲线图。
图23是示出以薄层电阻作为参数，使LDD区在0.5μm至3μm的范围内变化时的Vg-Id特性的模拟结果的曲线图。
图24示出了TFT处于关态(Vg＝-10V，Vd＝6V)时，沟道区和LDD区的电场的模拟结果。
图25是示出具有实际的LDD区的TFT的，LDD区的长度(ΔL)与关态电流以及LDD区的长度(ΔL)与开态电流的关系的曲线图。
图26是实施形态2-1的薄膜晶体管的简化剖面图。
图27是图26的概略平面图。
图28是示出本发明的实施形态2-1的薄膜晶体管的制造方法的概略剖面图。
图29是示出本发明的实施形态2-1的薄膜晶体管的制造方法的概略剖面图。
图30是示出本发明的实施形态2-1的薄膜晶体管的制造方法的流程图。
图31是说明形成LDD区的工序的概略剖面工序图。
图32是光掩模和基板的斜视图。
图33是光掩模和基板的平面图。
图34是LDD区形成后的薄膜晶体管的概略剖面图。
图35是示出实施形态2-1的薄膜晶体管的电压/电流特性的曲线图。
图36是示出实施形态2-1的薄膜晶体管的关态电流在基板面内的分散性的曲线图。
图37是示出以LDD区的浓度作为参数的、TFT的Vg-Id特性的模拟结果的曲线图。
图38是为对亮度梯度和交调失真进行说明的略图。
实施发明的优选形态
[第1组发明]
(第1组发明的概念)
首先，在对第1组发明的概念进行说明之后，根据附图对具体实施形态加以说明。
在第1组发明中，目的在于抑制对TFT进行光照射时的光电导电流。
可是，为达到上述目的，本申请的发明人探寻了与上述光电导电流有相关性的参数，其结果是新发现了耗尽层宽度与光电导电流成比例关系。根据该比例关系控制(减小)耗尽层宽度，从而达到将光电导电流控制在容许值以下的结果，因而能够提供无亮度梯度、交调失真等图像品质变坏的薄膜晶体管。
还有，所谓“耗尽层宽度”，如后面将叙述的图2(a)所示，定义为电场强度陡然升高的2点中的每一个点的切线之间的距离。
另外，以往已经知道，背光的亮度B和沟道区的沟道宽度W与光电导电流有关系，并根据这2个控制参数进行了TFT设计。但是，仅由上述2个控制参数对光电导电流的抑制还不够充分，在TFT设计方面还会产生误差。
因此，本申请的发明人对上述“耗尽层宽度与光电导电流的比例关系”进一步进行了潜心研究，新发现漏区的薄层电阻对光电导电流也有相关性。由此，通过以薄层电阻R这一新因子作评价标准，形成了3个控制参数，与以往的2个控制参数相比，提高了薄膜晶体管的设计精度，能够显著地抑制光电导电流。下面先对耗尽层宽度和光电导电流的关系进行说明，之后再对背光的亮度B、漏区的薄层电阻R、沟道区的沟道宽度W之间的关系进行说明。然后再对为了抑制光电导电流的TFT的具体制作方法的原理加以说明。
首先，本申请发明人在测定构成TFT的沟道区的沟道宽度与光电导电流的关系的同时，还测定了漏区的薄层电阻与光电导电流的关系。进而通过模拟进行了工作解析，求出了耗尽层宽度的范围。
图1(a)是示出构成TET的沟道区的沟道宽度W与光电导电流(关态电流：Ioff)的关系的曲线图。其中，实线、虚线、单点点划线分别示出了照射6000cd/cm2、4000cd/cm2和2000cd/cm2的光时，沟道宽度W与光电导电流Ioff的关系。
由图1(a)可知，光照射时的关态电流Ioff与沟道宽度W成正比。另外，图1(b)是示出背光的亮度与光电导电流的关系的曲线图，可以确认关态电流Ioff与背光亮度B成正比。
图2(a)是示出使TFT处于关态时的电场的模拟结果的曲线图。由图2(a)所示的模拟结果可知，电场只集中在大致为沟道/漏区的结上，在LDD区的薄层电阻为20kΩ/□(实线)时，耗尽层宽度约为0.5μm，该耗尽层区主要延伸到沟道一侧。与此相反，可以确认，薄层电阻为100kΩ/□(虚线)时，耗尽层宽度约为0.9μm左右，并向LDD区扩展。
据此，新发现了耗尽层宽度随薄层电阻变化而变化。因此，本申请的发明人研究了薄层电阻与耗尽层宽度的关系。其结果示于图3。图3示出了由模拟得出的薄层电阻与耗尽层宽度的关系。可以确认，耗尽层宽度度Wd与薄层电阻R成正比。可以认为这与p/n结中的耗尽层的扩展一样，是由于耗尽层向载流子浓度低的区域延伸的结果。然后，下面的式(7)表示了图3的薄层电阻和耗尽层宽度的关系。
       Wd＝8×10-3·R+0.24···(7)
图4示出了对由模拟(W＝4μm的场合)求得的耗尽层宽度与对应于该耗尽层宽度的薄层电阻上的光电导电流的关系的测量结果。
当对耗尽层宽度和光电导电流分别以对数作图时，得出了斜率大体为1的直线。这意味着光电导电流由耗尽区产生。然后，耗尽层宽度Wd和光电导电流的关系可以用下面的式(8)表示。
       Iphoto＝5×10-15·Wd···(8)
另外，在上述式(8)中，Iphoto为当沟道宽度为4μm时，光强相当于1(cd/m2)的值。
这样，由上述式(8)可以发现，耗尽层宽度Wd和光电导电流Iphoto有正比关系，据此，可以通过控制(减小)耗尽层宽度将光电导电流控制在容许值以下，能够提供实现了无亮度梯度、交调失真等图像品质变坏的高性能、高可靠性的薄膜晶体管。还有，所谓上述“容许值”为例如下面将述及的10pA以下的值。
另外，由于根据上述图1(a)，1off与沟道宽度W以及光强B成正比，所以Ioff与Iphoto满足下述(9)式的关系。
       Ioff＝Iphoto·(W/4)·B···(9)
于是，由上述式(9)、式(8)消去Iphoto，就得到下述式(10)。
       Ioff(4/(W·B))＝5×10-15·Wd···(10)
然后，由上述式(7)、式(10)消去耗尽层宽度Wd，得到下述式(11)。这里，由图1(a)可知，Ioff与沟道宽度W成正比。
       R＝Ioff·10-17/(B·W)-30···(11)
可是一般说来，为保持高品质的图像，Ioff必须为10pA以下的值。其理由将在下面说明。图5示出了有源矩阵的等效电路。
TFT的关态电阻Roff一旦变小，电荷就不能保持到下一个写入，形成电压损失。经时间T后的像素电压V可用式(12)描述。
       V＝V0{1-exp(T/(Roff×Ctot))}···(12)
其中，Ctot＝Cs+Clc。
另外，以TFT的关态电流(Roff＝Vsd/Ioff)作为参数时的时间与电压损失的模拟结果示于图6。由图6可确认，为了在16msec(1/60Hz)的保持时间内将电压损失抑制在0.02V以下，必须在背光照射状态下将关态电流定在10pA以下。
于是，若将上述式(11)中的Ioff定在10pA以下，则得到下式：
       (R+30)·B·W＜10·10-12·1017＝1×106···(6)
另外，因为抑制关态电流的值随薄膜晶体管的使用条件而变化，所以可用下面的式(5)表示：
       (R+30)·B·W＜C···(5)其中，C为由光电导电流决定的常数。
这样一来，满足上述式(6)的薄膜晶体管是可以抑制光电导电流的薄膜晶体管，因此能够防止交调失真和亮度梯度，能够实现图像品质优良、高性能和高可靠性。
另外，上述式(6)虽然是包含作为液晶面板的背光亮度的式子，但一般说来，薄膜晶体管不限于仅为总是具备背光的透射型。因此，假定背光的亮度B最高为5000cd/m2，则上述式(6)成为：
       (R+30)·W＜2×102···(2’)满足上述式(2’)的薄膜晶体管与背光的亮度B无关，亦即可以做成无论是透射或反射型的薄膜晶体管。
另外，还可以做成满足下面式(2)的、性能更为优良的薄膜晶体管。
       (R+30)·W＜1×103···      (2)
另外，上述式(11)可以表示为下面(11’)式，即：
       (R+30)·W＜(Ioff·1017)/B···(11’)
以由Ioff和B决定的常数A代替上述式(11’)的右边，可以以下面的式(1)表示：
       (R+30)·W＜A···(1)
(A是由光电导电流和光强决定的常数)
另外，通过在上述TFT结构中形成LDD区，不使耗尽层扩展至该LDD区以上，也能如上所述那样抑制与耗尽层宽度呈正比关系的光电导电流。图16示出了TFT处于关态(Vg＝-10V，Vd＝6V)时的沟道区和LDD区的电场的模拟结果。
由上述模拟结果可以确认，电场的施加区域依赖于薄层电阻，LDD区的薄层电阻为20kΩ/□时，其值为0.4μm左右，薄层电阻为100kΩ/□时，其值为1.0μm。
还有，虽然是以上述沟道宽度为4μm进行设计的，但将沟道区的沟道宽度W减小，使其在2μm以下的场合，上述关系式式(1)、式(2)尤其构成了薄膜晶体管制作方面的有效标准。
另外，在以下的实施形态中，将对基于上述模拟的制作TFT的事宜进行具体说明。
(实施形态1-1)
图7是使用本发明的实施形态1-1的薄膜晶体管作为像素开关元件的液晶显示器件的概略剖面图，图8是本发明的实施形态1-1的薄膜晶体管的概略剖面图，图9是图8的概略平面图。
如图7所示，液晶显示器件50是包括液晶面板部51和配置在该液晶面板部51的背面的背光部52等的透射型液晶显示器件。上述液晶面板部51由偏振片53、53，玻璃基板2、54b、配置成矩阵状的薄膜晶体管1、像素电极55、取向膜56、液晶层57以及公用电极58等构成。
在上述玻璃基板2上形成薄膜晶体管1(以下称TFT)和像素电极55，在上述基板54b上形成公用电极58。另外，在上述基板2、54b上分别形成由聚酰亚胺树脂等构成的取向膜56、56，对上述取向膜56、56在取向方向相互正交的方向上预先进行摩擦处理，基板2、54b经图中没有表示出来的衬垫相向配置。
另外，在上述基板2、54b之间夹持液晶层57，上述液晶层57内的液晶以90度扭曲进行取向。进而，在上述基板2、54b的外侧面，偏振片53、53以规定的光振动方向呈相互平行状态进行了配置。
另外，在上述液晶面板部51的背面(下方)配置了背光部52。上述背光部52由冷阴极管之类的发光元件和为使光照均匀的光散射板等构成。
下面利用图8、图9对上述薄膜晶体管进行说明。
薄膜晶体管1是通过在玻璃基板2上依次层叠膜厚为600的多晶硅层3、由膜厚为1000的SiO2(二氧化硅)构成的栅绝缘层4、由铝构成的栅电极5a以及由SiO2构成的层间绝缘层6而构成。
另外，上述多晶硅层3由位于栅电极5a的正下方的沟道区3c、杂质浓度高的源区3a(n+层)以及杂质浓度高的漏区(n+层)3b构成。另外，在本实施形态中，LDD区(n-层)3d、3e的长度ΔL被设定为0.4μm。还有，上述沟道区3c的沟道宽度W被设定为5μm。
在这里，进行的设计使得当上述漏区的薄层电阻记作R(kΩ/□)，使用该有源矩阵TFT的液晶显示器件50的背光部52的亮度记作B(cd/m2)，上述沟道区3c的沟道宽度记作W(μm)时，下面的式(6)成立。
     (R+30)·B·W＝Ioff＜1×106···(6)
另外，进而在TFT1上设置了例如由铝构成的源电极7和漏电极8，源电极7经形成在栅绝缘层4和层间绝缘层6上的接触孔9a与源区3a相连接，而漏电极8经形成在栅绝缘层4和层间绝缘层6上的接触孔9b与漏区3b相连接。
下面说明薄膜晶体管的制造方法。图10是示出本发明的实施形态1-1的薄膜晶体管的制造方法的概略剖面图，图11是示出同样的薄膜晶体管的制造方法的概略剖面图，图12是示出同样的薄膜晶体管的制造方法的流程图。
(1)首先，用等离子体CVD法在玻璃基板2上淀积膜厚为500的a-Si层15，然后在400C下进行脱氢处理(图10(a))。该脱氢处理的目的是防止进行结晶时因氢脱离而造成的Si膜耗蚀的发生。另外，形成a-Si的工序，除等离子体CVD法还可采用减压CVD、溅射等工艺。另外，也可以用等离子体CVD法或其他方法直接淀积多晶硅膜。这时不需要后面所述的利用激光的退火工序。
(2)其次，借助于使用波长为308nm的准分子激光器的激光退火，对a-Si层15进行熔融再结晶(p-Si化)，形成多晶硅层16(图10(b))。
(3)接着，将多晶硅层16做成规定形状的岛，形成多晶硅层3(图10(c))。
(4)接着，在玻璃基板2上，以覆盖多晶硅层3的形式形成成为栅绝缘层4的、厚度为1000的SiO2(二氧化硅)层(图10(d))。
(5)接着，制作成为栅电极5a的、由铝构成的金属层17(图10(e))。
(6)接着，将金属层17构制成规定形状的图形，形成栅电极5a(图10(f))。
(7)接着，以栅电极5a作为掩模进行掺杂(图10(g))。具体而言，用离子掺杂法将磷离子作为杂质掺入。据此，位于栅电极5a的正下方的沟道区3c成为杂质未掺入的区域。于是，除多晶硅层3的沟道区3c以外的区域成了掺杂层。另外，该场合的掺杂加速电压为80kV，束电流密度为1μA/cm2，以高加速度制成n型区。
(8)接着，制作光致抗蚀剂膜18，使其覆盖栅电极5a(图10(h))。
(9)接着，借助于各向异性刻蚀将光致抗蚀剂膜18形成图形形状，即形成抗蚀剂膜5b(图11(i))。这时，通过各向异性刻蚀能够形成正确的抗蚀剂膜5b的图形。
(10)接着，如图11(j)所示，用抗蚀剂膜5b作为掩模进行第2次掺杂。具体而言，用离子掺杂法将磷离子作为杂质掺入。这时的掺杂加速电压为12kV，束电流密度为0.5μA/cm2，以低加速度制成高浓度的n型区。
(11)接着，制作层间绝缘层(SiOx)6(图11(k))。
(12)接着，在层间绝缘层6和栅绝缘层4上开接触孔9a、9b(图11(1))。
(13)然后，用溅射法在接触孔9a、9b中充填如铝之类的金属层，并将金属层的上部构制成规定形状的图形，以形成源电极7和漏电极8(图11(m))。这样，就制成了TFT1。
在上述例子中，就n沟道TFT进行了说明，但是对p沟道TFT也能用同样的制造工艺进行制造。
当从用上述制造方法制成的薄膜晶体管的背面照射5000cd/m2的光时，关态电流约为5pA。如前所述，由于必须将背光照射状态下的关态电流降至10pA以下，所以本实施形态的薄膜晶体管能确保良好的显示特性。
另外，在图13中示出了薄膜晶体管的电压/电流特性，并在图14中示出了关态电流在基板面内的分散性。如图13所示，本实施形态的TFT1(L3的曲线图)能够确保稳定的、大的开态电流和小的关态电流。另外，根据图14，这样制作的TFT1能够减小在基板面内的分散性。
在图15中，示出了以n型区的浓度作为参数的、薄膜晶体管的Vg-Id特性的模拟结果。LDD区的薄层电阻在20kΩ/□以下时关态电流急剧变大。因此，LDD区的薄层电阻至少必须为20kΩ/□以上的值。另一方面，当将LDD区的薄层电阻制作在100kΩ/□以上时，晶体管的开态电流下降，液晶面板的工作则不稳定。因此，LDD区的薄层电阻的范围最好控制在20kΩ/□以上，100kΩ/□以下。
一般说来，背光亮度最大为5000cd/m2左右，当在此情况下如去求可将光电导电流抑制在10pA以下的耗尽层宽度Wd，则得到如下的结果。即将W＝4，B＝5000，Ioff＝10×10-12代入上述式(10)，可求得耗尽层宽度Wd＝0.4μm。
由于上述耗尽层宽度不会在LDD区的长度以上，所以通过将LDD区的长度ΔL做在0.4μm以下，可以作成有效的耗尽层宽度在0.4μm以下，从而光电导电流被抑制(到10pA以下)的结构。还有，当LDD区小于0.1μm时，不存在电场缓和效应，如图2(b)所示，关态电流增大，因此，上述LDD区最好大于0.1μm。
另外，在上述式(10)中，取背光亮度B例如为2000cd/m2时，则耗尽层宽度Wd为1μm。
因此，由于耗尽层宽度不会成为LDD区的长度以上，所以通过将LDD区的长度ΔL做在1.0μm以下，可以使有效的耗尽层区在1.0μm以下，从而抑制光电导电流。将光电导电流做在0.4μm以下更好。
另外，在检测工序中，LDD区超过1.0μm的器件不能满足关态特性。因此，通过进行将LDD区的长度ΔL在1.0μm以下的制品定为合格品的检测工序，可以区别合格品与不合格品，能够减少液晶面板工序中的材料损耗。
另外，如表1所示，可以确认：实验例1～3(即满足上述式(2)的例子)能够抑制光照射时的关态电流，而实验例4、5(即不满足上述式(6)的例子)不能抑制光照射时的关态电流。
表1
 B(cd/m2)   W(μm)   R(KΩ/□)   关态电流
实验例1     3000     4     50     ○
实验例2     5000     2     50     ○
实验例3     5000     3     30     ○
实验例4     3000     4     80     ×
实验例5     5000     4     50     ×
这样一来，按照上述式(6)，根据新的可控制因子(漏区的薄层电阻)与沟道区的沟道宽度的关系，可以定出抑制光照射时的关态电流(光电导电流)的范围。因此，通过制作满足上述式(6)的关系的薄膜晶体管，可以抑制关态电流的增加，所以能够提供可防止交调失真和亮度梯度，从而实现高性能、高可靠性的薄膜晶体管。
(实施形态1-2)
对本发明的实施形态1-2的薄膜晶体管的制造方法进行说明。
本实施形态1-2的薄膜晶体管是通过阳极氧化使LDD区的长度短至0.2μm～0.5μm而形成的薄膜晶体管。据此，由于漏侧的区域为高浓度杂质区，所以耗尽层宽度不会扩展至LDD区的长度以上，从而能够抑制光电导电流。下面对具体制造方法进行说明。图17是示出本发明的实施形态1-2的薄膜晶体管的制造方法的概略剖面图，图18是示出同样的薄膜晶体管的制造方法的概略剖面图。
与上述实施形态1-1相同，在玻璃基板2上淀积a-Si层15，接着通过使用波长为308nm的准分子激光器的激光退火，对a-Si层15进行熔融再结晶(p-Si化)，形成多晶硅层16。接着，将多晶硅层16做成规定形状的岛，形成多晶硅层3。而后在玻璃基板2上，以覆盖多晶硅层3的形式形成栅绝缘层4。(图17(a)～(d))。
接着，制作金属层17，在该金属层17上使光致抗蚀剂17a形成为图形形状，利用刻蚀技术将上述金属膜17构制成图形，形成栅电极5a。然后对栅电极5a的侧面进行阳极氧化，形成氧化绝缘层5b。(图17(f))。
接着，按图17(g)所示进行，用栅电极5a作为掩模进行掺杂。具体而言，用离子掺杂法将磷离子作为杂质掺入。据此，位于栅电极5a的正下方的沟道区3c成为杂质未掺入的区域。于是，在位于氧化绝缘层5b、5b正下方的区域形成LDD区3d、3e，在它们的外侧形成沟道区3a、漏区3b。
接着，按图18(h)～(j)所示进行，制作层间绝缘层(SiOx)6，接着在层间绝缘层6和栅绝缘层4上开接触孔9a、9b，然后用溅射法在接触孔9a、9b中充填如铝之类的金属层，并将金属层的上部构制成具有规定形状的图形，以形成源电极7和漏电极8。这样，就制成了TFT。
利用本实施形态的阳极氧化，可以使LDD区的长度缩短至0.2μm～0.5μm。据此，由于漏侧的区域为高浓度杂质区，所以耗尽层宽度不会扩展至该长度以上。因此能够将光电导电流抑制得很小。
据此，由于在薄膜晶体管关断时，上述低浓度杂质区成为载流子耗尽的高电阻层，所以能谋求关态电流的降低。然后，根据上述式(2)，能够确定LDD区长度的标准，没有必要确保LDD区在为降低关态电流所必须的值以上。另外，通过使上述式(2)进一步满足式(6)，则在薄膜晶体管导通时，因来自栅电极的电场的作用，栅电极下的低浓度杂质区积累了作为载流子的电子，成为低电阻区，因而不至引起开态电流减小。因此，满足式(2)和式(6)的薄膜晶体管可以在充分确保开态电流的同时，将关态电流抑制得很小。
另外，通过利用加速电压在10kV以上、30kV以下，束电流密度在0.05μA/cm2以上、1μA/cm2以下的低速的离子掺杂法进行杂质掺入，因离子掺杂时离子的加速电压低，故而能够减少掺杂时的损伤。另外，在掺入杂质时以抗蚀剂作为掩模的场合，还能够在抗蚀剂不变质的条件下干净地将其除去。
(实施形态1-3)
参照图19～图22对本发明的实施形态1-3进行说明。
图19是示出使用本发明的实施形态1-3的薄膜晶体管的C-MOS倒相器的布线图形的平面图，图20是它的等效电路图，图21是图19的X-X’向视剖面图。
C-MOS倒相器50构成例如液晶显示器件的驱动电路。该C-MOS倒相器50由n沟道TFT22和p沟道TFT23构成。n沟道TFT22具有与上述实施形态1的n沟道TFT1相同的结构，在对应的部分标以相同的参照符号。
p沟道TFT23是非LDD结构的通常型TFT。即TFT23是在玻璃基板2上依次层叠多晶硅层24、由SiO2(二氧化硅)构成的栅绝缘层4、由铝构成的栅电极25以及由SiO2构成的层间绝缘层6而构成。多晶硅层24由位于栅电极25的正下方沟道区24c、配置在沟道区24c两侧的源区24a(p+层)以及漏区24b(p+层)构成。进而在该TFT23上设置了例如由铝构成的源电极26和漏电极27。源电极26经形成在栅绝缘层4和层间绝缘层6上的接触孔28a与源区24a相连接。另外，漏电极27经形成在栅绝缘层4和层间绝缘层6上的接触孔28b与漏区24b相连接。然后，n沟道TFT22的栅电极5和p沟道TFT23的栅电极25如图20所示，共同连接在输入端点30上。另外，n沟道TFT22的漏电极8和p沟道TFT23的漏电极27如图19所示，共同连接在输出端点31上。
在本实施形态1-3中，仅将n沟道TFT的漏极侧制成了在上述实施形态1-1中说明过的LDD结构，因而能够减小TFT的尺寸，可以将源-漏间的距离抑制到6μm左右，与在源、漏两方形成LDD区的场合比较，能做成约50％以下的尺寸，可谋求TFT的微细化。
另外，也可以将n沟道TFT和p沟道TFT两者都做成LDD结构。但当为了减小占据阵列基板的电路面积，只在n沟道TFT和p沟道TFT的任何一方制作LDD结构时，最好将其制在n沟道TFT一侧。究其原因，是由于将作为p沟道TFT的载流子的空穴的迁移率与作为n沟道TFT的载流子的迁移率进行比较时，电子的迁移率显著地高。因此，对p沟道TFT和n沟道TFT施加相同的电场时，n沟道TFT受到的载流子的冲击为大，因而n沟道TFT容易变坏。于是，当从谋求防止TFT变坏，提高可靠性的观点出发时，最好在n沟道TFT的一方制作LDD结构。
在图22中示出了C-MOS倒相器开/关时的n-沟道晶体管的偏置状态的工作点。这样，倒相器的n-沟道TFT，在栅极的极性相对于负侧的电源总是在高于0的电压下工作。因此，负侧的电源总是起作n-沟道TFT的源电极的作用，而输出一侧总是起作漏电极的作用。因此，只将输出一侧部分形成该部分，制成上述结构，采用如此构成的电路有助于减少阵列基板上的电路部分占有面积。另外，还有助于减少该部分的寄生电容。
(其他事项)
在实施形态1-1～1-3中，虽然对具有一种类型浓度的LDD区进行了说明，但本发明不限于此，也可以设置浓度差不同的多个LDD区。即，借助于随着接近于沟道区，杂质浓度呈阶梯式下降的多个结区来构成LDD区，可以使杂质浓度有多个阶梯式的变化，因而能使半导体层中的电场集中更加缓和。
另外，上述LDD区可以只在漏区和沟道区之间形成，通过如此构成，可以收到降低关态电流的效果，同时还能减小薄膜晶体管的面积。
另外，在实施形态1-1～1-3中，虽然用顶栅型TFT进行了说明，但对底栅型TFT也能应用本发明。
另外，在实施形态1-1～1-3中说明的薄膜晶体管，在液晶显示器件以外，也可应用于EL器件。即在基板上形成实施形态1-1～1-3中所述的多个薄膜晶体管作为开关元件，通过制作具有该基板的EL器件，可以制成抑制光电导电流的结构。
[第2组发明]
(第2组发明的概念)
本发明的目的在于，采用在抑制薄膜晶体管(以下称“TFT”)的关态电流的同时，将LDD区的长度压缩到必要的最小限度以抑制开态电流的减小的结构，从而实现具有高性能、高可靠性的TFT。因此，本发明人为了真正求出必要的LDD区的长度，通过模拟LDD区部分以进行工作分析，求出电场的施加区域应为若干。
图23是示出对以薄层电阻作为参数，使LDD区在0.5μm至3μm的范围内变化的Vg-Id特性的模拟结果的曲线图。
根据此结果可以确认，Vg-Id特性虽对LDD区的浓度有大的依赖性，但对LDD区的长度却不具有依赖性。下面对其原因进行考察。
图24示出了对TFT处于关态(Vg＝-10V，Vd＝6V)时沟道区和LDD区的电场的模拟结果。
根椐上述模拟结果可以确认，电场的施加区域依赖于薄层电阻，薄层电阻为20kΩ/□时其值为0.4μm左右，薄层电阻为100kΩ/□时其值为1.0μm。
由此可知，即使将LDD区增大至电场的施加区域以上，对电场的缓和作用也无效果，电阻只是串联插入晶体管的沟道区。
另外，图25是示出具有实际的LDD区的TFT的，LDD区的长度(ΔL)与关态电流以及LDD区的长度(ΔL)与开态电流的关系的曲线图。还有，LDD区的薄层电阻为100kΩ/□。
如图25(a)所示，即使使LDD区比1μm长，也没有降低关态电流的效果，这反映了上述的模拟结果。另外，如图25(b)所示，当LDD区比1.5μm长时，则不能充分确保开态电流，开态电流会降低。根据此结果，通过将LDD区的范围定在1μm以上，1.5μm以下，就能够在充分确保开态电流的同时使关态电流减小。另外，在以下的实施形态中，将根据上述模拟对TFT的制作事宜具体地加以说明。另外，在实际的TFT制作工序中，为切实保证上述的LDD区，可以借助掩模对准时的对准标记来确定，这将在后面进行说明。
(实施形态2-1)
图26是实施形态2-1的薄膜晶体管的简化剖面图，图27是图26的概略平面图。
本实施形态2-1示出了将本发明应用于n沟道薄膜晶体管的例子。该薄膜晶体管(以下称TFT)101是在玻璃基板102上依次层叠膜厚为500的多晶硅层103、由膜厚为1000的SiO2(二氧化硅)构成的栅绝缘层104、由铝构成的栅电极105a以及由SiO2构成的层间绝缘层106而构成。上述栅电极105a以被抗蚀剂膜105b覆盖而形成。另外，也可以用金属膜代替上述抗蚀剂膜105b。
另外，上述多晶硅层103由位于栅电极105a的正下方的沟道区103c、杂质浓度高的源区103a(n+层)、杂质浓度高的漏区(n+层)103b以及杂质浓度低的低浓度杂质区(LDD区：n-层)103d、103e构成。低浓度杂质区103d夹在源区103a和沟道区103c之间，低浓度杂质区103e夹在漏区103b和沟道区103c之间。这些低浓度杂质区103d、103e位于抗蚀剂膜105b的从栅电极105a露出的部分105b1、105b2的正下方。因此，低浓度杂质区103d和源区103a的结面与抗蚀剂膜105b的端面(图1的左侧端面)大体一致，低浓度杂质区103d和沟道区103c的结面与栅电极105a的端面(图1的左侧端面)大体一致。另外，低浓度杂质区103e和漏区103b的结面与抗蚀剂膜105b的端面(图1的右侧端面)大体一致，低浓度杂质区103d和沟道区103c的结面与栅电极105a的端面(图1的右侧端面)大体一致。另外，在本发明中，上述低浓度杂质区的长度ΔL设定为1μm以上，1.5μm以下，沟道宽度W设定为5μm。
另外，在TFT101中，进而还设置了例如由铝构成的源电极107和漏电极108，源电极107经形成在栅绝缘层104和层间绝缘层106上的接触孔109a与源区103a相连接，而漏电极108经形成在栅绝缘层104和层间绝缘层106上的接触孔109b与漏区103b相连接。
下面说明本发明的实施形态2-1的薄膜晶体管的制造方法。图28、图29是示出本发明的实施形态2-1的薄膜晶体管的制造方法的概略剖面图，图30是示出本发明的实施形态2-1的薄膜晶体管的制造方法的流程图。
(1)首先，用等离子体CVD法在玻璃基板102上淀积膜厚为500的a-Si层115，然后在400C下进行脱氢处理(图28(a))。此脱氢处理的目的是防止进行结晶时因氢脱离而造成的Si膜耗蚀的发生。另外，形成a-Si的工序，除等离子体CVD法外，还可采用减压CVD、溅射等工艺。另外，也可以用等离子体CVD法或其他方法直接淀积多晶硅膜。这时不需要后面所述的利用激光的退火工序。
(2)其次，借助于使用波长为308nm的准分子激光器的激光退火，对a-Si层115进行熔融再结晶(p-Si化)，形成多晶硅层116(图28(b))。
(3)接着，将多晶硅层116做成一定形状的岛，形成多晶硅层103(图28(c))。
(4)接着，在玻璃基板102上，以覆盖多晶硅层103的形式形成作为栅极绝缘层104的、厚度为1000的SiO2(二氧化硅)层(图28(d))。
(5)接着，制作作为栅电极105a的、由铝构成的金属层117(图28(e))。
(6)接着，将金属层117构制成规定形状的图形，形成栅电极105a(图28(f))。
(7)接着，以栅电极105a作为掩模进行第1次掺杂(图28(g))。具体而言，用离子掺杂法将磷离子作为杂质掺入。据此，位于栅电极105a的正下方的沟道区103c成为杂质未掺入的区域。于是，除多晶硅层103的沟道区103c外的区域A、B，成为掺入了杂质的n-层。另外，该场合的掺杂加速电压为80kV，束电流密度为1μA/cm2，以高加速度制成低浓度的n型区。
(8)接着，制作光致抗蚀剂膜118，使其覆盖栅电极105a(图28(h))。
(9)接着，将光致抗蚀剂膜118构制成图形，形成抗蚀剂膜105b(图29(a))。这里，利用图31～图34对(9)的工序加以详细说明。图31是说明形成LDD区的工序的概略剖面工序图，图32是光掩模和基板的斜视图，图33是它们的平面图，图34是LDD区形成后的薄膜晶体管的概略剖面图。
如图32所示，光掩模140和基板102相向配置，在光掩模140的上方位置配置了对位用光源(图中未示出)，利用上述对位用光源向分别形成在光掩模140和基板102上的对位标记141、142入射激光光束，借助于读取各个对位标记的位置信号进行对位。
在上述光掩模140的规定位置(光掩模的角部102处)上，形成略呈正方形形状的对位标记141。另外，在光掩模140的中央位置形成了复制到基板102上的遮蔽膜的图形(图中未示出)。
另外，在玻璃基板102上的与上述对位标记141相对应的位置形成对位标记142。该对位标记142被作成以黑区包围在周围的略呈正方形形状的透明区。另外，图中虽然未示出，但上述对位标记141、142的形状不限于正方形，例如也可作成圆形等形状。
然后如图33(a)所示，在光掩模140和基板102的位置没有偏移时，形成在光掩模140上的对位标记141位于形成在基板102上的对位标记142的透明区的中央，在以该状态形成LDD区的场合，该LDD区103d、103e的长度ΔL被设定为1.25μm。
另外，已经知道，若上述基板102和光掩模140的位置有偏移，对位标记141未进入对位标记142内，所形成的LDD区的长度则大于1.5μm，因此，在这样的场合下，以使对位标记141进入对位标记142内的方式进行基板和光掩模的对位。另外，即使将上述对位标记141调整到对位标记142的中央，实际上有时也如图33(b)所示，在纸面上左右摆动。但是，在本发明的场合，由于对位装置的精度为±0.25μm，所以能够将对位标记141置于对位标记142内。这样一来，就能够如图34所示，将所形成的LDD区3d、3e的长度控制在1～1.5μm以内。另外，对位装置的精度为±0.25μm，若使用精度更高的对位装置，可进一步减小LDD区的分散性。
下面对上述基板和光掩模的对位工序进行说明。
如图31(a)所示，在栅电极105a上形成作遮蔽膜的光致抗蚀剂。
接着，如图31(b)、(c)所示，经光掩模140对该光致抗蚀剂进行曝光，再进行显影形成具有规定图形形状的遮蔽膜105b。
这时，如上所述，要在确认对位标记141进入对位标记142的透明部分内之后再进行曝光。
(10)接着，如图29(b)所示，用抗蚀剂膜105b作为掩模进行第2次掺杂。具体而言，用离子掺杂法将磷离子作为杂质掺入。这时的掺杂加速电压为12kV，束电流密度为0.5μA/cm2，以低加速度制成高浓度的n型区。
由此，在多晶硅层103中除位于抗蚀剂膜105b正下方的区域之外的区域掺入了离子。因此，经第1次离子掺杂已经掺入了杂质的区域A、B中未被抗蚀剂膜105b覆盖的区域(相当于源区103a、漏区103b)，因杂质的进一步掺入而成为高杂质浓度区(n+层)。另一方面，区域A、B中被抗蚀剂膜105b覆盖的区域(相当于低浓度杂质区103d、103e)，因第2次离子掺杂时未掺入杂质而成为低浓度杂质区(n-层)。这样，可以在源区103a(n+层)和沟道区103c之间形成低浓度杂质区103d(n-层)，而在漏区103b(n+层)和沟道区103c之间形成低浓度杂质区103e(n-层)。然而由于以栅电极105a作为掩模进行第1次离子掺杂后，进而又以抗蚀剂膜105b作为掩进行了第2次离子掺杂，所以可以自对准地形成源区103a，低浓度杂质区103d、103e以及漏区103b，能够将栅电极105与源区103a重叠的部分，以及栅电极105与漏区103b重叠的部分抑制得小到可以忽略不计的程度。因此，可以形成LDD区的长度为1～1.5μm的薄膜晶体管，在能降低关态电流的同时，还能尽可能地抑制开态电流的下降。
(11)接着，制作层间绝缘层(SiOx)106(图29(c))。
(12)接着，在层间绝缘层106和栅极绝缘层104上开接触孔109a、109b(图29(d))。
(13)然后用溅射法在接触孔109a、109b中充填如铝之类的金属层，并将金属层的上部构制成具有规定形状的图形，以形成源电极107和漏电极108(图29(e))。这样，就制成了TFT101。
在上述例子中，就n沟道TFT进行了说明，但是对p沟道TFT也能用同样的制造工艺制造。
在图35中示出了用上述制造方法制成的薄膜晶体管的电压/电流特性，并在图36中示出了该关态电流在基板面内的分散性。
如图35所示，本实施形态2-1的TFT101(L3的曲线图)，因作为高电阻区的LDD区短至1～1.5μm，所以能够确保稳定的、大的开态电流和小的关态电流。
另外，不言而喻，如果提高准直仪的对准精度，可以进一步减少LDD区的长度。另外，通过增加n-区的载流子浓度，虽然电场的施加区域变小，但另一方面，因电场的峰值变高，所以关态电流增加。
在图37中示出了以LDD区的浓度作为参数的、薄膜晶体管的Vg-Id特性的模拟结果。
LDD区的薄层电阻在20kΩ/□以下时关态电流急剧变大。因此，n-区的薄层电阻至少必须为20kΩ/□以上的值。另一方面，当使LDD区的薄层电阻为100kΩ/□以上时，晶体管的开态电流下降，液晶面板的工作变得不稳定。因此，LDD区的薄层电阻的范围最好定在20kΩ/□以上，100kΩ/□以下。
另外，最初的掺杂利用加速电压在10kV以上、30kV以下，束电流密度在0.05μA/cm2以上、1μA/cm2以下的低速的离子掺杂法进行，因离子掺杂时的离子的加速电压低，故而能够减少掺杂时的损伤。
另外，在第1次掺杂时以抗蚀剂作为掩模的场合，还能够在抗蚀剂不变质的条件下干净地将其除去。
或者，第2次掺杂利用加速电压在30kV以上，束电流密度在1μA/cm2以上的高速的离子掺杂法，从而在第2次离子掺杂时可以向多晶硅中注入充足的离子。
另外，本实施形态2-1，是在将构成TFT101的LDD区的长度ΔL定在1μm以上、1.5μm以下，源-漏间电压V1c定为6V，沟道宽度W定为6μm的条件下进行的。然而一般说来，关态电流由源/漏间的电场决定，由于V1c只施加于沟道区/LDD区，故电场强度可以表示为V1c/ΔL(Solid State Electron，38，2075(1995))。这样，电场强度可用下式表示。
         4×106＜V1c/ΔL＜6×106
然后，由于关态电流与沟道宽度W成正比，所以可以用下面的式(3)表示上述LDD区的长度ΔL、上述源-漏间电压V1c和沟道宽度W之间的关系。
         ΔL＞(W·V1c)/36···(3)
下面对上述式(3)的意义加以说明。在TFT向小型化进展的场合，上述ΔL、W的值变小，与此相随，源-漏间电压V1c降低。于是，在表2中示出了使LDD区的长度ΔL、源-漏间电压V1c和沟道宽度W发生变化的TFT特性。
表2
  V1c(V)   ΔL(μm)   V1c/ΔL   W(μm)   W·V1c/36   3·(W/L)   开态电流   关态电流
实验例1     6     1     6·106     5     0.83     1.25     ○     ○
实验例2     6     1.5     4·106     5     0.83     1.25     ×     ○
实验例3     3     0.5     6·106     5     0.41     1.25     ○     ○
实验例4     3     0.75     4·106     3     0.25     0.75     ○     ○
实验例5     6     2     3·106     5     0.83     1.25     ×     ○
实验例6     6     0.5     12·106     5     0.83     1.25     ○     ×
实验例7     3     1     3·106     3     0.25     0.75     ×     ○
(L＝12μm，开态电流为○：(表示)开态电流可确保，关态电流为○：(表示)关态电流被抑制)。
如表2所示，实验例1～5、7(即满足上述式(1)的实验例)能够抑制关态电流，而实验例6(即不满足上述式(3)的实验例)不能抑制关态电流。
另外，当上述沟道区的沟道宽度为W时，LDD区的长度ΔL、沟道区的沟道长度L和沟道宽度W之间的关系可用下面的式(4’)表示。
     ΔL＜3·(W/L)···(4’)
上述式(4’)是表示开态电流的界限的式子，是根据开态电流与W/L成正比而导出的条件，开态电流的条件是根据在W/L＝0.5时，ΔL减少至1.5μm以下的实验结果导出的。然后如表2所示，满足上述式(4’)的实验例1、3、4、6能够确保开态电流。
另外，根据上述式(4’)，进而还可用下面的式(4)作为确保开态电流的最佳条件，从而确保开态电流。
     ΔL＜1.5·(W/L)···(4)
这样，当薄膜晶体管关断时，由于上述低浓度杂质区成为载流子耗尽的高电阻层，所以能使关态电流降低。然后，根据上述式(3)时可以确定LDD区长度的标准，因而没有必要确保LDD区在为关态电流降低所必须的值以上。另外，通过满足上述式(3)，进而满足式(4)，当薄膜晶体管为开态时，由于来自栅电极的电场的作用，栅电极下的低浓度杂质区积累作为载流子的电子，变成低电阻区，因而不引起开态电流减小。由此，满足式(3)和式(4)的薄膜晶体管能够在充分确保开态电流的同时，还能将关态电流抑制得很小。
另外，虽然对上述沟道宽度为5μm的情形进行了叙述，但在使沟道区的沟道宽度W微细化，使其至2μm以下的场合，上述关系式式(3)、式(4)尤其是制造薄膜晶体管方面的有效方针。
(实施形态2-2)
关于本实施形态2-2，在上述实施形态2-1的制造工序中形成抗蚀剂膜105b时，不使用上述对位标记将LDD区的长度定在1μm以上、1.5μm以下，而是依靠将LDD区的长度满足1μm以上、1.5μm以下的条件的制品定为合格品的检测工序，得到LDD区在上述范围内的薄膜晶体管。因此，能够在充分确保开态电流的同时，将关态电流抑制得很小。另外，在本实施形态2-2中，对LDD区不是限定在1μm以上、1.5μm以下，而可以定在于上述实施形态2-1中说明过的式(3)、式(4)的范围内。
(其他事项)
在上述实施形态2-1、2-2中，虽然对有一种类型浓度的低浓度杂质区进行了说明，但本发明不限于此，也可以设置浓度差不同的多个低浓度杂质区。即，借助于由随着接近于沟道区，杂质浓度呈阶梯式下降的多个结区来构成低浓度杂质区，可以使杂质浓度有多个阶梯式的变化，因而能使半导体层中的电场集中更加缓和。
另外，上述低浓度杂质区可以只在漏区和沟道区之间形成，通过如此构成，可以收到降低关态电流的效果，同时还能减小薄膜晶体管的面积。此外，这样的薄膜晶体管也可以在液晶显示器件以外应用。
另外，在C-MOS倒相器电路中，p沟道薄膜晶体管和n沟道薄膜晶体管之中的至少是n沟道薄膜晶体管可以用实施形态2-1、2-2的薄膜晶体管构成。
工业上利用的可能性
如以上说明的那样，根据本发明的构成，可以充分达到本发明课题的目的。
即，第1组发明在能充分确保开态电流的同时，还能压低光照射时的光电导电流，因而功耗小，并对可靠性的提高和特性的提高有极大效果。
另外，第2组发明在能充分确保开态电流的同时，还能压低关态电流，因而可以提供功耗小，并且对可靠性的提高和特性的提高有极大效果的薄膜晶体管。

Claims (20)

1.一种薄膜晶体管，其特征在于：
其构成如下：具有形成沟道区和配置在该沟道区两侧的源区和漏区的多晶硅半导体层，
在上述沟道区和上述漏区之间形成耗尽层，
该耗尽层的宽度和光照射上述沟道区时产生的光电导电流呈正比关系，为将上述光电导电流限制在规定的容许值以内，将耗尽层的宽度定在了基于上述正比关系求得的值以下。
2.如权利要求1所述的薄膜晶体管，其特征在于：
当上述漏区的薄层电阻记作R(kΩ/□)，上述沟道区的沟道宽度记作W(μm)时，式(1)的关系成立：
               (R+30)·W＜A···(1)
3.如权利要求2所述的薄膜晶体管，其特征在于：
当上述漏区的薄层电阻记作R(kΩ/□)，上述沟道区的沟道宽度记作W(μm)时，式(2)的关系成立：
               (R+30)·W＜1×103···(2)
4.如权利要求3所述的薄膜晶体管，其特征在于：
上述沟道区的沟道宽度W在2μm以下。
5.如权利要求3所述的薄膜晶体管，其特征在于：
上述漏区的薄层电阻在20kΩ/□以上，100kΩ/□以下。
6.如权利要求4所述的薄膜晶体管，其特征在于：
上述漏区的薄层电阻在20kΩ/□以上，100kΩ/□以下。
7.一种薄膜晶体管，具有配置了沟道区以及在该沟道区两侧的源区和漏区的多晶硅半导体层，在液晶显示器件中用作开关元件，其特征在于：
构成上述液晶显示器件的背光的亮度在2000(cd/m2)以上的场合，在上述源区和上述沟道区之间，或者在上述漏区和上述沟道区之间至少某一方形成杂质浓度低于源区和漏区的低浓度杂质区，并且该低浓度杂质区的长度ΔL在1.0μm以下。
8.一种薄膜晶体管，具有形成了沟道区以及配置在沟道区两侧的源区和漏区，在上述源区和沟道区之间，或者在漏区和沟道区之间至少某一方形成杂质浓度低于源区和漏区的低浓度杂质区的多晶硅半导体层，其特征在于，
当上述低浓度杂质区的长度记作ΔL(μm)，源-漏间电压记作V1c(V)，上述沟道区的沟道宽度记作W(μm)时，式(3)的关系成立：
        ΔL＞(W·V1c)/36···(3)
9.如权利要求8所述的薄膜晶体管，其特征在于：
当上述沟道区的沟道长度记作L(μm)时，式(4)的关系成立：
        ΔL＜1.5·(W/L)···(4)
10.如权利要求9所述的薄膜晶体管，其特征在于：
上述沟道区的沟道宽度W(μm)在2μm以下。
11.如权利要求9所述的薄膜晶体管，其特征在于：
上述低浓度杂质区的薄层电阻在20kΩ/□以上，100kΩ/□以下。
12.如权利要求10所述的薄膜晶体管，其特征在于：
上述低浓度杂质区的薄层电阻在20kΩ/□以上，100kΩ/□以下。
13.如权利要11所述的薄膜晶体管，其特征在于：
上述低浓度杂质区仅在漏区和沟道区之间形成。
14.一种液晶显示器件，具有以权利要求1所述的薄膜晶体管作为开关元件的液晶面板部；以及从背面向上述液晶面板部供给光的背光部，其特征在于：
当上述漏区的薄层电阻记作R(kΩ/□)，上述背光部的亮度记作B(cd/m2)，上述沟道区的沟道宽度记作W(μm)时，式(5)的关系成立：
        (R+30)·B·W＜C···(5)
15.如权利要求14所述的液晶显示器件，其特征在于：
当上述漏区的薄层电阻记作R(kΩ/□)，上述背光部的亮度记作B(cd/m2)，上述沟道区的沟道宽度记作W(μm)时，式(6)的关系成立：
        (R+30)·B·W＜1×106···(6)
16.一种EL器件，在具有薄膜晶体管的基板上形成的像素电极的上层有发光层，并在该发光层的上层形成对置电极，其特征在于：
上述薄膜晶体管是权利要求1所述的薄膜晶体管，当照射该薄膜晶体管的沟道区的光强记作B(cd/m2)时，式(5)的关系成立：
        (R+30)·B·W＜C···(5)
17.如权利要求16所述的EL显示器件，其特征在于：
当上述漏区的薄层电阻记作R(kΩ/□)，照射上述沟道区的光强记作B(cd/m2)，上述沟道区的沟道宽度记作W(μm)时，式(6)的关系成立：
     (R+30)·B·W＜1×106···(6)
18.一种薄膜晶体管的制造方法，包括：
在绝缘基板上形成多晶硅半导体层的多晶硅半导体层形成工序；
在上述多晶硅半导体层上形成栅绝缘膜的栅绝缘膜形成工序；
在上述栅绝缘膜上将栅电极形成图形的栅电极形成工序；
将上述栅电极的侧面氧化，形成覆盖该栅电极侧面的金属氧化膜的阳极氧化工序；以及
以上述栅电极作为掩模对上述多晶硅半导体层掺入杂质的掺杂工序，其特征在于：
控制在上述阳极氧化工序中形成的金属氧化膜的膜厚，使在上述掺杂工序中形成的低浓度杂质区的长度ΔL在1.0μm以下。
19.一种薄膜晶体管的制造方法，其特征在于，包括：
在绝缘基板上形成多晶硅半导体层的多晶硅半导体层形成工序；
在上述多晶硅半导体层上形成栅绝缘膜的栅绝缘膜形成工序；
在上述栅绝缘膜上将栅电极形成图形的栅电极形成工序；
以上述栅电极作为掩模对上述多晶硅半导体层掺入杂质的第1掺杂工序；
借助于上述第1掺杂工序在掺入杂质的半导体区域上形成遮蔽膜，通过各向异性刻蚀将该遮蔽膜形成图形的遮蔽膜形成工序；以及
以上述遮蔽膜作为掩模对上述多晶硅半导体层掺入杂质，使在遮蔽膜的下部区域和除此以外的区域存在杂质浓度差，在源区和沟道区之间，或者在漏区和沟道区之间至少任何一方，形成杂质浓度低于源区和漏区的低浓度杂质区，使该低浓度杂质区的长度在1.0μm以下的第2掺杂工序。
20.如权利要求19所述的薄膜晶体管的制造方法，其特征在于：
包含以上述低浓度杂质区的长度ΔL在1.0μm以下的制品为合格品的检测工序。
CN00809707A 2000-04-28 2000-09-14 薄膜晶体管及其制造方法,以及采用它的液晶显示器件 Pending CN1359541A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP131264/00 2000-04-28
JP2000131264 2000-04-28
JP2000197536 2000-06-30
JP197536/00 2000-06-30

Publications (1)

Publication Number Publication Date
CN1359541A true CN1359541A (zh) 2002-07-17

Family

ID=26591277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00809707A Pending CN1359541A (zh) 2000-04-28 2000-09-14 薄膜晶体管及其制造方法,以及采用它的液晶显示器件

Country Status (4)

Country Link
KR (1) KR100473237B1 (zh)
CN (1) CN1359541A (zh)
TW (1) TW474016B (zh)
WO (1) WO2001084635A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465743C (zh) * 2003-12-29 2009-03-04 乐金显示有限公司 使用激光掩模结晶的显示器件
CN101488445B (zh) * 2008-01-15 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于减轻65纳米以上节点的Ioff散射的方法
CN101960571B (zh) * 2008-03-06 2012-07-25 佳能株式会社 半导体元件的处理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9329309B2 (en) 2012-02-27 2016-05-03 E-Vision Smart Optics, Inc. Electroactive lens with multiple depth diffractive structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0572555A (ja) * 1991-09-13 1993-03-26 Seiko Epson Corp 薄膜トランジスター
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
JPH10293322A (ja) * 1997-04-21 1998-11-04 Canon Inc 液晶表示装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465743C (zh) * 2003-12-29 2009-03-04 乐金显示有限公司 使用激光掩模结晶的显示器件
CN101488445B (zh) * 2008-01-15 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于减轻65纳米以上节点的Ioff散射的方法
CN101960571B (zh) * 2008-03-06 2012-07-25 佳能株式会社 半导体元件的处理方法

Also Published As

Publication number Publication date
TW474016B (en) 2002-01-21
WO2001084635A1 (fr) 2001-11-08
KR100473237B1 (ko) 2005-03-09
KR20020026188A (ko) 2002-04-06

Similar Documents

Publication Publication Date Title
CN100350318C (zh) 半导体器件
CN1277312C (zh) 半导体器件及其制造方法
CN1252816C (zh) 半导体器件
CN1173412C (zh) 半导体器件
CN1270389C (zh) 薄膜晶体管及其制造方法
CN1218401C (zh) 半导体器件
CN100339995C (zh) 具有显示器件的电子设备
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1909249A (zh) 具有薄膜晶体管的半导体器件及其制造方法
CN1402538A (zh) Tft矩阵基底以及有源矩阵寻址液晶显示器件
CN1893117A (zh) 半导体器件以及其制造方法
CN1286493A (zh) 半导体器件及其制造方法
CN1991545A (zh) 显示器件及其制造方法
CN1263141C (zh) 半导体存储器件，显示器件，以及便携式电子装置
CN101079397A (zh) 制造半导体器件的方法
CN1838433A (zh) 半导体器件以及图像显示装置
CN1405805A (zh) 电容器、半导体装置和其制造方法、电光装置及电子机器
CN1825598A (zh) 半导体器件及其制造方法
CN1921149A (zh) 一种便携式信息终端和一种摄象机
CN1359541A (zh) 薄膜晶体管及其制造方法,以及采用它的液晶显示器件
CN1862789A (zh) 多层薄膜、包括该多层薄膜的薄膜晶体管阵列面板，以及制造该面板的方法
CN1221844C (zh) 有源矩阵基片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication