CN1330222C - 一种交叉高速差分对的装置 - Google Patents

一种交叉高速差分对的装置 Download PDF

Info

Publication number
CN1330222C
CN1330222C CNB2003801027533A CN200380102753A CN1330222C CN 1330222 C CN1330222 C CN 1330222C CN B2003801027533 A CNB2003801027533 A CN B2003801027533A CN 200380102753 A CN200380102753 A CN 200380102753A CN 1330222 C CN1330222 C CN 1330222C
Authority
CN
China
Prior art keywords
trace
pcb
circuit board
printed circuit
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801027533A
Other languages
English (en)
Other versions
CN1711809A (zh
Inventor
丹尼斯·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1711809A publication Critical patent/CN1711809A/zh
Application granted granted Critical
Publication of CN1330222C publication Critical patent/CN1330222C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

根据一个实施方案，公开了一种印刷电路板(PCB)(100)。PCB(100)包括第一功能性单元块(FUB)(110)以及耦合到第一FUB(110)的差分迹线(120)。第一FUB(110)传输高速串行数据。差分迹线(120)传送来自第一FUB(110)的高速串行数据。另外，在保持恒定阻抗的情形下，差分迹线(120)在PCB(100)的同一层上跨交。

Description

一种交叉高速差分对的装置
版权说明：本文所包含的材料是受版权保护的。版权的拥有者不反对任何人以在美国专利商标局(USPTO)的专利文件或档案中出现的方式对本专利文献或专利公开进行复制，但是在其他不管什么方面都保留与版权有关的全部权利。
技术领域
本发明涉及印刷电路板，尤其涉及在印刷电路板上排布(routing)差分对(differentialpair)。
背景技术
最近，在硬件设计人员中存在一种在硬件元件之间实现串行接口的趋势。串行接口是在机箱对机箱、板对板、或者芯片对芯片之间的高速点对点接口。相对于并行接口，串行接口降低了互连的复杂性，减少了连线和空间。串行接口根据差模操作，其中差模信号通过一对迹线(traces)传播。一条迹线传送常规信号，而另一迹线传送完全相等并且相反(opposite)的信号。
经常，接口连接的元件的引线分配布置要求迹线在接收元件处被转换(switched)。典型地，为了保持迹线间的阻抗匹配，迹线在印刷电路板的另一层上跨交。但是，在不同的印刷电路板层上交换迹线，增加了具有集成电路和差分迹线的印刷电路板的制造成本。
附图说明
从下面所给的详细描述，以及从本发明不同的实施方案的附图，将能更全面地理解本发明。但是，这些图不应被用来将本发明限制到具体的实施方案，而仅用于解释和理解。
图1图示了印刷电路板的一个实施方案；以及
图2图示了差分迹线的一个实施方案。
具体实施方式
描述一种用于交叉高速差分对的方法。在说明书中提及“一个实施方案”或“实施方案”意味着关于该实施方案描述的具体特征、结构或特性被包括在本发明的至少一个实施方案中。因此，“在一个实施方案中”在说明书中不同地方的出现不一定全是指同一实施方案。
在以下描述中，阐述了很多具体的细节，以提供对本发明的完整理解。然而，本领域中的熟练技术人员将会清楚，无需使用这些具体的细节可以实现本发明。此外，公知结构和装置以框图形式而不是以详细方式显示，以免模糊本发明。
图1图示了印刷电路板(PCB)100的一个实施方案。PCB 100是一薄板(plate)，其上设置有集成电路和其他电子元件。PCB100包括功能性单元块(FUB)110、差分迹线120，以及FUB 140。
在一个实施方案中，FUB 110为包括有逻辑电路的集成电路芯片，所述的逻辑电路可以包含多种不同元件(例如微处理器逻辑、微控制器逻辑、存储器逻辑等)。在另一个实施方案中，FUB 110传输高速(例如微波)串行数据。FUB 110通过差分迹线120传输串行数据以及所述数据的补码(complement)到FUB 140。在一个实施方案中，FUB 110在传输数据之前将其串行化。但是，在其他实施方案中，可以在数据被接收到FUB 110之前将其串行化。
迹线120被耦合到FUB110。在一个实施方案中，迹线120是传输差模信号的互补(complementary)迹线。一条迹线120传送典型的高速信号，而另一条迹线120传送完全相等并且相反的信号。FUB 140被耦合到迹线120。FUB 140也是包括逻辑电路的集成电路芯片，所述逻辑电路可以包含多种不同的元件。
在一个实施方案中，FUB 140接收高速串行数据。FUB 140通过互补迹线120从FUB110接收串行数据和所述数据的补码。在另一个实施方案中，FUB 140在接收数据以后将其解串行化(de-serialize)。但是，在其他实施方案中，数据可以在从FUB 140传输后被解串行化。
在一些实施例中，FUB 110和FUB 140上的引线分配布置可以使得迹线120必须在FUB 140的连接处被转换。典型地，互补迹线以这样的方式设计，即沿迹线各处的迹线特性阻抗是恒定的。在布置差分对时，迹线应该是相同的。据此，迹线应该具有同样的阻抗，并且应该是同样的长度。
在迹线跨交以适应(accommodate)引线分配的过程中，典型地，为了保持迹线间的阻抗匹配，一条迹线在PCB的另一层上跨交(crossover)。跨交以后，该迹线被恢复到同一层面(level)，并且被连接到FUB或者连接器。
根据一个实施方案，迹线120被设计成在保持恒定阻抗的情形下，在PCB 100的同一层上跨交。
图2阐明了差分迹线120的一个实施方案。迹线120包括跨交部分220和狭窄宽度230。另外，元件250被耦合在通过迹线(passing trace)和非通过迹线(non-passing trace)之间。在一个实施方案中，元件250是无源元件，例如电容器。此外，其他无源元件，例如电阻器，也可以被实施为元件250。
根据一个实施方案，为了使串音最小化，通过迹线的跨交部分220以与元件250成直角的角度与非通过迹线交叉。另外，非通过迹线的狭窄宽度补偿由元件250提供的较高介电常数。结果，当迹线120跨交时，保持恒定的阻抗。
本发明在不必使用通路(via)来将信号路由到PCB的另一层以保持合适阻抗的情况下，使得差分对的两半的位置交换成为可能。因此，可以跨交甚高频的表面迹线，而没有显著的信号衰退。
在已经阅读前面的说明书后，对于本领域普通技术人员来讲，本发明的很多变化和修改无疑将变得明显起来，由此，应当理解，通过图示方法所显示和描述的任何特定的实施方案决不应被视为限制性的。因此，涉及到不同实施方案的细节，不应被视为对权利要求书范围的限制，所述权利要求书本身仅仅陈述那些作为本发明的特征。

Claims (17)

1.一种印刷电路板，包括：
传输高速串行数据的第一功能性单元块；以及
耦合到所述第一功能性单元块的差分迹线，所述差分迹线传送来自所述第一功能性单元块的高速串行数据，所述差分迹线包括通过迹线和非通过迹线，并且在保持恒定阻抗的情形下，在所述印刷电路板的同一层上跨交；
其中所述通过迹线穿过所述非通过迹线的非连续区域。
2.如权利要求1的印刷电路板，还包括：
耦合到所述差分迹线的第二功能性单元块，所述第二功能性单元块从所述差分迹线接收高速串行数据。
3.如权利要求1的印刷电路板，其中，所述通过迹线以直角与所述非通过迹线交叉。
4.如权利要求1的印刷电路板，还包括：
耦合在所述通过迹线和所述非通过迹线之间的元件。
5.如权利要求4的印刷电路板，其中，所述元件为电阻器。
6.如权利要求4的印刷电路板，其中，所述元件为电容器。
7.如权利要求4的印刷电路板，其中，所述非通过迹线具有狭窄部分，所述狭窄部分补偿元件的介电常数。
8.一种印刷电路板，包括：
差分迹线，所述差分迹线传送来自第一逻辑单元的高速串行数据，所述差分迹线包括通过迹线和非通过迹线，并且在保持恒定阻抗的情形下，在所述印刷电路板的同一层上跨交至第二逻辑单元；
其中所述通过迹线穿过所述非通过迹线的非连续区域。
9.如权利要求8的印刷电路板，其中，所述通过迹线以直角与所述非通过迹线交叉。
10.如权利要求8的印刷电路板，还包括耦合在所述通过迹线和所述非通过迹线之间的元件。
11.如权利要求10的印刷电路板，其中，所述元件为电阻器。
12.如权利要求10的印刷电路板，其中，所述元件为电容器。
13.如权利要求10的印刷电路板，其中，所述非通过迹线具有狭窄部分，所述狭窄部分补偿元件的介电常数。
14.一种系统，包括：
第一印刷电路板；以及
第二印刷电路板，所述第二印刷电路板通过差分迹线耦合到所述第一印刷电路板，所述差分迹线传送从所述第一印刷电路板上的第一逻辑单元接收的高速串行数据，所述差分迹线包括通过迹线和非通过迹线，并且在保持恒定阻抗情形下，在所述第二印刷电路板的同一层上跨交至所述第二印刷电路板上的第二逻辑单元；
其中所述通过迹线穿过所述非通过迹线的非连续区域。
15.如权利要求14的系统，其中，所述通过迹线以直角与所述非通过迹线交叉。
16.如权利要求14的系统，还包括耦合在所述通过迹线和所述非通过迹线之间的元件。
17.如权利要求16的系统，其中，所述非通过迹线具有狭窄部分，所述狭窄部分补偿元件的介电常数。
CNB2003801027533A 2002-11-04 2003-10-24 一种交叉高速差分对的装置 Expired - Fee Related CN1330222C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/288,346 2002-11-04
US10/288,346 US6930888B2 (en) 2002-11-04 2002-11-04 Mechanism to cross high-speed differential pairs

Publications (2)

Publication Number Publication Date
CN1711809A CN1711809A (zh) 2005-12-21
CN1330222C true CN1330222C (zh) 2007-08-01

Family

ID=32175893

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801027533A Expired - Fee Related CN1330222C (zh) 2002-11-04 2003-10-24 一种交叉高速差分对的装置

Country Status (6)

Country Link
US (2) US6930888B2 (zh)
EP (1) EP1559301A1 (zh)
CN (1) CN1330222C (zh)
AU (1) AU2003284949A1 (zh)
TW (1) TWI231160B (zh)
WO (1) WO2004043119A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0316351D0 (en) * 2003-07-12 2003-08-13 Hewlett Packard Development Co A cross-over of conductive interconnects and a method of crossing conductive interconnects
CN101472385A (zh) * 2007-12-26 2009-07-01 鸿富锦精密工业（深圳）有限公司 印刷电路板
TWI423744B (zh) * 2008-08-08 2014-01-11 Hon Hai Prec Ind Co Ltd 電路板及其共存佈線方法
JP5142951B2 (ja) * 2008-11-10 2013-02-13 日東電工株式会社 配線回路基板およびその製造方法
US20100307798A1 (en) * 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
JP5216147B2 (ja) * 2011-03-08 2013-06-19 日本オクラロ株式会社 差動伝送回路、光送受信モジュール、及び情報処理装置
JP5352019B1 (ja) * 2012-11-14 2013-11-27 太陽誘電株式会社 多層回路基板及び高周波回路モジュール
CN109041407A (zh) * 2018-08-23 2018-12-18 四川九州电子科技股份有限公司 一种pcb高速信号走线方法
TWI710290B (zh) * 2019-06-10 2020-11-11 英業達股份有限公司 電路結構及其製造方法
US10617009B1 (en) * 2019-07-31 2020-04-07 Google Llc Printed circuit board connection for integrated circuits using two routing layers
US10820412B1 (en) * 2019-10-08 2020-10-27 Cymmetrik Enterprise Co., Ltd. Circuit wire crossing structure and manufacturing method of the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047895A (en) * 1988-01-26 1991-09-10 Canon Kabushiki Kaisha Flexible printed circuit board
US5357051A (en) * 1994-01-31 1994-10-18 Hwang Richard H Printed circuit board for reducing radio frequency interferences
US5432485A (en) * 1993-07-23 1995-07-11 Nec Corporation Circuit for crossing strip lines
CN1129993A (zh) * 1993-08-31 1996-08-28 摩托罗拉公司 水平扭绞对型平面导线结构
US5646368A (en) * 1995-11-30 1997-07-08 International Business Machines Corporation Printed circuit board with an integrated twisted pair conductor
US6396000B1 (en) * 2000-09-11 2002-05-28 Hewlett-Packard Co. Printed circuit board and method for reducing radio frequency interference emissions from conductive traces on a printed circuit board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761842A (en) * 1972-06-01 1973-09-25 Bell Telephone Labor Inc Twisted pair flat conductor cable with means to equalize impedance and propagation velocity
US5459284A (en) * 1993-08-31 1995-10-17 Motorola, Inc. Twisted-pair wire bond and method thereof
JP2606177B2 (ja) * 1995-04-26 1997-04-30 日本電気株式会社 印刷配線板
JP3528484B2 (ja) * 1996-12-27 2004-05-17 モレックス インコーポレーテッド 擬似ツイストペア平型柔軟ケーブル
US6514090B1 (en) * 1998-04-29 2003-02-04 International Business Machines Corporation Method and apparatus for high speed differential signaling, employing split pin connectors and split via technology
DE29923524U1 (de) 1999-07-19 2000-11-02 Kostal Leopold Gmbh & Co Kg Elektrische Leiterbahnanordnung
US6445204B1 (en) * 2000-12-08 2002-09-03 Nortel Networks Limited Apparatus for probing digital signals within printed circuit boards

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047895A (en) * 1988-01-26 1991-09-10 Canon Kabushiki Kaisha Flexible printed circuit board
US5432485A (en) * 1993-07-23 1995-07-11 Nec Corporation Circuit for crossing strip lines
CN1129993A (zh) * 1993-08-31 1996-08-28 摩托罗拉公司 水平扭绞对型平面导线结构
US5357051A (en) * 1994-01-31 1994-10-18 Hwang Richard H Printed circuit board for reducing radio frequency interferences
US5646368A (en) * 1995-11-30 1997-07-08 International Business Machines Corporation Printed circuit board with an integrated twisted pair conductor
US6396000B1 (en) * 2000-09-11 2002-05-28 Hewlett-Packard Co. Printed circuit board and method for reducing radio frequency interference emissions from conductive traces on a printed circuit board

Also Published As

Publication number Publication date
AU2003284949A1 (en) 2004-06-07
TWI231160B (en) 2005-04-11
TW200415963A (en) 2004-08-16
US20040084212A1 (en) 2004-05-06
EP1559301A1 (en) 2005-08-03
WO2004043119A1 (en) 2004-05-21
US20040085741A1 (en) 2004-05-06
US6930888B2 (en) 2005-08-16
US7061771B2 (en) 2006-06-13
CN1711809A (zh) 2005-12-21

Similar Documents

Publication Publication Date Title
CN1330222C (zh) 一种交叉高速差分对的装置
EP2129194B1 (en) Electronic apparatus
US7596649B2 (en) Motherboard
US6710675B2 (en) Transmission line parasitic element discontinuity cancellation
US7217889B1 (en) System and method for reducing crosstalk between vias in a printed circuit board
US20070156938A1 (en) Interconnect structure between HyperTransport bus interface boards
KR101086856B1 (ko) 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치
US6417462B1 (en) Low cost and high speed 3-load printed wiring board bus topology
US6670558B2 (en) Inline and “Y” input-output bus topology
JP2007172580A (ja) 電子装置用コネクタ、システムおよび取り付け方法（ｐｃｉエクスプレス・コネクタ）
EP0813134A2 (en) A circuit and method for selectively enabling clock outputs
US20040039859A1 (en) Via configuration for differential signaling through power or ground planes
US6362973B1 (en) Multilayer printed circuit board with placebo vias for controlling interconnect skew
CA2251084C (en) High speed databus utilizing point to multi-point interconnect non-contact coupler technology achieving a multi-point to multi-point interconnect
US6175506B1 (en) Multilayer printed circuit board
US6417688B1 (en) Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment
JPH1154869A (ja) 実装基板とそれを用いた電子装置
CA2071703A1 (en) Signal routing technique for high frequency electronic systems
KR100533561B1 (ko) 반도체 메모리 장치
CN101728351B (zh) 接垫布局
CN106463854B (zh) 接地布线设备和方法
JP2002368431A (ja) 多層プリント回路基板及び配線方法及び電子機器
JPH11329639A (ja) コントローラの実装方法
EP1101169A1 (en) Isolated high-speed communication bus
JP3480306B6 (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20101024