CN1328756C - 用于制造半导体器件的装置和方法 - Google Patents

用于制造半导体器件的装置和方法 Download PDF

Info

Publication number
CN1328756C
CN1328756C CNB2004100683353A CN200410068335A CN1328756C CN 1328756 C CN1328756 C CN 1328756C CN B2004100683353 A CNB2004100683353 A CN B2004100683353A CN 200410068335 A CN200410068335 A CN 200410068335A CN 1328756 C CN1328756 C CN 1328756C
Authority
CN
China
Prior art keywords
semiconductor
semiconductor element
substrate
install
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100683353A
Other languages
English (en)
Other versions
CN1595606A (zh
Inventor
西山佳秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1595606A publication Critical patent/CN1595606A/zh
Application granted granted Critical
Publication of CN1328756C publication Critical patent/CN1328756C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种具有大体长方体盒状用于制造半导体器件的装置，包括用于半导体封装的内部插入空间，在面向插入空间的两侧面沿纵向方向布置的第一引导槽以及分别平行于第一引导槽布置的第二引导槽。上半导体封装(半导体元件)的边缘部分松动配合到第二引导槽中并且限制上半导体封装沿左右方向的运动。此外，下半导体封装(用于安装半导体元件的衬底)的边缘部分松动配合到第一引导槽中并且下半导体封装沿左右方向的运动被限制。通过利用该装置，可以提供难于出现不良连接的半导体器件，并且还可提供用于制造半导体器件的装置和制造半导体器件的方法，它们能够防止在获得的半导体器件中出现这种不良连接并且也能够降低制造成本。

Description

用于制造半导体器件的装置和方法
技术领域
本发明涉及一种用于制造半导体器件的装置、制造半导体器件的方法、以及通过该装置和方法制造的半导体器件。
背景技术
通常，当制造半导体器件时，半导体芯片安装在衬底的顶部上，然后通过焊接完成用于连接半导体芯片和衬底的工艺过程。
在现有技术中，这种过程通过例如象日本公开专利申请No.H11-97839(见第10页左侧栏14-24行)中披露的方法进行。
即利用安装器，将半导体芯片(半导体元件)安装在衬底(即用于安装半导体元件的衬底)的顶部上，然后，具有安装其上的半导体芯片的衬底被传送通过回流炉的内部，以溶化并固化设置在衬底末端部分的焊料。以这种方式，半导体芯片和衬底被连接，以制造半导体器件。然而，在这种方法中，在半导体芯片安装在衬底的顶部上之后，衬底被传送到回流炉。此时，存在由于震动等引起的半导体芯片位置错位的情况。此外，衬底通常具有长板形框架的形状，在这种情况下，当连接半导体芯片和衬底时，许多情况下与熔化焊料所需热能相比衬底和半导体芯片经受非常大的热能。即当衬底具有这种长板状时，衬底需要相对较长的时间通过回流炉，这使得衬底和半导体芯片接收的热能(累积热)变得大于必需的量。结果，在衬底中容易出现变形等，并且半导体芯片可能将受到不良影响。
当这种错位、变形等发生时，在衬底和半导体芯片之间容易产生差的焊料连接，由此降低了半导体器件的产量。此外，还具有降低所制造半导体器件的可靠性的问题。
再者，最近几年在诸如便携式电话等的电子装置中产生高功能性的趋势已经不断普遍。根据这种趋势，具有追求在设置在电子装置中的诸如LSI等半导体器件中要求的高功能性的趋势，但是在单个芯片中提供这些半导体器件所需要的所有功能的努力引起诸如较长开发周期和增加半导体器件的研发成本的问题。为此，为了解决这些问题，已经采用具有诸如不同类型的LSI等的半导体封装层叠或整体形成的模块结构的半导体器件。然而，在具有这种模块结构的半导体器件的制造中也出现上述同样的问题。
发明内容
本发明的目的是提供一种不易出现差的连接的半导体器件，并且还提供用于制造半导体器件的装置以及制造半导体器件的方法，该装置和方法能够防止将获得的半导体器件的差连接的出现并且还能够抑制制造成本的增加。
为了实现上述目的，本发明提供了一种用于制造半导体器件的装置，每一个半导体器件包括用于在其上安装半导体元件的大体长方形的板状衬底以及连接到用于安装半导体元件的衬底的板状半导体元件，用于安装半导体元件的衬底具有沿第一方向延伸的第一相对侧以及沿大体上垂直于第一方向的第二方向延伸的第二相对侧，所述装置包括：第一引导槽，所述第一引导槽用于沿第一方向以可自由移动的方式支撑用于安装半导体元件的衬底的所述第一侧，同时限制用于安装半导体元件的衬底沿第二方向的移动；以及第二引导槽，所述第二引导槽用于松动地保持半导体元件的边缘部分，同时限制半导体元件沿第二方向的移动。
根据具有上述结构的本发明，可以提供一种用于制造半导体器件的装置，该装置能够防止被制造的半导体器件的不良连接的出现并且还能够抑制在制造半导体器件中制造成本增加。
并且这使得可以通过滑动用于安装半导体元件的衬底和半导体元件容易地将它们插入用于制造半导体器件的装置中。结果，可以更有效地进行用于安装半导体元件的衬底和半导体元件的相对定位、连接等并且这进一步提高了半导体器件的生产率。
在根据本发明的用于制造半导体器件的装置中，进一步包括限制装置，所述限制装置用于限制所述半导体元件沿第一方向相对于用于安装半导体元件的衬底的相对运动。
这使得可以容易并可靠地完成用于安装半导体元件的衬底和半导体元件的相对定位，结果，获得的半导体器件的可靠性将特别高。
再者，在根据本发明的用于制造半导体器件的装置中，第二引导装置的槽中的每一个槽的宽度还优选大于半导体元件的厚度。
这使得可以确保半导体器件沿厚度方向的自由运动并且通过沿上下方向上下颠倒用于制造半导体器件的装置半导体元件可以容易并可靠地与用于安装半导体元件的衬底接触。结果，可以更有效地进行用于安装半导体元件的衬底和半导体元件的相对定位、连接等并且这进一步提高了半导体器件的生产率。
此外，在根据本发明的用于制造半导体器件的装置中，优选的是，当用于安装半导体元件的衬底和半导体元件分别松动配合到第一引导槽和第二引导槽中时，第一引导槽的每一个的宽度和用于安装半导体元件的衬底松动配合到第一引导槽的部分的厚度之间的差值小于第二引导槽的每一个的宽度和半导体元件松动配合到第二引导槽的部分的厚度之间的差值。
这使得半导体元件可以容易并可靠地与用于安装半导体元件的衬底接触。结果，可以更有效地进行用于安装半导体元件的衬底和半导体元件的相对定位、连接等并且这进一步提高了半导体器件的生产率。
再者，在根据本发明的用于制造半导体器件的装置中，所述装置还优选形成为大体盒状。
这使得容易处理用于制造半导体器件的装置。结果，可以更有效地进行用于安装半导体元件的衬底和半导体元件的相对定位、连接等并且这进一步提高了半导体器件的生产率。
再者，在根据本发明的用于制造半导体器件的装置中，用于安装半导体元件的衬底和半导体元件还优选能够沿上下方向上下颠倒。
这使得可以通过沿上下方向倒置用于制造半导体器件的装置半导体元件可以容易并可靠地与用于安装半导体元件的衬底接触。结果，可以更有效地进行用于安装半导体元件的衬底和半导体元件的相对定位、连接等并且这进一步提高了半导体器件的生产率。
此外，在根据本发明的用于制造半导体器件的装置中，用于安装半导体元件的衬底优选形成为框架状，其上能够安装两个或多个半导体元件并且半导体元件形成为单独的单元。
这使得可以容易地获得多个半导体器件，该半导体器件通过将用于安装半导体元件的衬底切割成各个片形成为单独的单元。
再者，在根据本发明的用于制造半导体器件的装置中，优选的是，两个或多个半导体元件安装在用于安装半导体元件的衬底上，从而半导体元件沿多个直线布置。
这使得可以通过较少步骤有效地制造大量半导体器件。
再者，在根据本发明的用于制造半导体器件的装置中，优选的是，用于制造半导体器件的装置还包括按压装置，所述按压装置用于按压用于安装半导体元件的衬底和/或半导体元件，以使半导体元件接近用于安装半导体元件的衬底。
这使得可以更有效地防止用于安装半导体元件的衬底由于高温大气引起的变形等。结果，这进一步提高了半导体器件中的半导体元件和用于安装半导体元件的衬底之间连接的可靠性。
此外，在根据本发明的用于制造半导体器件的装置中，优选的是，板状分隔装置布置在第一引导槽和第二引导槽之间。
这使得可以进一步有效地防止在半导体元件插入用于制造半导体器件的装置中时用于安装半导体元件的衬底和半导体元件之间由于疏忽而造成的接触。此外，当用于制造半导体器件的装置沿上下方向上下颠倒等时，可以有效地防止由于半导体元件和用于安装半导体元件的衬底之间的碰撞引起的半导体元件与对应于用于安装半导体元件的衬底的位置的相对位置错位。
根据本发明的另一方面，提出了一种制造半导体器件的方法，其特征在于利用上述用于制造半导体器件的装置，所述方法包括以下步骤：第一导引步骤，其中用于安装半导体元件的衬底的、与其第一侧相对应的边缘部分松动地配合到第一导引槽，同时限制用于安装半导体元件的衬底沿第二方向的移动；第二导引步骤，其中半导体元件的、与其第一侧相对应的边缘部分松动地配合到第二导引槽，同时限制半导体元件沿第二方向的移动；移动步骤，其中半导体元件在其厚度方向上移动规定的距离，以便通过焊料与用于安装半导体元件的衬底接触；和加热步骤，其中半导体元件和用于安装半导体元件的衬底在半导体元件和用于安装半导体元件的衬底彼此通过焊料接触的状态下被加热。。
根据上述本发明，可以提供制造半导体器件的方法，该方法能够防止获得的半导体器件的不良连接的出现并且还能够抑制制造成本的增加。
根据本发明的其它方面，本发明还提供一种制造半导体器件的方法，其中每一个半导体器件包括用于安装半导体元件的大体长方形的板状衬底以及连接到用于安装半导体元件的衬底上的板状半导体元件，用于安装半导体元件的衬底具有沿第一方向延伸的第一相对侧以及沿大体上垂直于第一方向的第二方向延伸的第二相对侧，所述方法包括如下步骤：第一引导步骤，其中用于安装半导体元件的衬底对应于其第一侧的边缘部分松动配合到第一引导装置，同时限制用于安装半导体元件的衬底沿第二方向的移动；第二引导步骤，其中半导体元件对应于其第一侧的边缘部分松动地配合到第二导引装置，同时限制半导体元件沿第二方向的移动；移动步骤，其中半导体元件沿其厚度方向移动规定的距离，以与用于安装半导体元件的衬底通过焊料接触；以及加热步骤，其中半导体元件和用于安装半导体元件的衬底在半导体元件和用于安装半导体元件的衬底彼此通过焊料接触的状态下被加热。
根据上述本发明，可以提供制造半导体器件的方法，该方法能够防止获得的半导体器件的不良连接的出现并且还能够抑制制造成本的增加。
根据本发明的又一方面，提供一种半导体器件，所述半导体器件利用上述用于制造半导体器件的装置制造。
根据本发明可以提供不良连接难于出现并且具有高可靠性的半导体器件。
根据本发明的半导体器件所述半导体器件利用上述方法制造。
这使得可以提供不良连接难于出现并且具有高可靠性的半导体器件。
如上所述，根据本发明可以提供不良连接难于出现的半导体器件。此外，还可以提供能够防止获得的半导体器件的不良连接出现并且还能够抑制制造成本增加的用于制造半导体器件的装置和制造半导体器件的方法。
此外，当用于安装半导体元件的衬底和安装在用于安装半导体元件的衬底上的半导体元件被传送时，可以防止由于震动等引起的半导体元件的错位，并且这使得可以消除对于安装器和具有用于制造半导体器件的复杂结构的装置的需要。以这种方式，可以防止半导体器件的不良连接出现并且还可以降低半导体器件的制造工艺过程中的成本。
当结合附图考虑下面对优选实施例的说明时，本发明的上述和其它目的、结构和优点将变得更清楚。
附图说明
图1是根据本发明第一实施例用于制造半导体器件的装置的透视图。
图2是沿图1中的线I-I的剖视图。
图3是描述用于安装半导体元件的衬底(下半导体封装)的一个示例结构的视图，其中图3(a)是用于安装半导体元件的衬底的剖视图，而图3(b)是用于安装半导体元件的衬底的平面图。
图4是描述半导体元件(上半导体封装)的一个示例结构的视图，其中图4(a)是半导体元件的剖视图，而图4(b)是半导体元件的平面图。
图5是描述本发明的半导体器件的一个示例结构的剖视图。
图6是描述利用图1和图2中所示的制造半导体器件的装置的制造半导体器件的方法的一个示例的视图。
图7是描述用于安装半导体元件的衬底(下半导体封装)的结构的另一个示例的平面图。
图8是根据本发明第二实施例用于制造半导体器件的装置的透视图。
图9是描述利用图8中所示的制造半导体器件的装置的制造半导体器件的方法的一个示例的视图。
图10是描述利用图8中所示的制造半导体器件的装置的制造半导体器件的方法的从图9继续进行的视图。
图11是根据本发明第三实施例的用于制造半导体器件的装置的透视图。
图12是沿图11中的线II-II的剖视图。
图13是描述利用图11和图12中所示的制造半导体器件的装置的制造方法中的一个工艺过程的剖视图。
图14是描述由图11和图12中所示的用于制造半导体器件的装置制造的半导体器件的一个示例结构的剖视图。
具体实施方式
下面将描述根据本发明的用于制造半导体器件的装置的优选实施例。
首先，将描述根据本发明第一个实施例的半导体器件和用于制造半导体器件的装置
图1是描述根据本发明第一个实施例的用于制造半导体器件的装置的透视图，图2是沿图1中的线I-I的剖视图，而图3是描述用于安装半导体元件的衬底(下半导体封装)的一个示例结构的视图，其中图3(a)是用于安装半导体元件的衬底的剖视图，而图3(b)是用于安装半导体元件的衬底的平面图。此外，图4是描述半导体元件(上半导体封装)的一个示例结构的视图，其中图4(a)是半导体元件的剖视图，而图4(b)是半导体元件的平面图。再者，图5是描述本发明的半导体器件的一个示例结构的剖视图。
在描述半导体器件之前，将描述本实施例中使用的下半导体封装(用于安装半导体元件的衬底)和上半导体封装(半导体元件)。
下半导体封装(用于安装半导体元件的衬底)73包括板状衬底71、利用ACF(各向异性导电薄膜)安装的驱动器IC72、以及用作端子的多个连接盘75(见图3)。
例如，衬底71由诸如Si等的半导体材料，或诸如芳族聚酰胺树脂的树脂材料构造。衬底的厚度(平均厚度)没有特定的限制，但是通常在0.05至1mm的范围内。此外，衬底71不限于由单层构造的衬底，而是可以构造为具有多个层的层叠主体。
连接盘75以与后面描述的上半导体封装(半导体元件)74上的焊料球76的布置相对应的图案设置。
连接盘75可以由诸如无电镀(化学镀)方法、电解电镀法等的各种涂镀法形成，但是优选方式是连接盘75由无电镀法形成。通过利用无电镀法形成连接盘75，可以产生(设计)在相邻的连接盘之间的空间(间距)较小(例如大约5至30μm)的构造。这种构造较理想，适合于产生使半导体器件70和装备有半导体器件70的电子装置(例如便携式电话等)具有高性能和高度紧凑性所需要的狭窄间距(产生用于端子的高精度布置)。
连接盘75的组成材料的例子包括Ni、Au、Cu、Sn、Ag或它们的合金。在这些材料中，Ni、Au、Cu、Sn或它们的合金特别优选。这些材料具有优良的导电性，和与后面将描述的驱动器IC72和焊料球76的组成材料的优良粘接力。
连接盘75中的每一个具有大致相同的厚度(高度)，并且该厚度(平均厚度)不限于任何特定数值，但是优选例如在大约5至30μm的范围内。此外，连接盘75的界面面积不限于任何特定数值，但是优选在大约5×10-3至5×10-2mm2的范围内。
这些连接盘75能够通过例如形成期望光致抗蚀图的光刻法在衬底71的表面上形成，然后利用该光致抗蚀图作为掩膜，进行无电镀法，以形成连接盘75。
下半导体封装(由于安装半导体元件的衬底)整体上具有大体上长方形的框架形，并且包括沿第一方向延伸的第一侧731a、731b，以及沿大体上垂直于第一方向的第二方向延伸的第二侧732a、732b。
此外，上半导体封装(半导体元件)74具有大体上长方形的板状，并且包括其中层叠三层存储器的上半导体封装主体741，以及对应于下半导体封装73的每一个连接盘75布置的多个焊料球76(见图4)。
焊料球76的组成材料不限于任何特定材料，但是优选焊料材料用作主要成分。焊料材料应当在相对较低的温度熔化并且具有优良的导电性，并且应当容易获得。这种焊料材料的例子包括诸如Pb-Sn型焊料等的含Pb焊料、诸如Sn-Ag-Cu型焊料、Sn-Zn型焊料、Sn-Cu型焊料、Sn-Bi型焊料等的无铅焊料(不包含Pb的焊料)、银焊料、铜焊料、磷酸铜焊料、黄铜焊料、铝焊料、镍焊料、以及这些焊料中的一种或这些焊料中的两种或多种的组合。在这些焊料中，优选使用含铅焊料，或无铅焊料(不含Pb的焊料)。特别是考虑到连接强度和对于环境的影响，无铅焊料(不包含Pb的焊料)尤其有益。
形成焊料球76的方法不限于任何特定的方法，并且可以是诸如浸涂法、印制法、电解电镀法、液浸法、无电镀法等的湿镀法、诸如加热CVD、等离子体CVD、激光CVD等的化学汽相淀积(CVD)、诸如真空淀积、溅射、离子镀等的干镀法、火焰喷涂法等。在这些方法中，特别优选的是浸涂法或印制法。这些方法中的任意一个都可以容易可靠地形成焊料球76。
在使用浸涂法的情况下，焊料球76可以通过例如将上半导体封装74的端子(图中未示出)的端部浸入熔化状态的焊料球76的组成材料中形成。
此外，在使用印制法的情况下，焊料球76可以如下形成，通过将具有通孔的掩膜涂敷到上半导体封装74上，然后例如由刮板在熔化状态的焊料球76的组成材料上刷动，以通过通孔将组成材料供给上半导体封装74的上表面。此外，由无电镀法形成连接盘75时使用的光致抗蚀图可以与该掩膜一起使用。
如图5中所示，通过连接多个连接盘75和多个形成在与连接盘75对应位置的多个焊料球76，将下半导体封装(用于安装半导体元件的衬底)73和上半导体封装(半导体元件)74形成一体，而形成半导体器件70。这种半导体器件70利用下述的用于制造半导体器件的装置和制造半导体器件的方法制造。
其次，下面将描述用于制造半导体器件的装置的第一个实施例。在下面给出的描述中，图1和图2中的上侧指“上”，而下侧指“下”。
图1和图2中所示的用于制造半导体器件的装置10A大体上呈长方体的盒状，包括用于半导体封装(即用于插入半导体元件和用于安装半导体元件的衬底)的内部插入空间11，并且内部插入空间11在沿纵向方向的两端面(即前和后端面)是开口的。插入空间11通过布置在用于制造半导体器件的装置10A的底部表面中的多个通孔12与装置10A的外侧连通，并且通过沿装置10A的纵向方向形成在装置10A的上表面中的通狭槽13与装置10A的外侧连通。
当用于制造半导体器件的装置10A的周围大气达到高温时(例如当用于制造半导体器件的装置10A插入回流炉内部时)，例如，高温大气通过通孔12和通狭槽13被充分引入到插入空间11中，由此可以提高插入所述插入空间11内侧的下半导体封装73和上半导体封装74的加热效率。
此外，用于制造半导体器件的装置10A形成有在面对插入空间的两个侧面中沿上述纵向方向布置的第一引导槽(第一引导装置)14a、14b、设置在第一引导槽(导轨)14a、14b之上并且平行于第一引导槽14a、14b布置的第一引导槽(第二引导装置)15a、15b、以及由这些引导槽形成在第一引导槽14a和第一引导槽15a之间以及第一引导槽14b和第二引导槽15b之间的凸起部分16a。此外，装置10A还配备有布置为沿装置10A的纵向方向在装置10A的一端(后端)跨越从第一引导槽14a到第一引导槽14b的空间的第一停止器板17、以及布置为在装置10A的后端跨越从第二引导槽15a到第二引导槽15b的空间的第二停止器板(抑制装置)18。
在用于制造半导体器件的装置10A中，上半导体封装74(半导体元件)沿第二引导槽(导轨)15a、15b滑动并且插入到插入空间11的内部中。类似地，在装置10A中，下半导体封装73(用于安装半导体元件的衬底)沿第一引导槽14a、14b滑动并且插入到插入空间11的内部中。此时，对应于下半导体封装73的第一侧731a、731b的边缘部分分别松动配合在第一引导槽14a、14b的内侧(由此下半导体封装73沿第一方向可移动地被支撑)。
以这种方式，在用于制造半导体器件的装置10A中，由于上半导体封装74(半导体元件)能够通过第二引导槽15插入插入空间11的内侧中并且下半导体封装73(用于安装半导体元件的衬底)能够通过第一引导槽14(14a、14b)插入插入空间11内，因此下半导体封装73和上半导体封装74能够容易地放在装置10A内。
此外，在用于制造半导体器件的装置10A中，第二引导槽15a和第二引导槽15b之间的空间稍稍大于上半导体封装74的宽度，并且第二引导槽15沿上下方向的长度(槽宽)大于上半导体封装74的厚度(不包括焊料球76的衬底部分的厚度)。以这种方式，板状上半导体封装74的边缘部分能够容易并且可靠地松动配合到第二引导槽15内，并且能够限制上半导体封装74沿图中的左右方向(第二方向)的运动。
此外，在用于制造半导体器件的装置10A中，第一引导槽14a和第一引导槽14b之间的空间稍稍大于下半导体封装73的宽度(第二侧732a、732b的长度)，并且第一引导槽14沿上下方向的长度(槽宽)稍稍大于下半导体封装73的厚度(衬底71的厚度)。以这种方式，对应于下半导体封装73的第一侧731a、731b的边缘部分能够容易并且可靠地松动配合到第一引导槽14内，并且能够限制下半导体封装73沿左右方向(第二方向)的运动。
此外，第二引导槽15沿上下方向的长度(槽宽)和上半导体封装74的厚度(不包括焊料球76的衬底部分的厚度)之间的差值大于第一引导槽14沿上下方向的长度(槽宽)和下半导体封装73的厚度(衬底71的厚度)之间的差值。以这种方式，在下述的制造半导体器件的方法中，连接盘75和设置在对应于连接盘75的位置的焊料球76例如能够通过沿上下方向倒置装置10A容易并可靠地实现接触。
此外，由于如上所述第一引导槽14和第二引导槽15彼此平行布置，因此引导第一引导槽14(14a、14b)和第二引导槽15(15a、15b)限制下半导体封装73和上半导体封装74之间的相对运动。
因此，当下半导体封装73和安装在下半导体封装73上的上半导体封装74与用于制造半导体器件的装置10A一起传送时，可以可靠地防止由于震动等引起的上半导体封装74的错位，并且这使得可以消除对安装器和结构复杂的用于制造半导体器件的装置的需要。以这种方式，可以防止下半导体封装73和上半导体封装74之间的不良连接(不良焊接连接)，并且可以降低半导体器件的制造工艺的成本。
此外，用于制造半导体器件的装置10A构造为当下半导体封装73和上半导体封装74插入插入空间11内时仅仅在其端部附近与下半导体封装73和上半导体封装74接触(并且如下面所述，这也包括用于制造半导体器件的装置10A沿上下方向上下倒置的情况)。即用于制造半导体器件的装置10A构造为当下半导体封装73和上半导体封装74插入插入空间11内时，在下半导体封装73的底部表面和装置10A之间，以及在上半导体封装74的顶部表面和装置10A之间具有空间(间隙)。因此，用于制造半导体器件的装置10A不与下半导体封装73和上半导体封装74的整个表面(底部表面或顶部表面)接触。以这种方式，可以有效地防止供给到下半导体封装73和上半导体封装74的热量被装置10A吸收，并且这使得可以有效地加热下半导体封装73和上半导体封装74。此外，以这种方式，可以缩短下半导体封装73和上半导体封装74暴露到高温环境的时间(即可以限制下半导体封装73和上半导体封装74的累积热)，并且这使得最终获得的半导体器件70可以具有尤其高的可靠性。
此外，如上所述，用于制造半导体器件的装置10A配备有第一停止器板17和第二停止器板18。以这种方式，通过简单地插入下半导体封装73直到它邻接在第一停止器板17上，并且插入上半导体封装74直到它邻接在第二交叉板18，可以更可靠地调节下半导体封装73和上半导体封装74沿上述纵向方向的相对位置。即可以更可靠地防止下半导体封装73和上半导体封装74沿第一方向的意外运动。此时，第一停止器板17和第二停止器板18之间的规定距离根据下半导体封装73和上半导体封装74自由设定。
此外，如上所述，用于制造半导体器件的装置10A形成为具有长方体的盒状。以这种方式，即使当下半导体封装73和上半导体封装74放置在插入空间11内时，装置10A也能够容易地处理(例如移动，传送等)。在这点上，需要注意，用于制造半导体器件的装置10A优选具有相对较薄的框架厚度(例如，10至15mm)，并且优选构造材料为具有良好导热性能的金属或辐射热量的材料(例如，铝、钛、铜合金、不锈钢等)。以这种方式，由于提高了导热性，因此不必诸如加热器等的附加的装置，并且这使得可以在下半导体封装73和上半导体封装74之间在短时间内可靠地进行焊接(例如，产生焊接连接)。
然后，将参照附图描述利用用于制造半导体器件的装置10A由下半导体封装73和上半导体封装74制造半导体器件的方法。
图6是描述利用图1和图2中所示的制造半导体器件的装置10A的制造半导体器件的方法的一个示例的视图。图7是描述用于安装半导体元件的衬底(下半导体封装)的结构的另一个示例的平面图。在下面的描述中，图6中的上侧指“上”，而下侧指“下”。
首先，用于制造半导体器件的装置10A被布置为通孔12在图中朝上。然后，上半导体封装74沿第二引导槽15插入插入空间11内，而预先已经在设有连接盘75的表面上涂敷焊剂的下半导体封装73沿第一引导槽14插入插入空间11中。此时，上半导体封装74被插入并且设有焊料球76的表面在图中朝上，并且下半导体封装73被插入并且涂敷焊剂的表面在图中朝下(即设有连接盘75的表面朝下)。以这种方式，焊料球76和连接盘75在插入空间11的内部彼此相对(见图6(a))。
此时，焊料球75和连接盘75之间的间隙(距离)通常优选为大约100μm，但是该间隙可以根据下半导体封装73和上半导体封装74的类型设定为任何数值。具体而言，该间隙根据各种参数确定，例如第一引导槽14和第二引导槽15的槽宽、第一引导槽14和第二引导槽15之间沿图中的上下方向的间隙(宽度)、衬底71或下半导体封装73的厚度、连接盘75的高度、焊料球76的直径，焊剂的涂敷厚度等，但是在所有的情况下，上述参数优选如此设定，即当下半导体封装73和上半导体封装74插入时焊料球76和焊剂不接触。
此外，涂敷到下半导体封装73设有连接盘75的表面上的焊剂可以是松香型焊剂或水溶焊剂。松香型焊剂的例子包括松香基焊剂、和缓活性松香基焊剂、活性松香基焊剂等，并且即使可以使用这些中的任意一种，但是考虑到焊接性(连接性)优选为缓活性松香基焊剂。
其次，用于制造半导体器件的装置10A通过图中未示出的颠倒装置沿上下方向颠倒。此时，如上所述，由于第二引导槽15的槽宽(例如大约100μm)大于上半导体封装74的厚度，因此可以确保上半导体封装74沿上下方向(厚度方向)自由运动。因此，当装置10A被颠倒时，上半导体封装74在图中向下移动。此外，此时由于凸起部分16(16a、16b)沿上下方向的长度(下面称为“凸起部分16的厚度”)设定为小于连接盘75的高度和焊料球76的直径的总和，例如大约200μm，因此焊料球76与对应的连接盘75接触(见图6(b))。以这种方式，通过沿上下方向颠倒装置10A，上半导体封装74可以与下半导体封装73实现最佳接触。
此时，焊料球76的变形程度根据凸起部分10的厚度、焊料球76的直径、连接盘75的高度等确定，但是由于焊料球76的直径展现了大约10μm的离差，因此凸起部分16的厚度设定为例如在大约100至200μm的范围内能够吸收该离差的数值。此外，凸起部分16的厚度设定为与焊接后的上半导体封装74和下半导体封装73之间的距离基本相同。
然后，利用配备有具有在其一端的平板和在其轴上形成的外螺纹的压杆14，以及拧紧在压杆41轴的外螺纹上的螺母42的按压装置40，上半导体封装74被规定的载荷按压(见图6(c))。即利用按压装置40，经过上半导体封装74将规定的载荷施加到下半导体封装72上。然后，在上半导体封装74处于该受压状态的情况下，装置10A被传送到回流炉的内部，并且上半导体封装74和下半导体封装73通过回流被连接或焊接。回流条件不限于任何特定的数值，但是，例如，大气温度在大约150至300℃的范围内，并且优选在大约200至260℃的范围内，并且回流时间在大约1至30分钟的范围内，并且优选在大约3至10分钟的范围内。此外，可以根据需要例如在供给高频波、超声波等的同时进行该回流。
以这种方式，在用于制造半导体器件的装置10A中，由于下半导体封装73间接由按压装置40按压，因此可以防止由于回流炉内的高温大气引起的下半导体封装73的变形。结果，可以更有效地防止在下半导体封装73和上半导体封装74之间出现不良焊接连接。
然后，在用于制造半导体器件的装置10A从回流炉中移出并且按压装置的按压释放之后，通过采用回流将上半导体封装74连接到下半导体封装73形成的半导体器件70从装置10A中取出(见图6(d))。
通过上述方式获得的半导体器件70能够适合用于便携式电话、喷射型喷洒装置(例如喷墨打印机)、膝上型个人计算机、电视、视频摄像机、视频带式记录器、汽车导航装置、寻呼机、电脑记事本(包括具有通讯功能那些)、电子词典、袖珍计算器、电子游戏装置、文字处理器、工作站、电视电话、用于犯罪预防的电视监视器、电子双目镜、POS端子、医疗器械(例如电子温度计、血压计、血糖仪、心电图测量装置、超声波诊断装置、电子内诊镜)、鱼探仪、各种测量装置、量表(例如用于车辆、飞机、船等的量表)、飞行模拟器等。
此外，在上述内容中，上述说明针对一个下半导体封装73和一个上半导体封装74插入到用于制造半导体器件的装置10A的插入空间11中并且在其中连接的情况。然而，在本发明中，例如，也可以将多个下半导体封装73和多个上半导体封装74沿此役引导槽14和第二引导槽15的纵向方向插入用于制造半导体器件的装置10A的插入空间11中。以这种方式，能够同时制造多个半导体器件70并且这使得可提高半导体器件70的生产率。特别是在本实施例中，由于下半导体封装73沿第一方向的长度(第一侧731的长度)和上半导体封装74沿第一方向的长度基本相同，因此这种方法较理想，适合于制造半导体器件70。
此外，下半导体封装可以具有例如图7中所示的结构。即下半导体封装73′可以形成为配备有多个上述的下半导体封装73的结构。以这种方式，多个上半导体封装74可以安装(连接)到一个下半导体封装73′，然后通过将其切割成多片(以形成单独的单元)，可以获得多个半导体器件70，由此提高半导体器件70的生产率。此外，通过利用这种形式的下半导体封装73′，下半导体封装73和上半导体封装74的相对定为能够更精确地进行，并且这提高了获得的半导体器件70的可靠性。
其次，将描述根据本发明第二个实施例的用于制造半导体器件的装置和利用制造半导体器件的装置制造半导体器件的方法。下面的说明将集中在与第一个实施例的不同之处，并且省略相同元件的说明。
图8是描述根据本发明第二个实施例的用于制造半导体器件的装置的透视图，图9和图10是描述利用图8中所示的制造半导体器件的装置的制造半导体器件的方法的一个示例的视图。此外，在下面的说明中，图8至图10中的上侧为“上”，并且下侧为“下”。
首先，将说明第二个实施例的用于制造半导体器件的装置10B的结构。
如图8中所示，除了沿上述纵向方向布置在面向插入空间11两侧的第一引导槽14a、14b，第二引导槽15a、15b，以及凸起部分16a、16b之外，用于制造半导体器件的装置10B还包括形成在第二引导槽15a、15b的内侧并且分别平行于第一引导槽14a、14b的分隔槽51a、51b，布置在第二引导槽15a、15b内侧并且分别平行于第一引导槽14a、14b的阶梯状引导支撑部分52a、52b，以及通过在纵向方向沿分隔槽51a滑动而可移动的平板状分隔板53(分隔装置)。
在第二个实施例的用于制造半导体器件的该装置10B中，第一引导槽14(14a、14b)和引导部分52(52a、52b)之间沿上下方向的距离设定为大于在第一个实施例的用于制造半导体器件的装置10A中的第一引导槽14和第二引导槽15之间沿上下方向的间隙。此外，当下半导体封装73沿第一引导槽14插入插入空间11中并且上半导体封装74沿引导支撑部分52插入插入空间11中时，分隔板53将插入空间11分隔成下半导体封装73插入的空间和上半导体封装74插入的空间。在这一点上，需要注意，分隔槽51(51a、51b)相对于第一引导槽14和引导支撑部分52的位置设定为连接盘75和焊料球76不与分隔板53接触。此外，用于制造半导体器件的装置10B可以包括对应于第一停止器板17和第二停止器板18的停止器板。
其次，将描述利用用于制造半导体器件的装置10B的制造半导体器件的方法。
首先，用于制造半导体器件的装置10B布置为通孔12在图中朝上。然后，在分隔板53松动配合到分隔槽51中的状态下，上半导体封装74沿引导支撑部分52(第二引导槽15)插入插入空间11中，并且预先在设有连接盘75的表面上已经涂敷焊剂的下半导体封装73沿第一引导槽14插入插入空间11内。此时，上半导体封装74被插入并且设有焊料球76的表面在图中朝上，而下半导体封装73被插入并且涂敷焊剂的表面在图中朝下(即设有连接盘75的表面朝下)。以这种方式，焊料球76和连接盘75在插入空间11中彼此相对(见图9(a))。
然后，用于制造半导体器件的装置10B沿图中的上下方向颠倒。此时，由于凸起部分16(16a、16b)设置在分隔板53的下半导体封装73侧，因此上半导体封装74在图中向下移动，并且通过与分隔板53接触而停止(见图9(b))。然后，通过滑动分隔板53将其从插入空间11移出，上半导体封装74在图中进一步向下移动，并且然后焊料球76与相应的连接盘75接触(见图9(c))。此时，由于上半导体封装74仅仅在图中向下移动较小的距离，因此焊料球76与连接盘75轻柔接触。
如上所述，在第二个实施例的用于制造半导体器件的装置10B中，由于平板状分隔板53设置在第一引导槽14和引导支撑部分52之间，因此防止了在上半导体封装74插入插入空间11中时下半导体封装73和上半导体封装74之间的不经意的接触。此外，当用于制造半导体器件的装置10B沿上下方向颠倒时，可以防止由于上半导体封装74的焊料球76和下半导体封装73的连接盘75之间的强有力的碰撞引起的焊料球76与对应的连接盘75错位。结果，可以提高制造的半导体器件70的产量，并且尤其能够使得最终获得的半导体器件70的可靠性较高。
然后，利用按压装置40，由规定的载荷按压上半导体封装74(见图10(d))。即利用按压装置40，通过上半导体封装74将规定的载荷施加到下半导体封装73上。然后，在上半导体封装74处于该受压状态的情况下，用于制造半导体器件的装置10B传送到回流炉内部，并且通过回流上半导体封装74和下半导体封装73被连接或焊接。
然后，在用于制造半导体器件的装置10B从回流炉中移出并且按压装置的按压被释放之后，通过采用回流将上半导体封装74连接到下半导体封装73形成的半导体器件70从装置10B中取出(见图10(e))。
其次，将描述根据本发明第三个实施例的用于制造半导体器件的装置。该说明将集中在与第一和第二个实施例不同之处，并且省略相同元件的说明。
图11是描述根据本发明第三个实施例的用于制造半导体器件的装置的透视图，图12是沿图11中的线II-II的剖视图，图13是描述利用图11和图12中所示的制造半导体器件的装置的制造方法中的一个工艺过程的剖视图，以及图14是描述由图11和图12中所示的用于制造半导体器件的装置制造的半导体器件的一个示例结构的剖视图。此外，图11和图13中的上侧称为“上”，而下侧称为“下”。
如图11和12中所示，第三个实施例的用于制造半导体器件的装置10C设有分别宽松地保持上半导体封装74′(它们沿第一方向可移动地被支撑)的两组第二引导槽15a、15b。该两组第二引导槽15a、15b构造为上半导体封装74′能够沿图中的左右方向沿直线布置。以这种方式，可以制造半导体器件70′，其中多个上半导体封装74′安装(连接)到一个下半导体封装73″的顶部，如图14中所示。
此外，在用于制造半导体器件的装置10C中，凸起部分54设置在底部(在形成通孔12的内壁表面上)。通过设置这种凸起部分54，可以更有效地防止上半导体封装74′被按压时，以及下半导体封装73″和上半导体封装74′被连接(经受回流)时，具有较大表面面积的下半导体封装73″的变形等(见图13)。
此外，用于制造半导体器件的装置10C配备有布置为沿引导槽(第一引导槽14和第二引导槽15)的纵向方向在一端(后端)跨越从第一引导槽14a到第一引导槽14b的空间的第一停止器板17，以及布置为沿上述纵向方向在从一端(后端)朝向另一端(前端)仅仅平移规定距离的位置跨越从第二引导槽15a到第二引导槽15b的空间的第二停止器板18。即在该第三实施例中，第一停止器板17和第二停止器板1 8沿引导槽(第一引导槽14和第二引导槽15)的纵向方向布置在不同的位置。根据这种结构，例如，即使在从下半导体封装73″的第二侧732b(邻接在第一停止器板17上的一侧的边缘部分)到连接盘75的长度和从上半导体封装74′的边缘部分(邻接在第二停止器板18上的一侧的边缘部分)到焊料球76的长度不同的情况下，也能够适当调节下半导体封装73″和上半导体封装74′的相对位置。
例如，用于制造半导体器件的装置10C以与上述实施例相同的方式使用。
基于图中所示实施例描述了根据本发明的用于制造半导体器件的装置、制造半导体器件的方法以及半导体器件，但是应当注意，本发明不限于这些实施例。
例如，在上述实施例中，下半导体封装描述为在上半导体封装插入插入空间内之后被插入，但是下半导体封装可以首先插入，或上半导体封装和下半导体封装可以同时插入。
此外，在上述实施例中，按压装置描述为布置为按压上半导体封装，但是按压装置的布置可以改变为按压下半导体封装，或可以利用两个或多个按压装置分别按压下半导体封装和上半导体封装。
此外，在上述实施例中，用于制造半导体器件的装置描述为上下颠倒，以使上半导体封装与下半导体封装接触，但是代替上下颠倒用于制造半导体器件的装置，用于制造半导体器件的装置可以布置有朝下的通孔，并且第一槽的槽宽可以给出额外的空间。根据这种结构，下半导体封装可以从下面向上被推动，从而与上半导体封装接触。
最后，应当注意，本发明不限于上述实施例，并且在不偏离本发明的权利要求限定的范围的情况下可以进行许多修改和添加。

Claims (12)

1.一种用于制造半导体器件的装置，每一个半导体器件包括用于在其上安装半导体元件的大体长方形的板状衬底以及连接到用于安装半导体元件的衬底的板状半导体元件，用于安装半导体元件的衬底具有沿第一方向延伸的第一相对侧以及沿大体上垂直于第一方向的第二方向延伸的第二相对侧，所述装置包括：
第一引导槽，所述第一引导槽用于沿第一方向以可自由移动的方式支撑用于安装半导体元件的衬底的所述第一侧，同时限制用于安装半导体元件的衬底沿第二方向的移动；以及
第二引导槽，所述第二引导槽用于松动地保持半导体元件的边缘部分，同时限制半导体元件沿第二方向的移动。
2.根据权利要求1所述的用于制造半导体器件的装置，进一步包括限制装置，所述限制装置用于限制所述半导体元件沿第一方向相对于用于安装半导体元件的衬底的相对运动。
3.根据权利要求1所述的用于制造半导体器件的装置，其中第二引导槽中的每一个的宽度大于半导体元件的厚度。
4.根据权利要求3所述的用于制造半导体器件的装置，其中当用于安装半导体元件的衬底和半导体元件分别松动配合到第一引导槽和第二引导槽中时，第一引导槽的每一个的宽度和用于安装半导体元件的衬底松动配合到第一引导槽的部分的厚度之间的差值小于第二引导槽的每一个的宽度和半导体元件松动配合到第二引导槽的部分的厚度之间的差值。
5.根据权利要求1所述的用于制造半导体器件的装置，其中所述装置形成为大体盒状。
6.根据权利要求1所述的用于制造半导体器件的装置，其中用于安装半导体元件的衬底和半导体元件能够沿上下方向上下倒置。
7.根据权利要求1所述的用于制造半导体器件的装置，其中用于安装半导体元件的衬底形成为其上能够安装两个或多个半导体元件的框架状，并且半导体元件形成为单独的单元。
8.根据权利要求7所述的用于制造半导体器件的装置，其中两个或多个半导体元件安装在用于安装半导体元件的衬底上，从而半导体元件沿多个直线布置。
9.根据权利要求1所述的用于制造半导体器件的装置，还包括按压装置，所述按压装置用于按压用于安装半导体元件的衬底和/或半导体元件，以使半导体元件靠近用于安装半导体元件的衬底。
10.根据权利要求1所述的用于制造半导体器件的装置，还包括板状分隔装置，所述板状分隔装置布置在第一引导槽和第二引导槽之间。
11.一种利用权利要求1所限定的用于制造半导体器件的装置制造半导体器件的方法，所述方法包括以下步骤：
第一导引步骤，其中用于安装半导体元件的衬底的、与其第一侧相对应的边缘部分松动地配合到第一导引槽，同时限制用于安装半导体元件的衬底沿第二方向的移动；
第二导引步骤，其中半导体元件的、与其第一侧相对应的边缘部分松动地配合到第二导引槽，同时限制半导体元件沿第二方向的移动；
移动步骤，其中半导体元件在其厚度方向上移动规定的距离，以便通过焊料与用于安装半导体元件的衬底接触；和
加热步骤，其中半导体元件和用于安装半导体元件的衬底在半导体元件和用于安装半导体元件的衬底彼此通过焊料接触的状态下被加热。
12.一种制造半导体器件的方法，其中每一个半导体器件包括用于安装半导体元件的大体长方形的板状衬底以及连接到用于安装半导体元件的衬底上的板状半导体元件，用于安装半导体元件的衬底具有沿第一方向延伸的第一相对侧以及沿大体上垂直于第一方向的第二方向延伸的第二相对侧，所述方法包括如下步骤：
第一引导步骤，其中用于安装半导体元件的衬底对应于其第一侧的边缘部分松动配合到第一引导装置，同时限制用于安装半导体元件的衬底沿第二方向的移动；
第二引导步骤，其中半导体元件对应于其第一侧的边缘部分松动地配合到第二导引装置，同时限制半导体元件沿第二方向的移动；
移动步骤，其中半导体元件沿其厚度方向移动规定的距离，以与用于安装半导体元件的衬底通过焊料接触；以及
加热步骤，其中半导体元件和用于安装半导体元件的衬底在半导体元件和用于安装半导体元件的衬底彼此通过焊料接触的状态下被加热。
CNB2004100683353A 2003-09-11 2004-08-31 用于制造半导体器件的装置和方法 Expired - Fee Related CN1328756C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003320008A JP4093156B2 (ja) 2003-09-11 2003-09-11 半導体装置製造用治具、半導体装置製造方法および半導体装置
JP2003320008 2003-09-11

Publications (2)

Publication Number Publication Date
CN1595606A CN1595606A (zh) 2005-03-16
CN1328756C true CN1328756C (zh) 2007-07-25

Family

ID=34385935

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100683353A Expired - Fee Related CN1328756C (zh) 2003-09-11 2004-08-31 用于制造半导体器件的装置和方法

Country Status (4)

Country Link
US (1) US7308756B2 (zh)
JP (1) JP4093156B2 (zh)
CN (1) CN1328756C (zh)
TW (1) TWI245319B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2432722A (en) * 2005-11-25 2007-05-30 Seiko Epson Corp Electrochemical cell and method of manufacture
GB2432723B (en) * 2005-11-25 2010-12-08 Seiko Epson Corp Electrochemical cell and method of manufacture
GB2432721B (en) * 2005-11-25 2011-06-22 Seiko Epson Corp Electrochemical cell structure and method of fabrication
JP2012104782A (ja) * 2010-11-15 2012-05-31 Elpida Memory Inc 半導体装置の製造方法および装置
JP5691001B2 (ja) * 2011-11-08 2015-04-01 パナソニックＩｐマネジメント株式会社 反転ヘッド
CN104766835B (zh) * 2015-04-15 2017-07-28 苏州聚达晟芯微电子有限公司 一种低温抗震的半导体封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197839A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 電子部品実装用基板、電子部品実装基板及び実装方法並びに基板の被接合部材
JP2000004078A (ja) * 1998-06-12 2000-01-07 Nippon Avionics Co Ltd エリアアレイパッケージエジェクタ
JP2001196718A (ja) * 2000-01-14 2001-07-19 Mitsubishi Electric Corp プリント配線基板
JP2001210946A (ja) * 2000-01-26 2001-08-03 Victor Co Of Japan Ltd スポットリフロー装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228358A (en) * 1990-02-21 1993-07-20 Canon Kabushiki Kaisha Motion guiding device
US5623853A (en) * 1994-10-19 1997-04-29 Nikon Precision Inc. Precision motion stage with single guide beam and follower stage
US6134981A (en) * 1999-12-03 2000-10-24 Nikon Research Corporation Of America Precision scanning apparatus and method with fixed and movable guide members
JP3634483B2 (ja) * 1996-02-13 2005-03-30 キヤノン株式会社 ステージ装置、及びこれを用いた露光装置やデバイス生産方法
US6408045B1 (en) * 1997-11-11 2002-06-18 Canon Kabushiki Kaisha Stage system and exposure apparatus with the same
WO2000002239A1 (fr) * 1998-07-03 2000-01-13 Nikon Corporation Systeme d'exposition, procede de production de ce dernier, procede de transfert de tranches, dispositif et procede de fabrication du dispositif
US20040075822A1 (en) * 1998-07-03 2004-04-22 Nikon Corporation Exposure apparatus and its making method, substrate carrying method, device manufacturing method and device
US6603531B1 (en) * 2000-11-16 2003-08-05 Nikon Corporation Stage assembly including a reaction assembly that is connected by actuators
US6958808B2 (en) * 2000-11-16 2005-10-25 Nikon Corporation System and method for resetting a reaction mass assembly of a stage assembly
US6927838B2 (en) * 2001-02-27 2005-08-09 Nikon Corporation Multiple stage, stage assembly having independent stage bases
US6844694B2 (en) * 2001-08-10 2005-01-18 Nikon Corporation Stage assembly and exposure apparatus including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197839A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 電子部品実装用基板、電子部品実装基板及び実装方法並びに基板の被接合部材
JP2000004078A (ja) * 1998-06-12 2000-01-07 Nippon Avionics Co Ltd エリアアレイパッケージエジェクタ
JP2001196718A (ja) * 2000-01-14 2001-07-19 Mitsubishi Electric Corp プリント配線基板
JP2001210946A (ja) * 2000-01-26 2001-08-03 Victor Co Of Japan Ltd スポットリフロー装置

Also Published As

Publication number Publication date
US7308756B2 (en) 2007-12-18
TW200511378A (en) 2005-03-16
US20050071989A1 (en) 2005-04-07
JP4093156B2 (ja) 2008-06-04
TWI245319B (en) 2005-12-11
CN1595606A (zh) 2005-03-16
JP2005086169A (ja) 2005-03-31

Similar Documents

Publication Publication Date Title
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
TWI230104B (en) Electronic device
EP0263222B1 (en) Method of forming solder terminals for a pinless ceramic module
JP2006295136A (ja) 積層型半導体パッケージ
CN101116383A (zh) 两块印刷电路板的连接方法及由此得到的印刷电路板
US20110133332A1 (en) Package substrate and method of fabricating the same
CN1328756C (zh) 用于制造半导体器件的装置和方法
US8479385B2 (en) Method of producing wiring substrate
JP3891297B2 (ja) 半導体装置製造用治具
US6596947B1 (en) Board pieces, flexible wiring boards, and processes for manufacturing flexible wiring boards
US6791035B2 (en) Interposer to couple a microelectronic device package to a circuit board
WO2007001598A2 (en) Lead-free semiconductor package
JP4853721B2 (ja) 配線板
CN110856375B (zh) 热压熔锡焊接电路板及其制作方法
JP2005216696A (ja) 中継基板、中継基板付き基板
Nah et al. Injection molded solder-A new fine pitch substrate bumping method
US6840430B2 (en) Board pieces, flexible wiring boards and processes for manufacturing flexible wiring boards
JP2001298111A (ja) 半導体装置、その実装構造およびその実装方法
JP2002190549A (ja) 多層配線板および多層配線板の製造方法
JP5350962B2 (ja) 電子部品、基板ユニット及び情報処理装置
JP4639353B2 (ja) 電子部品実装用基板及び実装方法並びに装置
JP2827965B2 (ja) ボールグリッドアレイ実装方式
JP5709386B2 (ja) 半導体装置の製造方法及び積層型半導体装置の製造方法
JP2002026482A (ja) 電子部品の実装構造
JP5115241B2 (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070725

Termination date: 20150831

EXPY Termination of patent right or utility model