CN1322314A - 断堆优先编码器 - Google Patents

Abstract

一种断堆domino优先编码器(100)提供一组电压,唯一地识别在一个二进制字中先导0的位置,该domino优先编码器包括一个nMOSFET的旁路堆和一个nMOSFET的断堆,用以将各个节点放电。将在每个节点和地之间的nMOSFET的堆深度被减至最小,以便使该优先编码器的开关速度为最大。

Description

断堆优先编码器

                        领域

本发明涉及电路，更具体而言，涉及优先编码器电路。

                        背景

优先编码器提供在一个二进制字中指明先导1(“1”)或0的信号，通常，优先编码器将具有象一个二进制字中位的长度或数目一样多的输出线，在该输出线上的电压表示二进制字中的先导1或0。例如，一种表明一个8位字中先导1的优先编码器可具有8条输出线，其中最多一条输出线具有高电压(其他的处于低电压)，一条带有高电压的输出线指明先导1的位置。

在一种优先编码器电路中，可能有一组或多组(或堆)串联晶体管，取决于该字的位值，将各个节点带到低(地)电压。为了将一个节点放电(或下拉)到低，晶体管堆在节点和地之间提供导电通路。然后连到这些节点的输出电路可以提供必要的信号指明该字中的先导1或0。

在一种domino(或动态)型优先编码器电路中，在钟信号的预充电状态阶段期间节点被充电(或上拉)到高电压，然后某些或全部节点在该钟信号的评估状态或阶段期间通过各个晶体管堆放电。一种domino优先编码器能够运行的速度可能受到各个节点可被放电的速度的限制。对于一种给定的技术，如果晶体管的堆深度(也就是，在节点和地之间导电通路中串联晶体管的数目)减小，该速度可增加(也就是，放电时间减少)。对于一种静态型优先编码器电路，减小堆的深度以增加速度也可能是所希望的。对于CMOS(互补金属氧化物半导体)技术，由于所谓的体效应，减小堆深度也可能是所希望的。

因此，希望减小优先编码器电路中晶体管堆的深度。

                        附图简述

图1是动态型断堆优先编码器的一种实施方案。

图2是静态型断堆优先编码器的一种实施方案。

                        实施方案详述

我们从术语开始，二元布尔代数与开关电路有关。对于电路中的任何点，术语低将标记映象到两个布尔元素之一的一组电压，术语高将标记映象到两个布尔元素的另一个的一组电压。映象为布尔元素的特定的电压范围取决于所用的技术，对于单个电路的不同部分可以是不同的。为了避免涉及指定的术语，如果它是属于指定的低(高)，我们将说电压为低(高)。我们也遵循惯例，对于一个电路内的任何给定的节点，低电压小于高电压。

对于在此描述的特定的实施方案，我们将稍稍(但是经常的)滥用一些标记，允许已经被定义为电压的术语高和低做双重的工作，以致高和低也表示二元布尔代数的两个布尔元素。从内容将会清楚，HIGH或LOW代表电压还是布尔元素。合乎习俗的是用二进制布尔运算AND的同一元素认同HIGH，用二进制布尔运算OR的同一元素认同LOW，在此遵循这种约定。这样一种认同在教学法上是有用的，但是随意的，应该意识到本发明并不限于这种特定的电压与布尔元素的认同。

设一个8位字W表达为(B₇B₆…B₀)，其中B_i是字W的第i位。B₇和B₀，分别是字W的最高有效位和最低有效位。我们稍稍滥用一下另一个标记，设B_i，也标记为电压和布尔元素，并未损失通用性，如果字W的第i位是1，我们取B_i为HIGH。如果字W的第i位是0，取B_i为LOW。术语“字”并不与计算机系统的字长混淆。在此，一个字简单地归结为一个二进制元组。

图1中所示的是对于字W的一种实施方案的优先编码器100。图1的输出是集合{E₀，E₁，…，E₇}，其中E_i表示电压或布尔元素，取决于内容。在图1中，一组这样的值，E_i＝LOW_{对于所有i≠K}，和E_K＝HIGH，表明字W的先导O是位B_K，如果E_i＝LOW_{对于所有的i}，那末字W没有先导O，也就是W的所有位是1。

在图1中，依据内容，A₀，A₁和A₂表示电压或布尔元素。作为电压，它们分别表示nMOSFET(n-金属氧化物半导体场效应晶体管)114，116和118的门电压。当考虑为布尔元素时，A₀，A₁和A₂由布尔表达式给出：

A₀＝B₀·B₁

A₁＝B₂·B₃·B₄

A₂＝B₅·B₆·B₇

其中·表示逻辑(布尔)AND。在图1中，domino门122，124，和126被用于提供A₀，A₁和A₂，虽然其他类型的逻辑门可被采用。

在图1中标记出8节点的一个集{N₀，N₁…，N₇}。除了作为标记外，符号N_i也用于指明节点N_i的电压或布尔值，取决于内容。当钟信号CLK是LOW(V_SS或地)时，pMOSFET 102导通，和nMOSFET 103截止，所以所有的节点被充电(上拉)到HIGH(V_CC)。这是预充电状态(阶段)。评估状态(阶段)是以CLK为HIGH作为特征的。在评估阶段期间，pMOSFET 102是截止和nMOSFET103是导通，使某些节点被下拉到LOW，这取决于B_i的值，i＝0，1，…7。

nMOSFET 104，106，108，110和112的栅是分别处于电压B_i上，i＝1，3，4，6，和7。nMOSFET114，116，和118的栅是分别处于电压A_i上，i＝0，1和2。在评估阶段期间，从图1可见，用B_i的位值i＝0，1，…7，表达的节点N_i的值由下式给出： $N_i=\stackrel{\‾}{\underset{j=1}{\overset{7}{\mathrm{\Π}}}{B}_j}$

其中上线表示布尔取补，积表明布尔AND运算。

以上的表达式假定，一个节点，如果未通过晶体管的导电通路放电到地，将在评估阶段保持其电荷。这种假定有赖于节点的电容和CLK的开关频率。如果需要的话，在某些实施方案中可在节点上采用半保持器，如果它们未通过晶体管的导电通路放电到地电位的话，使它们充电到HIGH。

注意，在图1中从任何节点到地的通路(未计入nMOSFET103)只有三个晶体管。保持这些通路尽可能少是所希望的，因为对于任何节点的放电时间取决于将节点放电到地的串联晶体管的数目。在某种意义上讲，晶体管堆104，106，108，110和112在节点N_i处，i＝0，2，和5，被“断开”，以致晶体管114、116和118中某些或全部在这些节点和地之间提供旁路的通路。名字“断堆”优先编码器就是由此而来的。

输出E_i，i＝0，1，…，6指明通过逻辑门120的节点电压。利用节点的布尔值，E_i值由下式给出： $E_i=N_i\·\stackrel{\‾}{N_{i+1}},i\≠7,$

E₇＝N₇利用布尔或位输入(B₇，B₆，…B₀)，E_i由下式给出： $E_i=\stackrel{\‾}{\underset{k=i}{\overset{7}{\mathrm{\Π}}}{B}_k}\·\underset{k=i+1}{\overset{7}{\mathrm{\Π}}}{B}_k,i\≠7,$ $E_7=\stackrel{\‾}{B_7}$

以上的两个布尔表达式等效于这样的陈述：如果并且只有如果B_k＝LOW和B_K+1，B_K+2，…B₇，全是HIGH，E_k＝HIGH。因此，图1的实施方案被看成是一个优先编码器。

一种用(B_N，B_N-1…B₀)表示的，任意字长N+l的任何字W的全部等级的实施方案可描述如下：

选择一个K+1整数的集合I，I＝｛n₀，n₁，…，n_K｝，n_i≥1，使得 $\underset{k=0}{\overset{K}{\mathrm{\Σ}}}{n}_k=N+1.$ 定义K+2个总和S_K，K＝0，1…，K+1 $S_k=\underset{j=0}{\overset{k-1}{\mathrm{\Σ}}}{n}_j,k>0$ S₀＝0。

注意，S_K+1＝N+1。

将顺序的整数的集合｛0，1，…，N｝划分成顺序的整数K＝0，1，…K，的K+1个拆散的集合I_k

其中I_K＝｛S_K，(S_K+1)，…(S_K+1-1)｝。

注意，在集合I_K中的元素数目是n_K。将I_K中的元素，从左到右标记为，I_K[i]，i＝0，1，…，(n_K-1)。

定义一个K+1个值的集合(布尔或电压值)｛A₀，A₁…，A_K)，其中 $A_k=\underset{i\∈I_i}{\mathrm{\Π}}{B}_i$

注意，A_K是n_K项的逻辑AND。

利用以上的形式，现在可将一个实施方案描述如下，对于任何选定的整数集合I，有N+1个节点{N₀，N₁，…，N_K)，串联的K+1个nMOsFET的旁路堆，和(N-K)个nMOSFET的断堆。断堆包括串联的nMOSFET的K+1组G_K，K＝0，1，…，K，组G_K包括n_K-1个串联的nMOSFET，标记为G_K[i]，i＝1，2，…，(n_K-1)．nMOSFET G_K[i]的栅电压是B_I[k,i],其中利用我们已经设置的下标I[K，i]＝I_K[i]来避免下标，(这最后的陈述或许可以通过指明从字W＝(B_N，B_N-1…B₀)中消去位B_i，i＝S₀，S₁…S_K，得到一个其值是断堆中nMOSFET的栅电压的向量，就更容易想象。)nMOSFET G_K[i]的漏极被连到(或定义为)节点N_I[k,i]。将旁路堆中K+1个nHOSFET标记为H[K]，K＝0，1，…K．nMOSFET K[K]的栅电压是A_K。nMOSFET H[K]的漏极定义为节点N_I[K,0]，nMOSFET H[K]的源极被连到nMOSFET G_K[n_K-1]的源极。

为了继续描述以上的实施方案，对于所选的整数集I，一个pMOSFET被连到每个节点并具有一个由钟信号CLK控制的栅，一个nMOSFET被连到G_K[n_K-1]的源极，并具有一个由钟信号CLK控制的栅。有N个输出电路C_i，i＝0，1，…，(N-1)，每个具有一个输出电压E_i，i＝0，1，…(N-1)。每个输出电路C_i有两个输入，标记分别为C_i[0]和C_i[1]，具有电压为C_i[0]和C_i[1]。(再一次，我们的标记执行双重工作)。对于任何的输出电路C_i，i＝0，1，…(N-1)，其输出电压由 给出，输入C_i[0]被连到节点N_i，和输入C_i[1]被连到节点N_i+1。该实施方案也有一个输出电压E_N，被定义为节点N_N的输出电压。

利用布尔的或位的输入(B₇，B₆，…，B₀)，可看到，E_i由下式给出 $E_i=\stackrel{\‾}{\underset{k=i}{\overset{N}{\mathrm{\Π}}}{B}_k}\·\underset{k=i+1}{\overset{N}{\mathrm{\Π}}}{B}_k,i\≠N,$ $E_N=\stackrel{\‾}{B_N}$

以上的两个布尔表达式是等效于这样的陈述，如果并且只有如果B_K＝LOW和B_K+1，B_K+2，+B_N全都是HIGH，E_K＝HIGH。因此，以上的形式描述了一种优先编码器。

一个最佳的整数集合可被定义为使一个成本函数为最小的整数集合。一个特定的成本函数是连接每个节点到地的晶体管的最大的堆深度，包括对于A_i的每个表达式中的项数。为简单起见，我们不包括在堆深度中任何定时的晶体管。如果这些电压是通过domino逻辑门实施逻辑AND，施加到合适的项B_i上得到的，在一个成本函数中包括对于A_i的每个布尔表达式中的项数是有理由的，因为那时这些项数是指明用于得到A_i的这些domino逻辑门的堆深度。

这样一种成本函数C(I)被得到如下所示，对于节点{N_I[K，i]，i＝1，2，…(n_K-1)；K＝0，1，…K}的堆深度是(N_K-i+K-k)。对于节点{N_I[K，0]，K＝0，1，…K}的堆深度是(K+1-k)。然而，注意，对于节点{N_I[K，0]，K＝0，1，…K}的最大堆深度很清楚是K+1，是在旁路堆中nMOSFET的总数。对于A_i的布尔表达式中的项数是n₁。因此，我们可以将一个成本函数写为： $C\left(I\right)=\max \begin{array}{}\left[\begin{array}{c}(K+1),\{n_k,k=\mathrm{0,1},...K\}\\ \{(n_k-i+K-k),i=\mathrm{1,2},...(n_k-1);k=\mathrm{0,1},...K\}\end{array}\right]\end{array}$

然后，给定N，一个特定的最佳整数集合是集合I＝{n₀，n₁，…，n_K}n_i≥1，

其中 $\underset{K=0}{\overset{K}{\mathrm{\Σ}}}{n}_K=N+1,$ 这样，使得 $C\left(I\right)=\underset{J}{\min }C\left(J\right)$

以上的整数集合是所谓的“最小-最大”解。可以被验证，对于一个8位的字长(也就是N＝7)，对于以上成本准则或函数的最小-最大整数集合是唯一的，就是I＝{2，3，3}，这就是用于图1的实施方案的整数集合。

其他的成本函数可被选取。例如，如果电压A_i是通过堆深度是相当小的电路得到的，那末以下的成本函数可能是实用的：

C(I)＝max[(K+1)，{(n_k-i+K-k)，i＝1，2，…(n_k-1)；k＝0，1，…K}].

其他的成本函数可以是基于一种平均的堆深度，而不是最大的堆深度。如果有先验的信息，某些节点比其他节点更可能被放电，平均值可依据加权因数对堆深度加权。最小-最大方法可能是比较保守的方法，很清楚可以利用许多成本函数。

应该指出，如果整数集合被选成这样，对于所有的i＝0，1，…K，n_i＝1，那末K＝N，所得到的优先编码器简并到这样的情况，其中只有一个堆(一个旁路堆和无断堆，排除任何堆以获得A_i)，和对于节点N₀的堆深度是N+1。因此，为了成为一个断堆，在整数集中应该至少有一个整数n_i，其中n_i＞1。

在此所描述的几个优先编码器实施方案可以被组合在一起成为一个单一的优先编码器用于处理大的字长。例如，对于一个64位的字，如在此所描述的四个对于N＝7的优先编码器可用于以平行方式对64位字的8个8位块编码。可以采用相当简单的逻辑门根据来自N＝7优先编码器的输出来指明64位字的先导1或0。

对以上所公开的实施方案可做各种修改。例如，如果栅电压从其他的domino逻辑门获得，其中在domino逻辑门和优先编码器之间使用反相器，因为那时在预充电阶段所有的栅电压将是LOW，可以不需要定时的nMOSFET。在这种情况下，在断堆中最后的晶体管的源极被连到地。在另一方面，如果通过domino逻辑门没有获得电压A_i，那末在旁路堆中最后的晶体管的源极可需要一个定时的nMOSFET。

应该认识到，以上所描述的实施方案是domino(或动态)型的，在其中被串联晶体管堆可能被放电(下拉)以前，各个节点被预充电(上拉)为HIGH。然而，其他的实施方案可包括静态型(双轨)电路。

在静态的情况下，不需要定时晶体管，对于每个有关的节点，当任何一个pMOSFET被导通时，一个或多个pMOSFET被平行地连接以便将节点上拉为HIGH。而在动态的情况下，在预充电阶段期间所有有关的节点被上拉为HIGH，在评估阶段期间，有关节点的一个子集被下拉为LOW，在静态情况下，所有有关节点或者是LOW或者是HIGH(在某些调整或延时时间间隔以后)，取决于各个nMOSFET和pMOSFET当前栅电压。为了避免麻烦的术语，我们将说，一个nMOSFET堆将一个节点下拉为LOW，如果该堆将节点电压从HIGH引到LOW的话，或者保持该节点为LOW，如果该节点已经为LOW的话。类似的陈述适用于将一个节点上拉(或保持)为HIGH的pMOSFET。

一个静态实施方案很容易通过修改动态实施方案得到，其过程如下：从动态的实施方案中除去所有的定时pMOSFET和所有的定时nMOSFET，其中连到一个定时nMOSFET的晶体管源极现在连到地。对于每个连到深度n的晶体管堆的N_i，加上n个pMOSFET，每个漏极连到N_i，源极连到HIGH电压源，每个属于被增加的pMOSFET的pMOSFET具有一个栅，被连到对于N_i的晶体管堆内的nMOSFET的一个并且只有一个栅。

对应于图1的动态优先编码器的一种静态优先编码器的一个例子被提供在图2中，在其中图1和图2中对应的部件具有相同的标记。除了nMOSFET112的源极被连到地，所有的定时晶体管被删除，和如上解释的那样上拉pMOSFET已被加上以外，图2与图1是类似的。

还应该认识到，其他的实施方案可以包括CMOS以外的技术。例如，可代替以上所描述的nMOSFET和pMOSFET采用其他类型的IGFET(隔离栅场效应晶体管)，或FET(场效应晶体管)。更一般来说，其他类型的晶体管，如双极型晶体管，可用来代替nMOSFET和pMOSFET。

在其他的实施方案中，输出E_i可被取补，在这种情况下，LOW输出信号提供指明先导0位的信息。而且，通过对字W取补很容易将一个先导0优先编码器变换成一个先导1优先编码器。因此，术语优先编码器包含提供指明一个字中或者先导1或者先导0的输出信号的电路。

因此，很清楚可以对在此所描述的实施方案做许多修改而不偏离面以下权利要求定义的本发明的范围。

Claims (28)

1.一种优先编码器包括：

一个旁路堆，包括第一，第二，和第三nMOSFET；

一个nMOSFET的断堆，包括第一，第二，和第三组，其中：

第一组包括一个具有连到旁路堆中第一nMOSFET的源极的源极的nMOSFET；

第二组包括互相串联的第一和第二nMOSFET，其中第二组中的第二nMOSFET具有一源极，连到旁路堆中第二nMOSFET的源极；和

第三组包括互相串联的第一和第二nMOSFET，其中第三组中的第二nMOSFET具有一个源极，连到旁路堆中第三nMOSFET的源极。

2.如权利要求1的优先编码器，还包括：

提供指明一个二进制字(B₇，B₆，…B₀)中先导O的至少一个电压的输出电路，如果

第一组中nMOSFET的栅电压指明B₁；

第二组中的第一nMOSFET的栅电压指明B₃；

第二组中第二nMOSFET的栅电压指明B₄；

第三组中第一nMOSFET的栅电压指明B₆；

第三组中第二nMOSFET的栅电压指明B₇；

旁路堆中第一nMOSFET的栅电压指明布尔表达式B₀·B₁，其中·表示逻辑AND；

旁路堆中第二nMOSFET的栅电压指明布尔表达式B₂·B₃·B₄；

旁路堆中第三nMOSFET的栅电压指明布尔表达式B₅·B₆·B₇；

3.如权利要求1的优先编码器，还包括：

提供指明一个二进制字(B₇，B₆，…B₀)中先导1的至少一个电压的输出电路，如果

第一组中nMOSFET的栅电压指明B₁；

第二组中第一nMOSFET的栅电压指明B₃；

第二组中第二nMOSFET的栅电压指明B₄；

第三组中第一nMOSFET的栅电压指明B₆；

第三组中第二nMOSFET的栅电压指明B₇；

旁路堆中第一nMOSFET的栅电压指明布尔表达式B₀·B₁，其中·表示逻辑AND；

旁路堆中第二nMOSFET的栅电压指明布尔表达式B₂·B₃·B₄；和

旁路堆中第三nMOSFET的栅电压指明布尔表达式B₅·B₆·B₇。

4.如权利要求1的优先编码器，还包括：

如果钟信号处于第一状态，至少一个定时晶体管将所有所述的nMOSFET的漏极改变到HIGH，其中，如果钟信号处于与第一状态相补的第二状态，根据所有所述的栅电压，所有所述的nMOSFET漏极的一个子集被放电到LOW。

5.如权利要求4的优先编码器，还包括：

提供至少一个电压指明一个二进制字(B₇，B₆，…B₀)中先导0的输出电路，如果

钟信号处于第二状态；

第一组中nMOSFET的栅电压指明B₁；

第二组中第一nMOSFET的栅电压指明B₃；

第二组中第二nMOSFET的栅电压指明B₄；

第三组中第一nMOSFET的栅电压指明B₆；

第三组中第二nMOSFET的栅电压指明B₇；

旁路堆中第一nMOSFET的栅电压指明布尔表达式B₀·B₁，其中·表示逻辑AND；

旁路堆中第二nMOSFET的栅电压指明布尔表达式B₂·B₃·B₄；和

旁路堆中第三nMOSFET的栅电压指明布尔表达式P₅·B₆·B₇。

6.如权利要求4的优先编码器，还包括：

提供至少一个电压指明一个二进制字(B₇，B₆，…B₀)中先导1的输出电路，如果

钟信号处于第二状态；

第一组中nMOSFET的栅电压指明B₁；

第二组中第一nMOSFET的栅电压指明B₃；

第二组中第二nMOSFET的栅电压指明B₄；

第三组中第一nMOSFET的栅电压指明B₆；

第三组中第二nMOSFET的栅电压指明B₇；

旁路堆中第一nMOSFET的栅电压指明布尔表达式B₀·B₁，其中·表示逻辑AND；

旁路堆中第二nMOSFET的栅电压指明布尔表达式B₂·B₃·B₄；和

旁路堆中第三nMOSFET的栅电压指明布尔表达式B₅·B₆·B₇。

7.一种优先编码器包括：

一个N+1节点的集合{N₀，N₁，…N_N}；

K+1个IGFET串联的旁路堆H[K]，K＝0，1，…K；和

(N-K)个IGFET的断堆，断堆包括IGFET串联的K+1组G_K，K＝0，1，…K，每组G_K包括n_K-1串联的IGFETG_K[i]，i＝1，2，…(n_K-1)；

其中整数集合I＝{n₀，n₁…n_K}和K如下：

            n_i≥1， $\underset{k=0}{\overset{K}{\mathrm{\Σ}}}{n}_k=N+1$ n_i≥1；

其中对于每个K＝0，1，…K；i＝1，2，…(n_K-1)，IGFET G_K[i]被连到节点N_I[k，i]，其中I[k，i]＝I_K[i]，I_K[i]是n_K整数顺序集合的第i个元素(从0开始计数，从左到右，

I_K＝{S_K，(S_K+1}，…(S_K+1-1)}，

其中S_K，K＝0，1，…K+1如下： $S_k=\underset{j=0}{\overset{k-1}{\mathrm{\Σ}}}{n}_j,k>0,$ S₀＝0；

对于每个K＝0，1，…K，IGFET H[K]的漏极被连到节点N_I[k，0]，IGFET H[K]的源极被连到IGFET G_K[n_K-1]的源极。

8.在权利要求7中陈述的优先编码器，整数集合I使一个成本函数为最小。

9.如权利要求8的优先编码器，其中成本函数为： $C\left(I\right)=\max \left[\begin{array}{c}(K+1),\{n_k,k=\mathrm{0,1}...K\},\\ \{(n_k-i+K-k),i=\mathrm{1,2},...(n_k-1);k=\mathrm{0,1},...K\}\end{array}\right]$

10.如权利要求7的优先编码器，还包括：

提供至少一个电压指明一个二进制N+1位字(B_N，B_N-1，…B₀)中先导0的输出电路，如果

对于每个K＝0，1，…K；i＝1，2，…(n_K-1)，nMOSFET G_I[i]的栅电压指明B_I[k，i]；

对于每个K＝0，1，…K，nMOSFET H[K]的栅电压指明A_K，其中 $A_k=\underset{i\∈I_i}{\mathrm{\Π}}{B}_i$ 其中积表示逻辑AND。

11.如权利要求7的优先编码器，还包括：

提供至少一个电压指明一个二进制N+1位字(B_N，B_N-1…B₀)的先导1的输出电路，如果

对于每个K＝0，1，…K；i＝1，2，…(n_K-1)，nMOSFET G_K[i]的栅电压指明B_I[k，i]；

对于每个K＝0，1，…K，nMOSFET H[K]的栅电压指明A_K，其中 $A_k=\underset{i\∈I_i}{\mathrm{\Π}}{B}_i$

其中积表示逻辑AND。

12.如权利要求7的优先编码器，还包括；

N个输出电路C_i，i＝0，1，…(N-1)，每个具有电压C_i[0]的第一输入和电压C_i[1]的第二输入，每个输出电路C_i具有连到节点N_i的第一输入和连到节点N_i+1的第二输入，以提供输出电压指明C_i[0]·C_i[1]其中·表示逻辑AND，上线表示逻辑取补。

13.如权利要求12的优先编码器，其中整数集合I使一个成本函数为最小。

14.如权利要求13的优先编码器，其中成本函数是 $C\left(I\right)=\max \begin{array}{}\left[\begin{array}{c}(K+1),\{n_{k,}k=\mathrm{0,1},...K\}\\ \{(n_k-i+K-k),i=\mathrm{1,2},...(n_k-1);k=\mathrm{0,1},...K\}\end{array}\right]\end{array}$

15.一种优先编码器包括：

一个N+1节点的集合{N₀，N₁，…N_N}；

K+1个晶体管H[K]，K＝0，1，…K；和

K+1组晶体管G_K，K＝0，1，…K，每组G_K，包括n_K-1个晶体管G_K[i]，i＝1，2，…(n_K-1)；

其中整数集合I＝{n₀，n₁，…n_K}和K如下：n_i≥1， $\underset{k=0}{\overset{K}{\mathrm{\Σ}}}{n}_k=N+1$ n_i，n_i≥1；

其中对于每个K＝0，1，…，K；i＝1，2，…(n_K-1)，如果晶体管{G_K[j]，j＝i，(i+1)，…(n_K-1)}和{H(j)，j＝(K+1)，(K+2)，…K}是导通的，晶体管G_K[i]被连到节点N_I[k，i]，将节点N_I[k，i]下拉到LOW，其中当k＝K时，后一个集合为零，其中I[k，i]＝I_K[i]，I_K[i]是n_K整数顺序集合的第i个元素(从零计数，从左到右)：

I_K＝{S_K，(S_K+1)，…(S_K+1-1)}，

其中S_K，K＝0，1，…，K+1如下： $S_k=\underset{j=0}{\overset{k-1}{\mathrm{\Σ}}}{n}_j,k>0,$

S₀＝0；

其中对于每个K＝0，1，…，K，如果晶体管{H[j]，j＝k，(k+1)，…K}是导通的，晶体管H[K]被连到节点N_I[K，0]，将节点N_I[K，0]下拉到LOW。

16.如权利要求15的优先编码器，其中整数集合I使一个成本函数为最小。

17.如权利要求16的优先编码器，其中成本函数是 $C\left(I\right)=\max \left[\begin{array}{c}(K+1),\{n_k,k=\mathrm{0,1},...K\}\\ \{(n_k-i+K-k),i=\mathrm{1,2},...(n_k-1);k=\mathrm{0,1},...K\}\end{array}\right]$

18.如权利要求15的优先编码器，还包括：

N个输出电路C_i，i＝0，1，…(N-1)，每个具有电压C_i[0]的第一输入和电压C_i[1]的第二输入，每个输出电路C_i具有连到节点N_i的第一输入，连到节点N_i+1的第二输入，提供输出电压指明C_i[0]·C_i[1]，其中·表示逻辑AND，上线表示逻辑取补。

19.如权利要求18的优先编码器，其中整数集合I使一个成本函数为最小。

20.如权利要求19的优先编码器，其中成本函数是 $C\left(I\right)=\max \left[\begin{array}{c}(K+1),\{n_k,k=\mathrm{0,1}...K\}\\ \{(n_k-i+K-k),i=\mathrm{1,2},...(n_k-1);k=\mathrm{0,1},...K\}\end{array}\right]$

21.如权利要求15的优先编码器，还包括：

提供至少一个电压指明一个二进制N+1位字(B_NB_N-1…B₀)的先导0的输出电路，如果

对于每个K＝ 0，1，…K；i＝1，2，…(n_K-1)，晶体管G_K[i]对B_I[k，i]作出响应；

对于每个K＝0，1，…K，晶体管H[K]对A_K作出响应，其中 $A_k=\underset{i\∈I_i}{\mathrm{\Π}}{B}_i$

其中积表示逻辑AND。

22.如权利要求15的优先编码器，还包括：

提供至少一个电压指明一个二进制N+1位字(B_NB_N-1…B₀)中先导1的输出电路，如果

对于每个K＝0，1，…K；i＝1，2，…(n_K-1)，晶体管G_K[i]对B_I[k，i]作出响应；

对于每个K＝0，1，…K，晶体管H[K]对A_K作出响应，其中 $A_k=\underset{i\∈I_i}{\mathrm{\Π}}{B}_i$

其中积表示逻辑AND

23.如权利要求21的优先编码器，其中整数集合I使一个成本函数为最小，成本函数为： $C\left(I\right)=\max \left[\begin{array}{c}(K+1),\{n_k,k=\mathrm{0,1},...K\}\\ \{(n_k-i+K-k),i=\mathrm{1,2},...(n_k-1);k=\mathrm{0,1},...K\}\end{array}\right]$

24.如权利要求22的优先编码器，其中整数集合I使一个成本函数为最小，成本函数为： $C\left(I\right)=\max \left[\begin{array}{c}(K+1),\{n_k,k=\mathrm{0,1},...K\},\\ \{(n_k-i+K-k),i=\mathrm{1,2},...(n_k-1);k=\mathrm{0,1},...K\}\end{array}\right]$

25.如权利要求15的优先编码器，还包括：

如果钟信号处于第一状态，至少一个定时晶体管将集合{N₀，N₁，…N_N}中的所有节点上拉到HIGH，其中如果钟信号处于与第一状态相补的第二状态，根据晶体管H[K]，K＝0，1，…K，和G_K[i]，i＝1，…(n_K-1)，K＝0，1，…K，是导通的，晶体管H[K]，K＝0，1，K和G_K[i]，i＝1，…(n_K-1)，K＝0，1，…K，被连到节点上，将节点的一个子集拉到LOW。

26.如权利要求15的优先编码器，还包括：

对于每个i＝0，1，…N，至少一个晶体管连到节点N_i，将节点N_i上拉到HIGH，如果并且只有如果晶体管H[K]，K＝0，1，…K和G_K[i]，i＝1，…(n_K-1)，K＝0，1，…K，是这样以致不将节点N_i下拉到LOW。

27.一种提供至少一个电压指明一个二进制字(B₇，B₆，…B₀)中先导0或1的优先编码器，该优先编码器包括：

晶体管旁路堆，用以提供至少一个电压指明至少一个子集的布尔值(B₇，B₆，…B₀)的逻辑AND；和

晶体管断堆，用以提供至少一个电压指明至少一个适当的子集的布尔值(B₇，B₆，…B₀)的逻辑AND。

28.一种优先编码器包括：

旁路堆，包括第一，第二和第三nMOSFET；

nMOSFET的断堆，包括第一，第二，和第三组，其中：

第一组包括一个nMOSFET，具有连到旁路堆中第一nMOSFET的源极的一个源极；

第二组包括互相串联的第一和第二nMOSFET，其中在第二组中的第二nMOSFET具有连到旁路堆中第二nMOSFET的源极的一个源极；和

第三组包括互相串联的第一和第二nMOSFET，其中在第三组中的第二nMOSFET具有连到旁路堆中第三nMOSFET的源极的一个源极。

Images