CN1319070C - 多位磁存储元件 - Google Patents

多位磁存储元件 Download PDF

Info

Publication number
CN1319070C
CN1319070C CNB011112263A CN01111226A CN1319070C CN 1319070 C CN1319070 C CN 1319070C CN B011112263 A CNB011112263 A CN B011112263A CN 01111226 A CN01111226 A CN 01111226A CN 1319070 C CN1319070 C CN 1319070C
Authority
CN
China
Prior art keywords
layer
data
separate
layers
data layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011112263A
Other languages
English (en)
Other versions
CN1316746A (zh
Inventor
M·K·巴塔查里亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1316746A publication Critical patent/CN1316746A/zh
Application granted granted Critical
Publication of CN1319070C publication Critical patent/CN1319070C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5616—Multilevel magnetic memory cell using non-magnetic conducting interlayer, e.g. GMR, SV, PSV

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

多位磁存储单元(400)包含第一(410)和第二数据层。有一个反铁磁耦合层对(430，450)介于第一和第二数据层之间。在一个实施例中，第一和第二数据层有不同的矫顽性。存储单元结构包含多个分隔层(420，460)从而将第一和第二数据层与反铁磁耦合层对分隔开来。在一个实施例中，介于反铁磁耦合层对之间的耦合层(440)是一种可导、包含钌(Ru)或铜(Cu)的金属材料。在一个实施例中，介于每一个第一、第二数据层和反铁磁耦合层对之间的分隔层(420，460)是不可导的，这样的单元是自旋相关隧道磁阻(TMR)单元。作为选择，分隔层(420，460)是可导的，则这种单元是巨磁阻(GMR)单元。

Description

多位磁存储元件
本发明涉及固定存储器领域。特别是本发明引出多位磁存储单元。
一类固定存储器依赖于磁阻原理。把特别有用的磁阻效应称为巨磁阻效应。在一个实施例中，基于巨磁阻(GMR)的磁存储单元是由导磁层和一个非导磁性金属层组成的多层结构。单元的磁状态由一个磁层中的磁矢量与另一个磁层(如平行或逆平行)中的磁矢量的相对取向来决定。单元的阻抗根据磁矢量间的相对取向发生变化。因此单元的状态可以通过将电压加到单元上并测量因此产生的传感电流来确定。
一类GMR存储单元固定其中一个磁层的磁矢量。包含固定磁矢量的层称为基准层。单元状态就可以通过改变其它磁层中磁矢量的方向来控制。并把非固定的磁层称为数据层。数据层中磁矢量的方向通过一个磁场的应用进行控制，该磁场至少在低场强时对固定层中磁矢量几乎没有影响。将这类单元称为自旋开关(spin valve)单元或巨磁阻单元。
自旋相关隧道(spin dependent tunneling)单元使用非传导性的阻挡层如电介质材料来代替介于基准层和数据层之间的金属层。介于基准层和数据层之间的传送机构要通过隧道阻挡层。因此可以把这种单元称为隧道磁阻(TMR)单元。TMR单元能比可导的GMR单元提供更多的优点。尤其是用TMR单元结构与GMR单元结构相比，看到阻抗很大的变化。
对于GMR和TMR单元结构，由于基准层和数据层的接近会使基准层或固定层能在数据层中产生静磁或退磁场。来自基准层的静磁场就能够成为支配场并永久改变数据层的磁化。数据存储因此就变的不可靠了。尽管为补偿GMR单元结构中的静磁场可以增加金属分离层的高度，但是TMR结构中阻挡层的高度由于需要使阻挡层足够薄以容纳量子隧道而受到制约。
一种现有技术的磁存储单元结构利用两个数据层存储多个比特。这种结构的不足之处之一就是为减少静磁场效应每一层的长宽比必须为5或更大，从而降低了由这种单元构造的设备的存储密度。另一个不足之处是现有技术结构只能实现两个阻抗值。决定设备的状态需要后面有一重写操作的一个破坏性的回读电路。
考虑到众所周知的系统和方法的局限性，将对一种磁存储单元结构和制造这种结构方法加以描述。
多位磁存储单元的一个实施例包括第一和第二数据层。一对反铁磁耦合的基准层置于第一和第二数据层之间。在一个实施例中第一和第二数据层具有特殊的矫顽性。存储单元结构包含一个分隔层用来将反铁磁耦合层对与第一和第二数据层的每一个分隔开来。在一个实施例中，分隔层是不可导的。在可选的另一个实施例中，分隔层是可导的。
在不同的实施例中，为改善数据层之间的磁场可以对磁层的高度和长度进行选择。在一个实施例中，第一和第二数据层的高度是不相同的。在另一个实施例中，介于第二数据层和反铁磁耦合层对之间的分隔层的高度与介于第一数据层和反铁磁耦合基准层对之间的分隔层的高度是不相同的。
制造多位磁存储单元的方法包括在半导体的衬底上形成一个第一铁磁层的步骤。该方法还包含在第一铁磁层上形成一个第二铁磁层的步骤。反铁磁耦合层对形成使得将反铁磁耦合层对配置在第一和第二铁磁层之间。
下面将结合附图和详细描述来阐明本发明的其它特征和优点。
本发明将结合实例进行说明，并且不局限于附图范围内，其中相同标记表示类似的元件和其中：
图1为具有GMR单元结构的磁存储单元的一个实施例。
图2为TMR单元结构的一个实施例。
图3说明由于基准层中产生的静磁场作用而使数据层中的磁矢量与基准层中的磁矢量逆平行。
图4为多位磁存储单元结构的一个实施例。
图5为与图4数据层中的磁矢量的相对方向相对应的阻抗值表格。
图6为具有不同长度数据层的磁存储单元结构的一个实施例。
图7为3位磁存储单元结构的一个实施例。
图8为在两个数据层之间有一反铁磁耦合层对的多位磁存储单元的形成方法的一个实施例。
当交替磁层中磁矢量的相对方向由于外加场的作用而发生变化时，在多层铁磁性/非磁性结构中观察到的阻抗会发生变化而产生巨磁阻(GMR)效应。该结构的阻抗是邻近磁层中磁矢量之间夹角的函数。将具有相同方向的磁矢量称为“平行”。而把相反方向的磁矢量称为逆平行。
磁金属的电阻率依赖于电子自旋到层中磁矢量的方向。具有平行自旋的电子会历经较少的散射，这会导致材料的低电阻率。当磁层中的矢量在低场强中为逆平行时，在两个磁层中就没有具有低散射率的电子了。因此材料的电阻率就会增加了。因此多层铁磁性/非磁性结构的电阻率依赖于不同磁层中磁矢量的相对方向。
图1为磁存储单元100的一个实施例，它具有插入在两个磁层110和130之间的一个非磁性分隔层120。每一个磁层有一个磁矢量112和132。图例中磁矢量112和132是逆平行的。磁层110和130为可导的金属层。在一类磁存储单元(如GMR)中分隔层120为可导的金属层。
图2为磁存储单元200的另一个实施例。单元200包含两个磁层210和230，由电介质或不可导的分隔层220分隔。在本例中磁矢量212和232是平行的。电流通过在磁层210和230之间的量子隧道贯穿分隔层220进行流动。这类单元是自旋相关的隧道磁阻(TMR)单元。
构造磁存储单元时可以使其中一个层中的磁矢量“固定”以防止变化。将这种单元称为自旋开关单元。如图1和图2所示，如果将磁层130和230固定的话，就可将磁层110和210称为数据层，将层130和230称为基准层。单元的状态由数据层和基准层之间的磁矢量的相对方向来决定。假设基准层有一个固定的磁矢量232，单元200就能表现出两个状态与一个单比特信息相对应。磁存储单元还可以设计用来存储多位信息。
由于磁层之间距离的减少，基准层中磁矢量对数据层的作用就变得更为明显了。如图3所示，基准层330对数据层310施加一静磁场作用。静磁场在数据层310中感应产生一个相对于基准层330中逆平行的磁矢量，分别用矢量332和312表示。由于插入的分隔层320的尺寸减少，基准层330中的静磁场可能会永久改变数据层310中的磁化特性使磁存储单元不能可靠地存储数据。对非隧道设备或GMR设备来说，这个不期望的效应能够通过增加金属分隔层120的高度而得到一定程度改善。然而对隧道结构来说，分隔层220的高度要受到支持量子隧道需求的制约。
图4为多位磁存储单元400的一个实施例。单元400包含一对基准层430和450，以及两个数据层410、470。层430和450由薄分隔层440分隔开来。可以选择层440的高度和组分从而导致层430和层450之间形成永久的反铁磁耦合。在一个实施例，分隔层440的厚度介于0.5和1.0纳米之间。在不同实施例中，层440由钌(Ru)或铜(Cu)组成。
用第一分隔层420将第一数据层410与基准层430分隔开来。相似地，用第二分隔层460将第二数据层470与基准层450分隔开来。在一个实施例中，分隔层420和460是不可导的非金属层，这样的单元400是一个TMR单元。在可选的另一个实施例中，层420和460为可导的金属层，这样的单元400是一个GMR单元。
反铁磁耦合层对(430，450)会建立相反的静磁场。然而由于相对于该对靠近每个数据层，这些层彼此间相对接近，相反磁场实质上会彼此抵消。因此，由层430和450中逆平行的磁矢量产生的相反的静磁场，不会对数据层410或数据层470产生明显的基本影响。此外，为减少数据层间相互的静磁场影响可以对单元中个别层的高度进行选择。
两个数据层的使用允许单元400存储两位信息。因此单元400是一个多倍位数或多位存储单元。在一个实施例中，数据层410和470有不同的矫顽性。例如这可以通过用不同的材料构成层410和470来完成。数据层410的高度或厚度为T1。数据层470的高度或厚度为T2。在一个实施例中，数据层410和470具有不同的厚度，即T1≠T2。
当磁矢量412和432相平行时，层410和430之间的电阻为R1。当磁矢量412和432逆平行时，电阻增加一个增量dR1。在一实施例中，R1接近1MΩ，且dR1接近200KΩ。
当磁矢量452和472相平行时，层450和470之间的电阻为R2。当磁矢量452和472逆平行时，电阻增加一个增量dR2。在一实施例中，R2接近2MΩ，且dR2接近400KΩ。
图5所示的表500说明了磁矢量412、472的方向与跨越单元400的、用R1、R2、dR1、dR2的函数表示的栈式电阻之间的关系。该电阻是在第一数据层410和第二数据层470之间测量而不考虑基准层430和450。然而在这种情况下，反铁磁耦合基准层对由于它们的磁矢量432和452的方向固定而被称为基准层。
当dR1≠dR2时，存储单元400能够实现四个截然不同的栈式电阻抗值。这可以通过改变分隔层420、460的材料或者高度来实现。例如在一个实施例中，这可以通过选择层420(G1)和460(G2)的尺寸，使G1实际上不同于G2(也就是说G1≠G2)来实现。用一个唯一的电阻而不是用一个电阻/矢量组合来表现每一个状态的能力能消除破坏性的读操作。
取尺寸T2≈4nm，G2≈2.5nm，TP≈9nm，G1≈1.5nm，T1≈2nm，数据层410中心和数据层470中心的距离为16nm。在这个距离，数据层470中静磁场对数据层410的影响已经显著减少。通过相对于较薄数据层的长度来说增加较厚数据层的长度，该影响可以进一步减少。如图6所示，通过相对于较薄数据层610的长度(L1)来说增加较厚数据层620的长度(L2)，存储单元600的较厚数据层620产生的静磁场对较薄数据层610的影响能够减少。
可以对单元结构进行扩展以存储多于两位的信息，如图7单元700所示。单元700包含第一数据层710，第二数据层730，第三数据层750。在第一数据层710和第二数据层730之间配置第一反铁磁耦合层对720。在第二数据层730和第三数据层750之间配置第二反铁磁耦合层对740。以单元700就可能有多达8个磁矢量组合。通过适当地选择层的材料，对应于每一状态的栈式电阻是有区别的。这样单元700能够通过八种不同的电阻值来表示达到三位信息。如果需要的话，单元结构能够进一步扩展以支持更高的存储密度。
多个磁存储单元可以排列形成一个磁随机存取存储器(MRAM)存储设备。每个单元各自被称为MRAM单元。在一个实施例中，MRAM设备包括MRAM单元阵列，通过读出线和字线进行单个访问，并分布在导电器网格或格栅中。在一个实施例中，MRAM单元阵列形成在半导体衬底上，从而使MRAM存储设备能够具有集成电路封装的形状系数。
图8说明在半导体衬底上形成单个多位磁存储单元的方法。步骤810中在半导体衬底上形成一个可导层。步骤820中在可导层上形成籽晶层。在步骤830中，在籽晶层的上面形成第一数据层。然后在步骤832中在第一数据层的上面形成第一分隔层。
在步骤840中，在有外部磁场存在的情况下在第一分隔层之上沉积形成反铁磁对的第一层。在步骤842中，在反铁磁对的第一层上面形成反铁磁对的耦合层。在步骤844中，在反铁磁对耦合层上沉积形成反铁磁对的第二层。
在一个实施例中，反铁磁耦合层选择的材料要有高的各向异性(Hk)。在一个实施例中，这对反铁磁耦合层材料由钴(Co)组成。在各种实施例中，耦合层由钌或铜组成。耦合层的反铁磁耦合场会固定第二层中的磁矢量。在一个实施例中，耦合层的厚度小于1nm。
在步骤850中，在反铁磁耦合层对的第二层上面形成第二分隔层。在一个实施例中，第一和第二分隔层的每一层是用铝(Al)层沉积来形成的，然后在氩/氧(Ar/O2)等离子体中氧化形成一个铝氧化物隧道阻挡层。在一个实施例中，分隔层由可导金属材料构成。
在步骤860中，在第二分隔层上面形成第二数据层。第一和第二数据层可以通过溅射或蒸发铁磁材料来形成。在一个实施例中，第一和第二数据层的每一个是由镍铁(NiFe)或镍铁钴(NiFeCo)合金构成的。
如步骤870所示在磁存储单元栈上加上一个封顶层。在步骤880中，在栈上形成一个顶部导体，从而使单元夹在顶部和底部导体之间。
在前面的详细描述中，本发明结合特定的典型实施例进行了描述。此外在没有背离本发明在权利要求中提出的更为广泛的精神和范围时，可以进行各种更改和变化。因此说明书和附图仅看作是说明而不是一种限制。

Claims (20)

1.一种存储单元装置包括：
由磁性材料构成的第一和第二数据层；以及
第一和第二不可导的分隔层；
介于第一和第二数据层之间的一个反铁磁耦合基准层对，其中
每个数据层通过一个分隔层与反铁磁耦合基准层对分隔开来。
2.如权利要求1中所述的装置，其中第一分隔层的高度为G1，第二分隔层的高度为G2，且G1≠G2。
3.如权利要求1中所述的装置，其中每一个分隔层是由不可导的非磁性材料构成的阻挡层。
4.如权利要求1中所述的装置，其中每一个分隔层是由不可导的非金属性材料构成。
5.如权利要求1中所述的装置，其中第一和第二数据层有不同的矫顽性。
6.如权利要求1中所述的装置，其中第一数据层的高度T1不同于第二数据层的高度T2，即T1≠T2。
7.如权利要求6所述的装置，其中T2＞T1，且第二数据层的长度要大于第一数据层的长度。
8.如权利要求1所述的装置，其中反铁磁耦合层对由一个可导的耦合层分隔开来。
9.一种装置包含：
在半导体衬底上形成的多个磁存储单元，其中每一个单元都包含：
第一和第二铁磁数据层；以及
布置在第一和第二数据层之间的一对反铁磁耦合层；和
第一和第二不可导的分隔层，每个数据层通过一个分隔层与反铁磁耦合层对分隔开来。
10.如权利要求9所述的装置，其中第一分隔层的高度为G1，第二分隔层的高度为G2，且G1≠G2。
11.如权利要求9所述的装置，其中每一个分隔层由非磁性材料构成。
12.如权利要求9所述的装置，其中每一个分隔层由非金属材料构成。
13.如权利要求9所述的装置，其中第一和第二数据层有不同的矫顽性。
14.如权利要求9所述的装置，其中第一数据层的高度T1不同于第二数据层的高度T2，即T1≠T2。
15.如权利要求14所述的装置，其中第一数据层的长度L1要小于第二数据层的长度L2，即L1＜L2。
16.如权利要求9所述的装置，其中这对反铁磁耦合层对由一个可导的耦合层分隔开来。
17.一个存储单元装置包括：
第一数据层；
第一基准层；
介于第一数据层和第一基准层之间的第一不可导的分隔层；
反铁磁耦合于第一基准层的第二基准层；
第二数据层，其中基准层介于第一数据层和第二数据层之间；以及
一个第二不可导的分隔层，介于第二数据层和第二基准层之间。
18.如权利要求17所述的装置，其中至少一个分隔层由非金属性材料构成。
19.如权利要求17所述的装置，其中至少一个分隔层由非磁性材料构成。
20.如权利要求17所述的装置，其中数据层特别具有下列至少一项属性：矫顽性，高度和长度。
CNB011112263A 2000-03-09 2001-03-09 多位磁存储元件 Expired - Lifetime CN1319070C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/522308 2000-03-09
US09/522,308 US6590806B1 (en) 2000-03-09 2000-03-09 Multibit magnetic memory element

Publications (2)

Publication Number Publication Date
CN1316746A CN1316746A (zh) 2001-10-10
CN1319070C true CN1319070C (zh) 2007-05-30

Family

ID=24080344

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011112263A Expired - Lifetime CN1319070C (zh) 2000-03-09 2001-03-09 多位磁存储元件

Country Status (8)

Country Link
US (1) US6590806B1 (zh)
EP (1) EP1132919B1 (zh)
JP (1) JP4818523B2 (zh)
KR (1) KR20010089201A (zh)
CN (1) CN1319070C (zh)
DE (1) DE60119199D1 (zh)
HK (1) HK1041098A1 (zh)
TW (1) TW514914B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911710B2 (en) 2000-03-09 2005-06-28 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory cells
US6576480B2 (en) * 2001-07-26 2003-06-10 Micron Technology, Inc. Structure and method for transverse field enhancement
US6803616B2 (en) 2002-06-17 2004-10-12 Hewlett-Packard Development Company, L.P. Magnetic memory element having controlled nucleation site in data layer
DE10142594A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Kompensation eines magnetischen Biasfeldes in einer Speicherschicht einer magnetoresistiven Speicherzelle
JP3866567B2 (ja) 2001-12-13 2007-01-10 株式会社東芝 半導体記憶装置及びその製造方法
KR100457158B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 대칭적인 스위칭 특성을 위한 마그네틱 메모리 셀
US6593608B1 (en) * 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
TWI222763B (en) * 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
US6728132B2 (en) * 2002-04-03 2004-04-27 Micron Technology, Inc. Synthetic-ferrimagnet sense-layer for high density MRAM applications
US6985384B2 (en) * 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
US6956766B2 (en) * 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
US6667901B1 (en) * 2003-04-29 2003-12-23 Hewlett-Packard Development Company, L.P. Dual-junction magnetic memory device and read method
JP4066361B2 (ja) 2003-07-30 2008-03-26 トヨタ自動車株式会社 燃料電池の冷却システム
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
JP2005150482A (ja) * 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
US6925000B2 (en) 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
JP2005310840A (ja) * 2004-04-16 2005-11-04 Toshiba Corp 磁気ランダムアクセスメモリ
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
EP1890296B1 (en) 2004-05-21 2010-11-17 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device and methods of operating and sensing the same
US7436632B2 (en) * 2004-06-30 2008-10-14 Seagate Technology Llc Differential/dual CPP recording head
US7061037B2 (en) * 2004-07-06 2006-06-13 Maglabs, Inc. Magnetic random access memory with multiple memory layers and improved memory cell selectivity
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
JP2006093432A (ja) * 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
RU2310928C2 (ru) 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
US20060171197A1 (en) * 2005-01-31 2006-08-03 Ulrich Klostermann Magnetoresistive memory element having a stacked structure
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7379321B2 (en) * 2005-02-04 2008-05-27 Hitachi Global Storage Technologies Netherlands B.V. Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect
KR100647319B1 (ko) 2005-02-05 2006-11-23 삼성전자주식회사 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법
US7285836B2 (en) * 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US7388776B1 (en) * 2006-12-22 2008-06-17 Hitachi Global Storage Technologies Netherlands, B.V. Three-dimensional magnetic memory
JP5455313B2 (ja) * 2008-02-21 2014-03-26 株式会社東芝 磁気記憶素子及び磁気記憶装置
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US9929211B2 (en) * 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
US8331141B2 (en) 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8988934B2 (en) 2010-07-27 2015-03-24 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8279662B2 (en) 2010-11-11 2012-10-02 Seagate Technology Llc Multi-bit magnetic memory with independently programmable free layer domains
US8203870B2 (en) 2010-11-23 2012-06-19 Seagate Technology Llc Flux programmed multi-bit magnetic memory
US9047964B2 (en) 2012-08-20 2015-06-02 Qualcomm Incorporated Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
EP0971423A1 (en) * 1998-07-10 2000-01-12 Interuniversitair Micro-Elektronica Centrum Vzw Spin-valve structure and method for making same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936293A (en) * 1998-01-23 1999-08-10 International Business Machines Corporation Hard/soft magnetic tunnel junction device with stable hard ferromagnetic layer
US6278589B1 (en) * 1999-03-30 2001-08-21 International Business Machines Corporation Dual GMR sensor with a single AFM layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
EP0971423A1 (en) * 1998-07-10 2000-01-12 Interuniversitair Micro-Elektronica Centrum Vzw Spin-valve structure and method for making same

Also Published As

Publication number Publication date
HK1041098A1 (zh) 2002-06-28
JP2001313377A (ja) 2001-11-09
KR20010089201A (ko) 2001-09-29
CN1316746A (zh) 2001-10-10
US6590806B1 (en) 2003-07-08
DE60119199D1 (de) 2006-06-08
EP1132919B1 (en) 2006-05-03
JP4818523B2 (ja) 2011-11-16
TW514914B (en) 2002-12-21
EP1132919A2 (en) 2001-09-12
EP1132919A3 (en) 2002-08-21

Similar Documents

Publication Publication Date Title
CN1319070C (zh) 多位磁存储元件
CN1307643C (zh) 具有软基准层的磁阻器件的读取方法
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
US6911710B2 (en) Multi-bit magnetic memory cells
US8178363B2 (en) MRAM with storage layer and super-paramagnetic sensing layer
KR101062160B1 (ko) 복합 자기 프리층을 갖는 자기전자 정보 디바이스
US6728132B2 (en) Synthetic-ferrimagnet sense-layer for high density MRAM applications
US7583529B2 (en) Magnetic tunnel junction devices and magnetic random access memory
US20050167657A1 (en) Multi-bit magnetic memory cells
US7200035B2 (en) Magneto-resistive memory cell structures with improved selectivity
US7425456B2 (en) Antiferromagnetic stabilized storage layers in GMRAM storage devices
CN100356477C (zh) 磁性随机存取存储器、磁性单元、及切换记忆状态的方法
EP1614126A1 (en) Low switching field magnetic element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co., Ltd.

Address before: California, USA

Patentee before: Hewlett-Packard Co.

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1041098

Country of ref document: HK

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070530