CN1316164A - 数字视频处理单元 - Google Patents

Abstract

一种视频处理单元,包含有一个处理装置、存储器装置和一个存储管理器;处理装置的一个输出连接至存储器管理器上,用以使处理装置给出的处理后的数据存储入存储器装置中,它容许在视频处理单元内用单一个处理装置实施各种处理。

Description

数字视频处理单元

本发明涉及一种数字视频处理单元，将一个输入信号处理成一个输出数据信号，用于一个输出装置，所述视频处理单元包含有：

-处理装置，用于将输入信号处理成输出数据信号；

-存储器装置，在所述输入信号供给到所述处理装置之前用以存储所述输入信号；以及

-一个存储器管理器，连接到处理装置和存储器装置上，该存储器管理器在布置上分别地将输入数据信号传输至存储器装置上，又将存储的输入数据信号传输至处理装置上。

本发明进一步涉及一种视频显示系统。

这样一种视频处理系统和数据显示系统从欧洲专利申请EP-A840522中已经知道。该专利申请说明了一个视频处理单元，它应用于基于空间亮度调制器的视频显示系统中，诸如应用于液晶显示器(LCD)或数字微镜器件(DMD)的显示系统中。这类空间亮度调制器包含有许多像素，安排成矩形的矩阵。这种矩阵中包含了许多的行和列。每行内包含有同等数目的像素。一般地，行的数目并不与要显示的输入数据信号之行的数目相一致，或是输入数据信号所表示的图像宽高比并不与空间亮度调制器的宽高比相一致。所以，处理装置要对输入数据这样地再定尺寸，使得再定尺寸的输出数据之行数与矩阵之行数相一致，或是再定尺寸之数据输出信号其图像的宽高比与矩阵的宽高比相一致。再定尺寸的工作需要某种滤波和内插处理。所以，需要有与一行以上图像相对应的信息。存储器装置可应用来给出这种信息。在已知的视频处理单元中，存储器装置位于处理装置之前，再定尺寸的输出数据连接至一个视频输出单元上。处理后的信息于是可传输至一个随后的处理部分上。

已知的视频处理单元之缺点在于，在这种视频处理单元中不能够实现特定显示类型的处理，例如是实现一种位平面变换，以便去激励单个的反射式LCD板或是DMD板，或者对几何失真作梯形校正。

本发明的一个目的特别是要提供出具有灵活结构的一种视频处理单元，它既能够对待再定尺寸的输入数据，并能够作出其它类型的处理。为此，按照本发明之一个视频处理单元其特征在于，处理装置的一个输出连接至存储器管理器的一个输入端上，其特征又在于，存储器管理器进一步布置成将处理装置来的输出数据信号传输至存储器装置上以存储该输出数据信号，并将存储器装置来的、存储的输出数据信号传输至输出装置上。输出数据信号对存储器管理器的反馈能够使缩放的数据输出信号存储入存储器中。结果，可以将存储的已缩放的数据输出信号用作进一步的输入信号，由诸如是对于再定尺寸之数据输出信号作出特殊显示处理的处理装置，应用于第二类型或即进一步类型的运行上。存储器装置的可应用带宽和存储器装置的容量限制了该视频处理单元中可能的处理数目。此外，处理装置对存储器管理器的反馈使得能实现两种类型的数据处理结构。在第一个结构中，处理装置位于存储器装置的后面，例如位于一个帧缓存器的后面；在第二个结构中，处理装置位于帧缓存器的前面。所以，兼可以得到两种处理结构的优点。处理装置位于帧缓存器之后面场合下的第一个优点在于，可以做到图像的水平交织取样。这就容许一个A/D变换器运行于与输入数据信号相对应的一个实际时钟频率之半的频率上，并使得能应用经济的A/D变换器。进一步的优点在于，对隔行扫描的静止图像可做到最佳的缩放，并且需要的行存储器数目最小。

处理装置位于帧缓存器之前面场合下的第一个优点在于，屏幕显示(OSD)的图像不进行缩放。结果，OSD图像的尺寸与输入的视频数据的分解力无关。进一步的优点在于，通过使不同的处理共享存储器和处理装置，可以做到将视频处理经济地设计于单个芯片上。

按照本发明之视频处理单元的一个特定实施例其特征在于，存储器管理器进一步布置成将存储的数据输出信号传输至处理装置上，又将所述处理装置进一步布置成对存储的数据输出信号执行进一步的操作。例如，第一次处理可以是对输入数据作再定尺寸的操作，成为再定尺寸的输出数据。第二次处理可以是对再定尺寸的输出数据作特殊显示的操作，成为一种特殊显示的输出数据。

按照本发明之视频处理单元的再一个实施例其特征在于，所述处理装置和所述存储器管理器都布置成按时间复用方式执行不同的处理。

按照本发明之视频处理单元的再一个实施例其特征在于，所述处理装置、所述存储器管理器和存储器都容纳在单个的集成电路中。很高的集成度能做到经济地设计视频显示系统。

按照本发明之视频处理单元的再一个实施例其特征在于，所述处理装置布置成可使所述输入数据信号所代表的图像再定尺寸。

按照本发明之视频处理单元的再一个实施例其特征在于，所述处理装置进一步布置成将代表一个图像的所述输入数据信号变换成彩色顺序的输出信号。为了减小视频显示系统的尺寸和重量，在使光源和滤色装置相组合的情况下可以仅仅应用单一个光阀显示器件，滤色装置例如以红、绿和蓝色的顺序变更光的彩色。此种场合，供给到光阀显示器件上的输出信号信息应包含有与滤色装置之彩色相同步的串行式红、绿和蓝色的信息。一般地，大部分视频数据信号中包含有在一个像素内并行的红、绿和蓝色信息。于是，从并行的彩色信息变换成串行的彩色信息是必需的，这可通过视频处理单元中的处理行程来实现。

按照本发明之视频处理单元的再一个实施例其特征在于，所述处理装置进一步布置成将代表一个图像的所述输入数据信号变换成一种子场调制的输出信号以控制输出装置。子场调制可以从援引的欧洲专利申请EP-A 840522中知道。某些类型的显示器件应用了对各个像素的数字控制方式，诸如是DMD器件的例子。DMD器件的各个像素能保持它们的“通”或“断”状态以用于受控显示。应用脉宽调制技术可给出白电平与黑电平之间的中间亮度级。按照本发明之视频处理单元的再一个实施例其特征在于，存储器管理器还有一个输入端，用于第二输入数据信号，并且存储器管理器进一步布置成将第二数据输入信号传输至存储器装置上。

本发明还涉及一种视频显示系统。本发明的一个目的是提供一种有灵活结构的视频显示系统，它能够对待再定尺寸的输入数据，以及一种特定显示类型的处理。为此，按照本发明的视频显示系统其特征在于，视频显示系统中包含有一个数字视频处理单元，如前面所说明地它具有输出端用于提供出一个输出数据信号，并具有一个显示系统连接于所述数字视频处理单元的输出端上以显示该输出数据信号。

参考附图来更细地说明本发明的这些方面和另外的方面；各附图中，

图1示出一个视频显示系统的方框图；

图2示出一个按照本发明之视频处理单元的方框图；

图3示出在该视频处理单元中安排其处理进程的方框图。

图1示出一个视频显示系统100的方框图，表明了可以由按照本发明之视频处理单元予以实现的各种处理。该显示系统的一个功能例如是一种再定尺寸的操作，也就是使一个图像帧内的实际行数和列数与显示板上的行数和列数相一致。显示板可以由固定的列数和行数构成。此类矩阵显示装置的例子是光阀投影显示装置，诸如LCD投影显示装置，数字微镜器件(DMD)投影显示装置、等离子体选址式液晶显示装置(PALC)或等离子体显示板。显示系统的第二个功能可以是梯形几何校正。显示系统的其它功能可以是给出位图式OSD，使DMD或反射式LCD用的视频数据信号变换成彩色顺序输出，以及使等离子体显示装置、PACC显示装置或DMD投影显示装置用的输出数据信号变换成子场调制式。

方框图表明了由该视频显示系统实现的各种处理。方框图中示出有第一RGB信号源101、例如是第一帧缓存器的第一存储器装置103、例如是第一帧缓存器控制器的第一存储器管理器102、以及第一缩放单元104。第一R、G、B信号源提供出数字视频，其中每种彩色信号例如是应用8比特量化的。第一帧缓存器控制器102通过一个双向端口连接至第一帧缓存器103上。第一帧缓存器控制器102的一个输出连接至第一缩放单元104上。缩放单元104可以是一种用编程来缩放图像的处理器模块，使得缩放的图像与实际的显示器件分解力相一致。数字视频信号的显示分解力可以不总是与显示器单元的分解力和/或宽高比相一致的。缩放单元104将输入信号向上缩放或向下缩放以在每个一维内或是在二维两者内适配显示器件的分解力。水平方向的缩放可变更每行的像素数，垂直方向的缩放可变更每帧的实际行数。缩放算法是图像处理技术领域内周知的，并应用了内插或有限冲激响应(FIR)滤波。

此外，显示系统100的方框图中示出了一个例如是一个第二帧缓存器控制器的第二存储器管理器105、例如是一个第二帧缓存器的第二存储器106、例如是一个VCR或OSD信号源的第二RGB信号源107以及一个第二缩放单元108。第一缩放单元104的输出连接至第二帧缓存器控制器105上。OSD信号源107连接至第二帧缓存器控制器105的第二输入端上。第二帧缓存器控制器105通过一个双向端口连接至第二帧缓存器106上。第二帧缓存器控制器的输出连接至第二缩放单元108上。此外，显示系统100的方框图中示出了例如是一个第三帧缓存器控制器的第三存储器管理器109、例如是一个第三帧缓存器的第三存储器110和例如是一个LCD监视器的显示单元111。第二缩放单元108的输出连接至第三帧缓存器控制器109上。第三帧缓存器控制器109通过一个双向端n连接至第三帧缓存器110上。第三帧缓存器控制器109的输出连接至LCD监视器111上。LCD监视器111中可包含有对于每个彩色通道将数字数据变换成模拟数据的D/A变换器以及具有分离的R、G、B通道的一个LCD投影装置，R、G、B通道以光学方式组合成一个图像，它由一个光学系统进行放大并投影到一个屏幕上。对每个通道提供下光阀，它包含有某种固定值像素数目例如是800×600的阵列。

显示系统100的方框图所表明的结构可实现下面的处理，它们以图1中的箭头予以指出。

Ⅰ．如第一箭头120所指出，由第一帧缓存器控制器102将一个输入的视频数据流存储入第一帧缓存器103中。

Ⅱ．如第二箭头130所指出，自第一帧缓存器103中读出所存储的视频数据流，由第一缩放单元104对之再定尺寸，并将再定尺寸的视频数据流存储入第二帧缓存器106中。

Ⅲ．应用一种重叠技术将OSD数据存储入第二帧缓存器106中。在重叠技术中，如第三箭头140所指出，用一个附加的比特指明输入的OSD数据是否覆盖掉第二帧缓存器106中某一些特定位置上的信息。

Ⅳ．如第四箭头150所指出，自第二帧缓存器106中读出再定尺寸的视频数据流，由第二缩放单元108进行校正，并存储入第三帧缓存器110中。

Ⅴ．如第五箭头160所指出，自第三帧缓存器110中读出校正后的视频数据流，传送至输出装置或显示装置111上。

按照本发明，用单一个数字视频处理单元能够以时间复用方式实现这些处理。

图2示出按照本发明之视频处理单元结构的方框图200。该数字视频处理单元中包含有；处理装置203，它例如是一个数字处理器，用于将输入信号处理成一个输出数据信号；存储器装置202，它例如是一个视频存储器，用于在所述输入信号供给到所述数字处理器203之前先存储所述输入信号，并用于存储数字处理器203处理后的所述输出信号；以及视频存储器管理器201，它连接于数字处理器203和视频存储器202上。数字处理器203的输出连接至视频存储器管理器201的一个输入端上，视频存储器管理器201进一步布置成将数字处理器203来的输出数据信号传输至视频存储器202上以存储该输出数据信号，并将视频存储器202来的输出数据信号传输至输出装置111上。此外，视频存储器管理器201上可以有例如是两路R、G、B输入端207、208和一个OSD输入端209。OSD数据可通过例如是I2C信号供给到视频存储器管理器201上。此外，视频存储器管理器201通过双向端口213连接至视频存储器202上，通过第一输出端口210连接至数字处理器203上。按照本发明，数字处理器203的输出端205连接至视频存储器管理器201的再一个输入端206上。视频存储器管理器201的一个RGB输出端210连接至显示单元111上。此外，视频存储器管理器201将处理后的R、G、B信号供给到显示单元111上。上面列出的所有处理可以在视频处理单元300内的视频存储器管理器201和数字处理器203中由微程序来执行。在第一个实施例中，视频存储器202中可取地包含有三个帧缓存器103、106、110，又视频存储器202的容量必须等于三个帧缓存器103、106、110容量的总和。视频存储器202例如可以用SDRAM来实现，并能与数字处理器203和视频存储器管理器201集成在单个芯片上。视频处理单元例如可以用一种常规的CMOS工艺进行设计，设计得工作于400MHz时钟频率上。

视频处理单元200中包含一个数字处理器203，借助于图1之方块图中的第一和第二缩放单元104、108分别执行输入数据信号和输出数据信号的再定尺寸以及校正所述输出数据信号的几何失真。然而，数字处理器203通过存储器管理器201对视频存储器202的访问中一次只能作一种处理。所以，在数字处理器203中对视频数据的执行再定尺寸和几何校正等处理是按时间复用方式进行的。为了防止帧撕裂，全部所述的Ⅰ至Ⅴ项处理必须仔细地安排时间进程。帧撕裂是一种与运动有依从性的图像伪痕现象，使得图像的第一帧信息泄漏到图像的第二帧信息中。数字处理器203中各种处理的进程安排这样做法，对于图1的方框图来说，老数据自第一帧缓存器103中读出，在该第一帧缓存器103中由新数据覆盖掉老数据之前，老数据要先通过缩放单元104存储入第二帧缓存器106中。此外，三个帧缓存器控制器102、105、109的功能由视频存储器管理器201来控制其实施。

图3示出一个处理安排图，指明了在新结构的数字视频处理单元300中按时间复用的各种处理的行程。上面列出的Ⅰ至Ⅴ项处理的每一项由处理安排图中的一个箭头表示，其相应的号码如图1中所指明。为了减小视频存储器202的容量，在图1方框图中指明之结构内的第一和第三帧缓存器103、110，于本发明的第二实施例中以循环式存储器缓存器来实现。对于存储器的集成工艺制造来说，最小的存储器容量是有利的，例如可将SDRAM应用于视频处理单元的单个芯片设计中。

循环式帧缓存器只存储一个完整图像的一部分，例如是完整图像或帧的若干(5或10)行。当第一和第三帧缓存器103、110内包含循环式帧缓存器时，在视频处理单元中运行的Ⅰ至Ⅴ各项处理需要有合适的进程安排。例如，处理Ⅰ120和处理Ⅱ130要这样安排(参考图1中的方框图)，在第一帧缓存器103中新输入数据覆盖掉老数据之前，老数据应已经读出，又处理Ⅳ和Ⅴ要这样安排，在将已处理的数据读出之前，该数据应先存储入第三帧缓存器110中。

为了减小存储器202的带宽，处理Ⅰ和Ⅱ不必需处理一帧图像每场的全部像素。为此，在本发明的第三实施例中，当完整的图像在包罗若干帧的时间期内存储入第二帧缓存器106中时，例如，在奇数场中只能够处理屏幕图像的左面一丰，在偶数场中只能够处理屏幕的右面一半，则处理Ⅰ和Ⅱ就能够更新该完整的图像。这样，视频存储器202的总带宽也即各项处理中第一、第二和第三帧缓存器103、106、110的带宽之总和可以减小。然而，当采用了这种减小的带宽时，可能引入帧撕裂。此外，处理Ⅴ中第三帧缓存器110的带宽不能减小，因为那时将没有连续的数据流可传送至显示单元111上，而该数据流是应与显示单元的预定输出时钟频率相关联的。

其它的视频信号处理也可以用按照本发明的视频处理单元以时间复用方式来执行，例如，将视频输入数据信号变换成彩色顺序的数据输出信号，或是将视频输入数据信号变换成子场调制的输出信号。为了减小视频显示系统的尺寸和重量，只可以结合一个光源和滤色装置而应用单一个显示器件，滤色装置例如按红、绿和蓝色的顺序变更光的彩色。在此场合下，供给到显示器件的输出信号信息中应包含有与滤色装置之彩色顺序同步的串行的红、绿和蓝信息。由并行的彩色信息变换成串行的彩色信息，可以用视频处理单元中分离的处理过程来实施。

子场调制从援引的欧洲专利申请EP-A840522中可以知道。某些类型的显示器件应用了对各个像素的数字调制，诸如是DMD的例子。DMD的各个像素可以维持它们的“通”或“断”状态，以进行受控的显示。脉宽调制技术可应用来给出在白电平与黑电平之间的中间亮度电平级。这样一种子场调制也能够应用本视频处理单元中分离的处理运行来实现。

需要指出，本视频处理单元中的各种处理运行可以动态地改变。这意味着，各种处理可做到这样地改变，在显示的图像上将看不到发生图像中断现象。对于显示移动的字符来说，这是一个优点。

应当指出，上面说明的实施例并不表明是对本发明的限制，本技术领域内的普通技术人员能在不偏离权利要求书的范围内设计出许多另外的解决方案。在列举出若干装置的权利要求书中，那些装置中的某一些可以用同一的硬件产品来具体实施。本发明可取地能应用于LCD投影机和其它矩阵显示器件(数字微镜器件、等离子体显示板、PALC显示器件等)上，但也可以应用于其它装置中。

Claims (10)

1．一种数字视频处理单元，用于将输入信号处理成一个输出数据信号，供给一个输出装置，所述视频处理单元中包含：

-处理装置，用于将输入信号处理成输出数据信号；

-存储器装置，用于在输入信号供给至所述处理装置之前先存储输入信号；以及

-存储器管理器，与处理装置和存储器装置相连接，该存储器管理器布置成分别将输入数据信号传输至存储器装置，将存储的输入数据信号传输至处理装置；其特征在于，处理装置的一个输出连接至存储器管理的一个输入端上；特征又在于，存储器管理器进一步布置成将处理装置来的输出数据信号传输至存储器装置上以存储该输出数据信号，并将存储器装置来的存储的输出数据信号传输至输出装置上。

2．权利要求1的数字视频处理单元，其中，存储器管理器进一步布置成将存储的数据输出信号传输至处理装置上，又所述处理装置进一步布置成对存储的数据输出信号执行进一步的操作。

3．权利要求1的数字视频处理单元，其中，所述处理装置和所述存储器管理器布置成以时间复用方式执行各种处理。

4．权利要求1的数字视频处理单元，其中，所述处理装置、所述存储器管理器和所述存储器装置容纳在单一个集成电路中。

5．权利要求1的数字视频处理单元，其中，所述处理装置布置成对所述输入数据信号所代表的图像作出再定尺寸的处理。

6．权利要求1的数字视频处理单元，其中，所述处理装置进一步布置成将代表一个图像的所述输入数据信号变换成一种彩色顺序的输出信号。

7．权利要求1的数字视频处理单元，其中，所述处理装置布置成将代表一个图像的所述输入数据信号变换成一种子场调制的输出信号，以控制输出装置。

8．权利要求1的数字视频处理单元，其中，存储器装置的一部分布置成一种循环式存储器，用以存储由输入数据信号所代表的图像之一部分。

9．权利要求1的数字视频处理单元，其中，存储器管理器还有一个输入端，用于第二数据输入信号，又该存储器管理器布置成将该第二数据输入信号传输至存储器装置上。

10．一种视频显示系统，包含有如权利要求1中所述的一个数字视频处理单元，该显示系统中有一个提供出输出数据信号的输出端，以及一个连接于所述数字视频处理单元之输出端上的显示系统，用于显示所述输出数据信号。

Images