JP2003501679A - デジタルビデオ処理ユニット - Google Patents
デジタルビデオ処理ユニットInfo
- Publication number
- JP2003501679A JP2003501679A JP2001500561A JP2001500561A JP2003501679A JP 2003501679 A JP2003501679 A JP 2003501679A JP 2001500561 A JP2001500561 A JP 2001500561A JP 2001500561 A JP2001500561 A JP 2001500561A JP 2003501679 A JP2003501679 A JP 2003501679A
- Authority
- JP
- Japan
- Prior art keywords
- output
- processing unit
- memory
- digital video
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/30—Picture reproducers using solid-state colour display devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
デオ処理ユニットに関し、前記ビデオ処理ユニットは、入力信号を出力データ信
号に処理する処理手段と、前記処理手段に供給する前に、前記入力信号を格納す
るメモリ手段と、処理手段とメモリ手段に結合されたメモリマネージャとを含み
、当該メモリマネージャは、入力データ信号をメモリ手段に転送し、格納された
入力データ信号を処理手段に転送するように構成されている。
出願EP−A840522で知られている。この特許出願は、液晶表示装置また
はデジタルマイクロミラーデバイス(DMD)のような空間光変調器に基づいた
ビデオ表示システムで使用されるビデオ処理ユニットについて記述している。こ
れらの空間光変調器は、長方形のマトリックスに配列された多数のピクセルを有
する。このマトリックスは、多数の行と列とを有する。各行は、等しい数のピク
セルを有する。一般に、行の数は、表示すべき入力データ信号の行の数と一致し
ないか、または、入力信号データで表される画像の縦横比は空間光変調器の縦横
比と一致しない。したがって、処理手段は、入力データのサイズを変更して、サ
イズ変更された出力データの行の数がマトリックスの行の数と一致するように、
またはサイズ変更されたデータ出力信号の画像の縦横比がマトリックスの縦横比
と一致するようにする。サイズ変更動作は、ある種のフィルタ処理または補間を
必要とする。したがって、画像の1ラインよりも多いラインに対応する情報が必
要になる。メモリ手段は、この情報のために使用される。公知のビデオ処理ユニ
ットでは、メモリ手段は処理手段の前にあり、サイズ変更された出力データはビ
デオ出力装置に結合される。このようにして、処理された情報は次の処理に転送
される。
理ユニット内で実施できないことである。例えば、単一の反射型LCDパネルま
たはDMDパネルを駆動するためのビット面変換または形状歪みのキーストン補
正を実施することができない。
両方に対応することができる適応性のあるアーキテクチャを持ったビデオ処理ユ
ニットを提供することである。このために、本発明によるビデオ処理ユニットは
、処理手段の出力部がメモリマネージャの入力部に結合され、さらにメモリマネ
ージャは、処理手段からの出力データ信号を、出力データ信号を格納するための
メモリ手段に転送し、さらに、格納された出力データ信号をメモリ手段から出力
装置に転送するように構成されていることを特徴とする。出力データ信号をメモ
リマネージャにフィードバックすることによって、拡大縮小されたデータ出力信
号をメモリに格納することが可能になる。この結果、拡大縮小され格納されたデ
ータ出力信号は、サイズ変更されたデータ出力信号を表示固有に処理するような
、処理手段による第2または他の種類の動作のための別の入力信号として使用す
ることができるようになる。メモリ手段に利用可能なバンド幅およびメモリ手段
のサイズによって、ビデオ処理ユニット内の可能な処理の数は制限される。さら
に、処理手段をメモリマネージャにフィードバックすることで、2種類のデータ
処理アーキテクチャを実現することができるようになる。第1のアーキテクチャ
では、処理手段はメモリ手段の後ろに、例えばフレームバッファの後ろにある。
第2のアーキテクチャでは、処理手段はフレームバッファの前にある。このよう
にして、両方の処理アーキテクチャの有利な点を利用することができるようにな
る。処理手段がフレームバッファの後ろにある場合の第1の利点は、画像の水平
インタリーブサンプリングが可能になることである。これによって、A/D変換
器は入力データ信号に対応する実際のクロック周波数の半分で動作することでき
ようになり、経済的なA/D変換器を応用することができるようになる。さらに
、インタレース静止画像の最適な拡大縮小が可能になり、最小数のラインメモリ
が必要になるという利点がある。
ディスプレイ(OSD)画像が拡大・縮小されないことである。この結果、OS
D画像のサイズは、入力ビデオデータの分解能に無関係になる。他の利点は、メ
モリおよび処理手段を異なる処理に共用することで、ビデオ処理を単一チップに
経済的に設計することが可能になることである。
ャが、格納されたデータ出力信号を処理手段に転送するように構成され、前記処
理手段がさらに、格納されたデータ出力信号に対して他の動作を実行するように
構成されていることを特徴とする。例えば、第1の処理は、入力データをサイズ
変更された出力データにするサイズ変更動作である。第2の処理は、サイズ変更
された出力データを表示固有の出力データにする表示固有動作である。
メモリマネージャが、時間多重化で異なる処理を実行するように構成されている
ことを特徴とする。
リマネージャ、およびメモリが単一集積回路に構成されていることを特徴とする
。高度の集積化により、ビデオ表示システムの経済的な設計が可能になる。
データ信号で表される画像のサイズを変更するように構成されていることを特徴
とする。
画像を表す前記入力データ信号を色順次出力信号に変換するように構成されてい
ることを特徴とする。ビデオ表示システムの大きさおよび重さを減らすために、
単一のライトバルブ表示装置だけを光源および色フィルタ手段と組み合わせて使
用することができる。この色フィルタ手段は、光の色を順次に例えば赤、緑およ
び青に変える。この場合に、ライトバルブ表示装置に供給される出力信号の情報
は、色フィルタ手段の色と同期したシリアルの赤、緑または青の情報を含まなけ
ればならない。一般に、大抵のビデオデータ信号は、パラレルに、ピクセルの赤
、緑および青の情報を含む。それで、並列色情報から直列色情報への変換が必要
となり、ビデオ処理ユニット内で実行できる処理で実施される。
画像を表す前記入力データ信号を、出力装置を制御するためのサブフィールド変
調出力信号に変換するように構成されていることを特徴とする。サブフィールド
変調は、引用されたヨーロッパ特許出願EP−A840522から知られている
。例えばDMDのような、いくつかの種類の表示装置は、個々のピクセルのデジ
タル制御を使用する。DMDのピクセルは、制御された表示に対して「オン」ま
たは「オフ」の状態を維持することができる。白レベルと黒レベルの間の中間照
度を達成するために、パルス幅変調技術が使用される。本発明によるビデオ処理
ユニットの他の実施形態は、メモリマネージャが第2の入力データ信号のための
別の入力部を有し、メモリマネージャがさらに第2のデータ入力信号をメモリ手
段に転送するように構成されていることを特徴とする。
サイズ変更及び表示に固有な種類の処理に対応することができる適応性のあるア
ーキテクチャを有するビデオ表示システムを提供することである。このために、
本発明によるビデオ表示システムは、ビデオ表示システムが、前に述べたような
、出力データ信号を供給するための出力部を有するデジタルビデオ処理ユニット
と、出力データ信号を表示するために前記デジタルビデオ処理ユニットの出力部
に結合された表示システムとを備えることを特徴とする。
処理ユニットで実施することができる様々な処理を説明している。表示システム
の1つの機能は、例えば、サイズ変更動作、すなわちピクチャフレーム内の実際
のライン数を表示パネルのライン数と列数とに合せることである。表示パネルは
、固定数の列およびラインで構成することができる。このようなマトリックス表
示装置の例は、LCD投射型表示装置、またはデジタルマイクロミラーデバイス
(DMD)投射型表示装置、プラズマアドレス指定液晶表示装置(PALC)ま
たはプラズマ表示パネルのようなライトバルブ投射型表示装置である。表示装置
の第2の機能は、形状キーストン補正である。表示装置の他の機能は、ビットマ
ップオンスクリーンディスプレイ、DMDまたは反射型LCDのためのビデオデ
ータ信号の色順次出力への変換、およびプラズマ表示装置、PALC表示装置ま
たはDMD投射型表示装置のための出力データ信号のサブフィールド変調への変
換である。
図は、第1のRGBソース101、第1のメモリ手段例えば第1のフレームバッ
ファ103、第1のメモリマネージャ例えば第1のフレームバッファコントロー
ラ102、および第1の拡大縮小ユニット104を示す。第1のRGBソースは
、デジタルビデオを供給し、このデジタルビデオでは、色当たり例えば8ビット
が使用されている。第1のフレームバッファコントローラ102は、双方向ポー
トを介して第1のフレームバッファ103に結合されている。第1のフレームバ
ッファコントローラ102の出力部は、第1の拡大縮小ユニット104に結合さ
れている。拡大縮小ユニット104は、拡大縮小された画像が実際の表示分解能
に一致するように画像を拡大縮小するようにプログラムされたプロセッサモジュ
ールであってもよい。デジタルビデオ信号の表示分解能は、必ずしも表示ユニッ
トの分解能および/または縦横比と一致しない可能性がある。拡大縮小ユニット
104は、入力信号のサイズを拡大または縮小して、表示分解能を各寸法または
両方の寸法に適合させる。水平方向の拡大縮小で、ライン当たりのピクセル数を
変更する。垂直方向の拡大縮小で、フレーム当たりの実際のライン数を変更する
。拡大縮小のアルゴリズムは画像処理の技術分野では知られており、補間または
有限長インパルス応答(FIR)フィルタ処理を使用する。
第2のフレームバッファコントローラ105、第2のメモリ例えば第2のフレー
ムバッファ106、第2のRGBソース例えばVCRまたはオンスクリーンディ
スプレイソース(OSD)107、および第2の拡大縮小ユニット108を示す
。第1の拡大縮小ユニット104の出力部は、第2のフレームバッファコントロ
ーラ105に結合される。OSDソース107は第2のフレームバッファコント
ローラ105の第2の入力部に結合される。第2のフレームバッファコントロー
ラ105は、双方向ポートを介して第2のフレームバッファ106に結合される
。第2のフレームバッファコントローラ105の出力部は、第2の拡大縮小ユニ
ット108に結合される。さらに、表示システム100のブロック図は、第3の
メモリマネージャ109例えば第3のフレームバッファコントローラ109、第
3のメモリ例えば第3のフレームバッファ110、および表示ユニット例えばL
CDモニタ111を示す。第2の拡大縮小ユニット108の出力部は、第3のフ
レームバッファコントローラ109に結合される。第3のフレームバッファコン
トローラ109は、双方向ポートを介して第3のフレームバッファ110に結合
される。第3のフレームバッファコントローラ109の出力部は、LCDモニタ
111に結合される。LCDモニタ111は、各色チャネルに対するD/A変換
器およびLCD投射装置を備えてもよい。ここでD/A変換器はデジタルデータ
をアナログデータに変換する。さらに、このLCD投射装置は別個のR、G、B
のチャネルを有し、それらのR、G、Bのチャネルは光学的に1つの画像に結合
され、この画像が光学システムで拡大されスクリーンに投射される。各チャネル
は、固定数のピクセルのアレイ、例えば800×600のアレイを有するLCD
ライトバルブを備えている。
矢印で図示される下記の処理を行う。 I. 第1の矢印120で示すように、入力ビデオデータストリームは、第1の
フレームバッファコントローラ102により第1のフレームバッファ103に格
納される。 II. 第2の矢印130で示すように、格納されたビデオデータストリームは
第1のフレームバッファ103から読み出され、第1の拡大縮小ユニット104
によりサイズを変更され、このサイズ変更されたビデオデータストリームが第2
のフレームバッファ106に格納される。 III. 第3の矢印140で示すように、OSDデータは、オーバレイ技術を
使用して第2のフレームバッファ106に格納される。オーバレイ技術では、追
加のビットが、入力OSDデータが第2のフレームバッファ106の特定の位置
に上書きするかどうかを表示する。 IV. 第4の矢印150で示すように、サイズ変更されたビデオデータストリ
ームは、第2のフレームバッファ106から読み出され、第2の拡大縮小ユニッ
ト108で補正され、第3のフレームバッファ110に格納される。 V. 第5の矢印160で示すように、補正されたビデオデータストリームは、
第3のフレームバッファ110から読み出され、出力装置または表示装置111
に送られる。
れらの処理を実施することができる。
0を示す。デジタルビデオ処理ユニットは、処理手段203例えば入力信号を出
力データ信号に処理するためのデジタルプロセッサ、メモリ手段202例えば前
記デジタルプロセッサに供給する前に前記入力信号を格納し、さらにデジタルプ
ロセッサ203での処理の後で前記出力信号を格納するためのビデオメモリ、お
よびデジタルプロセッサ203とビデオメモリ202とに結合されたビデオメモ
リマネージャ201を備える。デジタルプロセッサの出力部は、ビデオメモリマ
ネージャ201の入力部に結合され、ビデオメモリマネージャは、さらに、デジ
タルプロセッサ203からの出力データ信号を、出力データ信号を格納するため
のビデオメモリ202に転送し、さらに出力データ信号をビデオメモリ202か
ら出力装置111に伝送するように構成されている。さらに、ビデオメモリマネ
ージャ201は、例えば2つのR、G、Bの入力部207、208および1つの
OSD入力部209を持ってもよい。OSDデータは、例えばI2C信号でビデ
オメモリマネージャ201に供給されてもよい。さらに、ビデオメモリマネージ
ャ201は、双方向ポート213を介してビデオメモリ202に結合され、第1
の出力ポート204を介してデジタルプロセッサ203に結合されている。本発
明によれば、デジタルプロセッサ203の出力部205は、ビデオメモリマネー
ジャ201の他の入力部206に結合されている。ビデオメモリマネージャ20
1のRGB出力部210は、表示ユニット111に結合されている。さらに、ビ
デオメモリマネージャ201は、処理されたR、G、Bの信号を表示ユニット1
11に供給する。上に列挙した処理は全て、ビデオ処理ユニット300のビデオ
メモリマネージャ201およびデジタルプロセッサ203にマイクロプログラム
化することができる。第1の実施形態では、ビデオメモリ202は、3つのフレ
ームバッファ103、106、110を有するのが好ましく、ビデオメモリのサ
イズは3つのフレームバッファ103、106、110の和に等しくしなければ
ならない。ビデオメモリ202は、例えばSDRAMで実現され、デジタルプロ
セッサ203およびビデオメモリマネージャ201とともに、単一チップに集積
化することができる。ビデオ処理ユニットは、例えば、400MHzのクロック
周波数で動作するように設計された従来のCMOSプロセスで設計することがで
きる。
大縮小ユニット104、108でそれぞれ実行されたように、入力データ信号お
よび出力データ信号のサイズを変更し、前記出力データ信号を形状的に補正する
デジタルプロセッサ203を有する。しかし、デジタルプロセッサ200は、メ
モリマネージャ201を介して、一度に1つの処理のためにしかビデオメモリ2
02にアクセスすることができない。したがって、ビデオデータのサイズ変更お
よび補正の処理は、デジタルプロセッサにおいて時間多重化で実行されなければ
ならない。フレーム裂けが起きないようにするために、前記処理IからVの全て
は注意深く時間のスケジュールをしなければならない。フレーム裂けは、画像の
第1のフレームの情報が画像の第2のフレームの情報に漏れ込むようになる動き
に依存した画像の偽信号である。デジタルプロセッサでの異なる処理のスケジュ
ーリングは、図1のブロック図に関して、第1のフレームバッファ103の古い
データが新しいデータで上書きされる前に、古いデータが第1のフレームバッフ
ァ103から読み出され、拡大縮小ユニット104を介して第2のフレームバッ
ファ106に格納されるようにする。さらに、3つのフレームバッファコントロ
ーラ102、105、109の機能は、ビデオメモリマネージャ201で実施さ
れる。
おいて、時間多重化で実行できる処理を示す処理図を示す。上に列挙した処理I
からVの各々は、図1に示すような矢印と対応する番号とにより当該処理図に表
される。ビデオメモリ202のサイズを減少させるために、図1のブロック図に
示されるアーキテクチャの第1および第3のフレームバッファ103、110は
、本発明の第2の実施形態では循環メモリバッファとして実現される。メモリ例
えばSDRAMを、ビデオ処理ユニットの単一チップデザインに集積化するため
には、最小のメモリサイズであることが有利である。
レームの数ライン(5または6ライン)だけを格納する。第1および第3のフレ
ームバッファ103、110が循環フレームバッファを有するとき、デジタルビ
デオ処理ユニット上で実行できる異なる処理IからVは適当なスケジューリング
を必要とする。例えば、処理I120および処理II130は、図1のブロック
図を参照して、第1のフレームバッファ103の古いデータが新しい入力データ
で上書きされる前に、古いデータは既に読み出されているようにスケジュールさ
れる。処理IV及びVは、処理されたデータが読み出される前に、当該処理され
たデータが第3のフレームバッファ110に格納されるようにスケジュールされ
る。
に1フレームの全てのピクセルを処理することを必ずしも必要としない。このた
めに、本発明の第3の実施形態では、処理I及びIIで、いくつかのフレーム時
間にわたる期間で、第2のフレームバッファ106に格納されているような完全
な画像を更新することができる。例えば、奇数フィールドで、スクリーンの画像
の左半分だけを処理し、スクリーンの右半分を偶数フィールドで処理することが
できる。このようにして、ビデオメモリ202の全バンド幅、すなわち、異なる
処理の第1、第2および第3のフレームバッファ103、106、110のバン
ド幅の和は減少する。しかし、この減少されたバンド幅が適用されるとき、フレ
ーム裂けが入る可能性がある。さらに、処理Vの第3のフレームバッファ110
のバンド幅は減少させることができない。この理由は、連続するデータストリー
ムは表示ユニットの既定の出力クロック周波数に関係し、連続したデータストリ
ームを表示ユニット111に送ることはできないからである。
重化で実行することができる。例えば、ビデオ入力データ信号の色順次データ出
力信号への変換、またはビデオ入力データ信号のサブフィールド変調出力信号へ
の変換を行うことができる。ビデオ表示システムの大きさおよび重さを減らすた
めに、単一の表示装置だけを光源および色フィルタ手段と組み合わせて使用する
ことができる。ここで、色フィルタ手段は、光の色を、例えば赤、緑、および青
に順次に変える。この場合に、表示装置に供給される出力信号の情報は、色フィ
ルタ手段の色と同期したシリアルの赤、緑、または青の情報を含むべきである。
並列色情報から直列色情報への変換は、ビデオ処理ユニットで実行できる別個の
処理で実施することができる。
知られている。例えばDMDのようないくつかの種類の表示装置では、個々のピ
クセルのデジタル制御が使用される。DMDのピクセルは、制御された表示の「
オン」または「オフ」状態を維持することができる。パルス幅変調技術は、白と
黒との間の中間の照度レベルを達成するために使用される。このようなサブフィ
ールド変調はまた、ビデオ処理ユニットで実行できる別個の処理で実施すること
ができる。
に変更することができる。このことは、表示画像の目に見えるような中断を起こ
さないように、異なる処理を変更することができることを意味する。これは、動
くロゴを表示するのに有利であろう。
当業者は特許請求の範囲から逸脱することなしに多くの代替の解決法を設計する
ことができるであろう。いくつかの手段を列挙する特許請求の範囲では、これら
の手段のいくつかは同一のアイテムのハードウェアで具体化することができる。
本発明は、LCDプロジェクタおよび他のマトリックス型表示装置(デジタルマ
イクロミラーデバイス、プラズマ表示パネル、PALC表示装置など)で応用す
るのが好ましいが、この他の装置で応用することもできる。
す。
Claims (10)
- 【請求項1】 入力信号を出力装置のための出力データ信号に処理するデジ
タルビデオ処理ユニットであって、 前記入力信号を前記出力データ信号に処理するための処理手段と、 前記処理手段に供給する前に前記入力信号を格納するためのメモリ手段と、 前記処理手段および前記メモリ手段と結合されたメモリマネージャとを含み、
前記メモリマネージャが、それぞれ、前記入力データ信号を前記メモリ手段に転
送し、さらに前記格納された入力データ信号を前記処理手段に転送するように構
成されるデジタルビデオ処理ユニットにおいて、前記処理手段の出力部が前記メ
モリマネージャの入力部に結合され、前記メモリマネージャが、さらに、前記出
力データ信号を前記処理手段から前記出力データ信号を格納するための前記メモ
リ手段に転送し、さらに前記格納された出力データ信号を前記メモリ手段から前
記出力装置に転送するように構成されていることを特徴とするデジタルビデオ処
理ユニット。 - 【請求項2】 前記メモリマネージャが、さらに、前記格納されたデータ出力
信号を前記処理手段に転送するように構成され、前記処理手段が、さらに、前記
格納されたデータ出力信号に対して他の動作を実行するように構成されている、
請求項1に記載のデジタルビデオ処理ユニット。 - 【請求項3】 前記処理手段および前記メモリマネージャが、時間多重化で異
なる処理を実行するように構成されている、請求項1に記載のデジタルビデオ処
理ユニット。 - 【請求項4】 前記処理手段、前記メモリマネージャおよび前記メモリ手段が
、単一集積回路に構成されている、請求項1に記載のデジタルビデオ処理ユニッ
ト。 - 【請求項5】 前記処理手段が、前記入力データ信号で表される画像のサイズ
を変更するように構成されている、請求項1に記載のデジタルビデオ処理ユニッ
ト。 - 【請求項6】 前記処理手段が、さらに、画像を表す前記入力データ信号を色
順次出力信号に変換するように構成されている、請求項1に記載のデジタルビデ
オ処理ユニット。 - 【請求項7】 前記処理手段が、画像を表す前記入力データ信号を前記出力装
置を制御するためのサブフィールド変調出力信号に変換するように構成されてい
る、請求項1に記載のデジタルビデオ処理ユニット。 - 【請求項8】 前記メモリ手段の一部分が、前記入力データ信号で表される画
像の一部分を格納するための循環メモリとして構成されている、請求項1に記載
のデジタルビデオ処理ユニット。 - 【請求項9】 前記メモリマネージャが、第2のデータ入力信号のための他の
入力部を有し、前記メモリマネージャが、前記第2のデータ入力信号を前記メモ
リ手段に転送するように構成されている、請求項1に記載のデジタルビデオ処理
ユニット。 - 【請求項10】 請求項1に記載のデジタルビデオ処理ユニットを備えるビデ
オ表示システムであって、前記出力データ信号を供給するための出力部と、前記
出力データ信号を表示するために前記デジタルビデオ処理ユニットの出力部に結
合された表示システムとを有するビデオ表示システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99201655 | 1999-05-26 | ||
EP99201655.0 | 1999-05-26 | ||
PCT/EP2000/004402 WO2000074389A1 (en) | 1999-05-26 | 2000-05-11 | Digital video-processing unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003501679A true JP2003501679A (ja) | 2003-01-14 |
Family
ID=8240235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001500561A Pending JP2003501679A (ja) | 1999-05-26 | 2000-05-11 | デジタルビデオ処理ユニット |
Country Status (6)
Country | Link |
---|---|
US (1) | US6897902B1 (ja) |
EP (1) | EP1101361A1 (ja) |
JP (1) | JP2003501679A (ja) |
CN (1) | CN1184823C (ja) |
TW (1) | TW550956B (ja) |
WO (1) | WO2000074389A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064697A (ja) * | 2000-08-15 | 2002-02-28 | Fuji Film Microdevices Co Ltd | 画像処理装置及び画像処理方法 |
EP2568467A1 (en) * | 2002-12-20 | 2013-03-13 | Trident Microsystems (Far East) Ltd. | Apparatus for re-ordering video data for displays using two transpose steps and storage of intermediate partially re-ordered video data |
JP4922545B2 (ja) * | 2003-09-03 | 2012-04-25 | 株式会社エルモ社 | 資料提示装置およびその画像処理方法 |
TWI296400B (en) | 2005-02-18 | 2008-05-01 | Au Optronics Corp | Video processing chip capable of adjusting aspect ratio and method of displaying an image thereby |
US20100283789A1 (en) * | 2009-05-11 | 2010-11-11 | Yao-Hung Lai | Display apparatus having a plurality of controllers and video data processing method thereof |
CN105611261A (zh) * | 2015-12-25 | 2016-05-25 | 北京小鸟科技发展有限责任公司 | 基于视频缓冲的投影方法和装置以及投影仪 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61250787A (ja) * | 1985-04-30 | 1986-11-07 | Olympus Optical Co Ltd | 画像処理装置 |
JPH0322176A (ja) * | 1989-06-20 | 1991-01-30 | Fujitsu Ltd | 画像処理装置 |
JPH07501164A (ja) * | 1991-11-21 | 1995-02-02 | イマジネイション テクノロジーズ リミテッド | ビデオ/グラフィックメモリシステム |
US5452024A (en) * | 1993-11-01 | 1995-09-19 | Texas Instruments Incorporated | DMD display system |
JPH0926780A (ja) * | 1995-07-10 | 1997-01-28 | Nec Corp | ディスプレイ制御回路 |
JPH09305164A (ja) * | 1996-05-13 | 1997-11-28 | Nec Corp | ビットマップデータのビットビルト方法およびグラフィックス制御装置 |
JPH1093909A (ja) * | 1996-08-26 | 1998-04-10 | Lg Electron Inc | 映像フレームデータを一メモリに貯蔵する方法 |
JPH10126748A (ja) * | 1996-10-15 | 1998-05-15 | Hitachi Ltd | 画像信号のフォーマット変換信号処理方法及び回路 |
JPH10145725A (ja) * | 1996-10-28 | 1998-05-29 | Texas Instr Inc <Ti> | Slmベースのデジタル表示装置のための集積mpegデコーダ及び画像リサイズ装置 |
JPH10162132A (ja) * | 1996-11-29 | 1998-06-19 | Kyocera Corp | 画像データ制御回路 |
JPH10247138A (ja) * | 1996-09-13 | 1998-09-14 | Silicon Graphics Inc | コンピュータシステム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2291320B (en) * | 1991-11-21 | 1996-05-29 | Videologic Ltd | Video/graphics memory system |
TW377935U (en) * | 1994-08-10 | 1999-12-21 | Gen Instrument Corp | Dram mapping for a digital video decompression processor |
US5699124A (en) * | 1995-06-28 | 1997-12-16 | General Instrument Corporation Of Delaware | Bandwidth efficient communication of user data in digital television data stream |
US5633687A (en) * | 1995-10-23 | 1997-05-27 | C-Cube Microsystems | Method and system for providing an interlaced image on an display |
JPH1042286A (ja) * | 1996-07-19 | 1998-02-13 | Canon Inc | 画像処理装置、方法及びコンピュータ可読メモリ装置 |
US6151074A (en) * | 1997-09-30 | 2000-11-21 | Texas Instruments Incorporated | Integrated MPEG decoder and image resizer for SLM-based digital display system |
US6529249B2 (en) * | 1998-03-13 | 2003-03-04 | Oak Technology | Video processor using shared memory space |
-
2000
- 2000-03-28 TW TW089105692A patent/TW550956B/zh active
- 2000-05-11 CN CNB00801275XA patent/CN1184823C/zh not_active Expired - Fee Related
- 2000-05-11 EP EP00935036A patent/EP1101361A1/en not_active Withdrawn
- 2000-05-11 JP JP2001500561A patent/JP2003501679A/ja active Pending
- 2000-05-11 WO PCT/EP2000/004402 patent/WO2000074389A1/en not_active Application Discontinuation
- 2000-05-24 US US09/577,547 patent/US6897902B1/en not_active Expired - Lifetime
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61250787A (ja) * | 1985-04-30 | 1986-11-07 | Olympus Optical Co Ltd | 画像処理装置 |
JPH0322176A (ja) * | 1989-06-20 | 1991-01-30 | Fujitsu Ltd | 画像処理装置 |
JPH07501164A (ja) * | 1991-11-21 | 1995-02-02 | イマジネイション テクノロジーズ リミテッド | ビデオ/グラフィックメモリシステム |
US5452024A (en) * | 1993-11-01 | 1995-09-19 | Texas Instruments Incorporated | DMD display system |
JPH0926780A (ja) * | 1995-07-10 | 1997-01-28 | Nec Corp | ディスプレイ制御回路 |
JPH09305164A (ja) * | 1996-05-13 | 1997-11-28 | Nec Corp | ビットマップデータのビットビルト方法およびグラフィックス制御装置 |
JPH1093909A (ja) * | 1996-08-26 | 1998-04-10 | Lg Electron Inc | 映像フレームデータを一メモリに貯蔵する方法 |
JPH10247138A (ja) * | 1996-09-13 | 1998-09-14 | Silicon Graphics Inc | コンピュータシステム |
JPH10126748A (ja) * | 1996-10-15 | 1998-05-15 | Hitachi Ltd | 画像信号のフォーマット変換信号処理方法及び回路 |
JPH10145725A (ja) * | 1996-10-28 | 1998-05-29 | Texas Instr Inc <Ti> | Slmベースのデジタル表示装置のための集積mpegデコーダ及び画像リサイズ装置 |
JPH10162132A (ja) * | 1996-11-29 | 1998-06-19 | Kyocera Corp | 画像データ制御回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2000074389A1 (en) | 2000-12-07 |
US6897902B1 (en) | 2005-05-24 |
CN1184823C (zh) | 2005-01-12 |
TW550956B (en) | 2003-09-01 |
CN1316164A (zh) | 2001-10-03 |
EP1101361A1 (en) | 2001-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5764201A (en) | Multiplexed yuv-movie pixel path for driving dual displays | |
CN1981519B (zh) | 用于显示图像帧序列的方法和系统 | |
JP2982722B2 (ja) | 映像表示装置 | |
US6844879B2 (en) | Drawing apparatus | |
JP3897422B2 (ja) | 空間光変調器のためのロード/リセット・シーケンス・コントローラ及び同シーケンス制御方法 | |
JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
JP2001067010A (ja) | 画像表示装置 | |
EP0918278B1 (en) | Circuit for simultaneous driving of liquid crystal display panel and television | |
US20090289954A1 (en) | Rendering Display Device | |
US6600514B1 (en) | Digital video-processing unit | |
US20010011967A1 (en) | Display device | |
JP2003501679A (ja) | デジタルビデオ処理ユニット | |
US20100289834A1 (en) | Field color sequential display control system | |
JPH1185110A (ja) | 表示装置及び表示方法 | |
EP0655723B1 (en) | Digital memory for display system using spatial light modulator | |
EP1484737A1 (en) | Display controller | |
JP2005208413A (ja) | 画像処理装置及び画像表示装置 | |
JP2000330502A (ja) | 液晶マルチディスプレイ装置 | |
US9997141B2 (en) | Display system and method supporting variable input rate and resolution | |
EP0840522B1 (en) | Improvements in or relating to image display systems | |
JP2994928B2 (ja) | ビデオプリンタ | |
JP3019543B2 (ja) | 画像表示システム | |
JP2002268616A (ja) | 表示制御方法及び装置と表示装置 | |
WO2000070596A1 (fr) | Processeur d'images et affichage d'images | |
JP2003108079A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070510 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |