CN1312765C - 具备过电压保护功能的集成电路承载基板 - Google Patents

具备过电压保护功能的集成电路承载基板 Download PDF

Info

Publication number
CN1312765C
CN1312765C CNB011313382A CN01131338A CN1312765C CN 1312765 C CN1312765 C CN 1312765C CN B011313382 A CNB011313382 A CN B011313382A CN 01131338 A CN01131338 A CN 01131338A CN 1312765 C CN1312765 C CN 1312765C
Authority
CN
China
Prior art keywords
material layer
protective material
integrated circuit
protection function
voltage protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011313382A
Other languages
English (en)
Other versions
CN1409393A (zh
Inventor
李俊远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inpaq Technology Co Ltd
Original Assignee
Inpaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inpaq Technology Co Ltd filed Critical Inpaq Technology Co Ltd
Priority to CNB011313382A priority Critical patent/CN1312765C/zh
Publication of CN1409393A publication Critical patent/CN1409393A/zh
Application granted granted Critical
Publication of CN1312765C publication Critical patent/CN1312765C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种具备过电压保护功能的集成电路承载基板，使得在一基板上便可以同时提供多个过电压保护元件，直接对集成电路芯片提供保护，而不需如同以往必须在印刷电路板上分别对各集成电路设置保护装置，使得设计电路的成本降低、节省有限的空间，也使得设置保护装置的单位成本下降。

Description

具备过电压保护功能的集成电路承载基板
发明领域
本发明是有关一种具备过电压保护功能的集成电路承载基板，特别是在一基板上同时提供多个过电压保护装置的结构。
发明背景
先有技术的过电压保护元件，是在印刷电路板中，针对IC(集成电路)元件的需要，个别设置过电压保护元件，以提供对于IC内部电路的保护，只是此设计必须对于每一需要保护的IC元件设置过电压保护元件，以避免因为出现冲击脉冲，使得IC元件受到破坏。
请参照图1a，该图为先有技术IC基板的俯视图，其中在基板12上配置有多数电极11以及一接地端13，再以焊锡焊接的方式将IC元件10焊接在该多数电极与接地端上。图1b则是先有技术IC基板的剖面图，从该图中我们可以清楚的了解各元件之间的关系。由于此种结构并无法提供过电压的保护功能，使得该IC元件可能无法有效地承受冲击脉冲能量，造成IC元件不可回复的损害。
为了保护IC元件，许多过电压保护元件装置不断地被提出。但是这些过电压保护装置都必须在IC元件制造完成并配置到印刷电路板后，依据实际的需要，而分别在印刷电路板上设置，以对IC元件提供过电压保护。因此，此种设计具有设计成本高、占据印刷电路板空间，以及不能提供IC元件全面保护的缺点。
因此，有必要研究出一种具有具备过电压保护功能的集成电路承载基板，可以同时提供多个过电压保护装置，以解决先有技术无法提供过电压保护或者必须在印刷电路板上设置过电压保护装置的不便。本发明提供一种具备过电压保护功能的集成电路承载基板，以满足此一需求。
发明内容
本发明的一个目的，在于提供一种具有过电压保护功能的集成电路承载基板，使得IC元件在出现过电压冲击脉冲的情形下可以受到保护。
本发明的又一目的，在于提供一种具有过电压保护功能的集成电路承载基板，使得过电压保护装置直接设置在该基板上。
本发明的再一目的，在于使一基板可以同时提供多个过电压保护装置，如此可以节省设计成本、节省有限空间，以及降低IC电路设置保护装置所需的单位成本。
本发明的再一目的，在于提供一种具有过电压保护功能的集成电路承载基板，此基板可以设计成各种IC封装方式，如插脚式及表面接触式等。
为达成本发明的上述目的，本发明提出一种具有过电压保护功能的集成电路承载基板，包含：一基板22；一个或多个下电极，该下电极是配置于该基板上；一个或多个保护材料层24，该保护材料层是配置在各该下电极上，并与各该下电极电连接；一个或多个上电极21，该多个上电极是配置在各该保护材料层上，并与各该保护材料层电连接；一接地端23；及一集成电路芯片20(IC芯片)，该集成电路是与各该上电极及接地端电连接。在实际的应用上，基板22可以是陶瓷基板或印刷电路板(PCB)。
为使本发明的技术内容及特点更易于了解，通过较佳实施例，配合附图说明如下。
附图说明
本发明将依照后面附图来说明，其中：
图1a是一习知IC元件配置于基板上的俯视图；
图1b是一习知IC元件配置于基板上的剖面图；
图2a、2c、2e、2g及2i是根据本发明一实施例的具备过电压保护功能的集成电路承载基板的俯视图；
图2b、2d、2f、2h及2j是根据本发明一实施例的具备过电压保护功能的集成电路承载基板的剖面图；
图3a是根据本发明另一实施例的具备过电压保护功能的集成电路承载多层基板各层尚未结合前的示意图；
图3b、3c及3d是根据本发明另一实施例的具备过电压保护功能的集成电路承载多层基板的示意图；
图3e是根据本发明另一实施例的具备过电压保护功能的集成电路承载多层基板的剖面图。
具本实施方式
以下将参考图示说明本发明的实施例。图示中相同的元件具有相同的参考符号。
从图2a及2b中我们可以清楚地观察到下电极25配置于基板22，其中接地端23与下电极25可以是相结合的。在另一实施例中，接地端与下电极是可以分离的。
而图2c及2d则分别显示了保护材料层24配置于一个或多个下电极25上的情形。而在图2e及2f中，一个或多个上电极21则被配置于各该一个或多个保护材料层上，该保护材料层是可变电阻材料层。
在图2g及2h中，IC芯片20已被放置在基板上。该IC芯片可以是倒装芯片(flip chip)，该芯片是与各该一个或多个上电极与接地端以焊锡连接在一起。在另一实施例中，该芯片可以使用引线焊接的方式来与各该一个或多个上电极与接地端电连接。
而图2i及2j则是一IC完成之示意图，其中外涂层26(overcoat)是用来保护IC及帮助散热。
另一实施例则是以多层结构来提供一种具有过电压保护功能的集成电路承载基板。请参照图3a，该图仅例示一四层结构的具有过电压保护功能的集成电路承载基板，其中第一层是于一保护材料层314上配置有多个上电极311以及一接地端(313)。该保护材料层是可变电阻材料层。第三层与第一层的结构相同，即在一保护材料层334上配置有多个上电极331以及一接地端333。第二层是于一保护材料层324上配置有一下电极325以及一接地端323，而该保护材料层是可变电阻材料层。第四层与第二层的结构相同，即在一保护材料层344上配置有一下电极345以及一接地端343。
图3b是将第一至第四层相结合的示意图，从图3b我们可以清楚地看出该多层结构各相关构件的配置关系。在图3c中，我们使用多个端电极37将各层的接地端313，323，333，343彼此电连结，同时也将各层的上电极(311，331)彼此电连结。图3d显示一倒装芯片30放置于上述多层结构的最顶层，其中该倒装芯片与各端电极相电连接。该电连接可以使用焊锡焊接的方式。从图3e我们更可以从侧面图来观察倒装芯片与多层保护材料相结合的关系。而在另一实施例中，该芯片可以使用引线焊接的方式来与各该多数端电极彼此电连接。
当出现一冲击脉冲时，该冲击脉冲的能量将会通过端电极进入内电极，通过多层结构保护材料层到地线，因为可变电阻材料及本多层结构的特性，该能量将可以平均释放到每一层的地线中，而不致对IC元件造成破坏，达到保护IC元件之目的。
本发明的特点及技术内容已充分揭示如上，任何熟习本技术的人士可依据本发明的公开内容可作各种不背离本发明精神的替换或修饰。因此本发明的保护范围不应限于所揭示的实施例，而应涵盖这些替换及修饰。

Claims (9)

1、一种具备过电压保护功能的集成电路承载基板，包含：一基板(22)；
一下电极，该下电极是配置于该基板上；
一个或多个保护材料层(24)，该保护材料层是配置在该下电极上，并与该下电极连接；以及
一个或多个上电极(21)，该一个或多个上电极是配置在该一个或多个保护材料层上，并与各该保护材料层连接；以及
一个或多个接地端(23)，其中
该保护材料层是可变电阻材料层。
2、如权利要求1所述的具备过电压保护功能的集成电路承载基板，进一步包括一外涂层(26)，用以保护集成电路及帮助散热。
3、如权利要求1所述的具备过电压保护功能的集成电路承载基板，其中的电连接是以焊锡方式达成。
4、如权利要求1所述的具备过电压保护功能的集成电路承载基板，其中的电连接是以引线焊接方式达成。
5、如权利要求1所述的具备过电压保护功能的集成电路承载基板，其中的接地端与下电极是相互分离。
6、一种具备过电压保护功能之集成电路承载基板，包含：
多层保护材料层(314，324，334，344)，其中数层属于第一类保护材料层(314，334)；其中另外数层属于第二类保护材料层(324，344)，且该第一类保护材料层(314，334)与该第二类保护材料层(324，344)交错配置；
多个下电极(325，345)，各该下电极是置于该多层保护材料层中的该第二类保护材料层(324，344)上，并与各该多层保护材料层电连接；
多个上电极(311，331)，各该上电极是置于该多层保护材料层中的该第一类保护材料层(314，334)上，并与各该多层保护材料层电连接；
多个接地端(313，323，333，343)，各接地端是配置在各多层保护材料层上，并与各保护材料层电连接；以及
一端电极(37)，该端电极是用以将各该接地端及上电极电连接在一起；
其中该保护材料层是可变电阻材料层。
7、如权利要求6所述的具备过电压保护功能的集成电路承载基板，其中的电连接是以焊锡连接。
8、如权利要求6所述的具备过电压保护功能的集成电路承载基板，其中的电连接是以引线焊接方式达成。
9、如权利要求6所述的具备过电压保护功能的集成电路承载基板，进一步包括一外涂层(32)，用以保护集成电路及帮助散热。
CNB011313382A 2001-09-24 2001-09-24 具备过电压保护功能的集成电路承载基板 Expired - Fee Related CN1312765C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011313382A CN1312765C (zh) 2001-09-24 2001-09-24 具备过电压保护功能的集成电路承载基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011313382A CN1312765C (zh) 2001-09-24 2001-09-24 具备过电压保护功能的集成电路承载基板

Publications (2)

Publication Number Publication Date
CN1409393A CN1409393A (zh) 2003-04-09
CN1312765C true CN1312765C (zh) 2007-04-25

Family

ID=4670515

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011313382A Expired - Fee Related CN1312765C (zh) 2001-09-24 2001-09-24 具备过电压保护功能的集成电路承载基板

Country Status (1)

Country Link
CN (1) CN1312765C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106005656A (zh) * 2016-06-17 2016-10-12 苍南县宝丰印业有限公司 一种蛋糕包装盒

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006214861A (ja) * 2005-02-03 2006-08-17 Shimadzu Corp 二次元画像検出器
CN101527451B (zh) * 2008-03-06 2011-02-02 佳邦科技股份有限公司 整合电感与中空气室的过电压保护装置及其应用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204549B1 (en) * 1997-08-23 2001-03-20 Micronas Intermetall Gmbh Overvoltage protection device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204549B1 (en) * 1997-08-23 2001-03-20 Micronas Intermetall Gmbh Overvoltage protection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106005656A (zh) * 2016-06-17 2016-10-12 苍南县宝丰印业有限公司 一种蛋糕包装盒

Also Published As

Publication number Publication date
CN1409393A (zh) 2003-04-09

Similar Documents

Publication Publication Date Title
US7253505B2 (en) IC substrate with over voltage protection function
US6907658B2 (en) Manufacturing methods for an electronic assembly with vertically connected capacitors
US6344682B1 (en) Semiconductor device comprising a semiconductor element mounted on a substrate and covered by a wiring board
US6713860B2 (en) Electronic assembly and system with vertically connected capacitors
US6730860B2 (en) Electronic assembly and a method of constructing an electronic assembly
KR101385114B1 (ko) 전자부품 디바이스 및 패키지 기판
US7301229B2 (en) Electrostatic discharge (ESD) protection for integrated circuit packages
US6670692B1 (en) Semiconductor chip with partially embedded decoupling capacitors
US6636416B2 (en) Electronic assembly with laterally connected capacitors and manufacturing method
CN102044531B (zh) 垂直结构无源元件的装置和方法
TW440981B (en) Multiple line grids incorporating therein circuit elements
CN1312765C (zh) 具备过电压保护功能的集成电路承载基板
CN101517733B (zh) 层叠的集成电路芯片组装件
WO2017024981A1 (zh) 一种端口防护电路集成封装件
JP5475217B2 (ja) 半導体パッケージ
US20070290321A1 (en) Die stack capacitors, assemblies and methods
JPH07147378A (ja) 半導体モジュールおよびこれに使用されるｉｃパッケージ
JP4513389B2 (ja) 多層配線基板及びその製造方法
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
JP4370993B2 (ja) 半導体装置
US20050024800A1 (en) Voltage protection device
CN100561725C (zh) 半导体芯片的直接电性连接倒装芯片封装结构
US6849954B2 (en) IC package substrate with over voltage protection function
US7221549B2 (en) Circuitry for protecting electronic circuits against electrostatic discharges and methods of operating the same
JP2003031710A (ja) モノリシックｉｃパッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070425