CN1298161A - 任意过渡函数的实现 - Google Patents

任意过渡函数的实现 Download PDF

Info

Publication number
CN1298161A
CN1298161A CN00134497.8A CN00134497A CN1298161A CN 1298161 A CN1298161 A CN 1298161A CN 00134497 A CN00134497 A CN 00134497A CN 1298161 A CN1298161 A CN 1298161A
Authority
CN
China
Prior art keywords
input value
value
interval
interpolation
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00134497.8A
Other languages
English (en)
Inventor
J·戈博特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1298161A publication Critical patent/CN1298161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/202—Gamma control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/035—Reduction of table size
    • G06F1/0356—Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Complex Calculations (AREA)

Abstract

一种装置按照给定的函数F响应输入值X提供输出值Y。函数F可以是例如视频信号的γ校正函数。所述装置操作如下。输入部分(INP)从输入值(X)求出表输入值(XT)和内插器输入值(XI)。表格(TBL)响应表输入值(XT)提供表值(YT)。内插器(INT)响应内插器输入值(XI)提供内插值(YI)。输出部分(OUT)把表值(YT)和内插值(YI)组合以获得输出值(Y)。输入部分(INP)包括间隔检测器(DET)和根据间隔指示(IND)形成表输入值(XT)和内插器输入值(XI)的输入值形成器(IVC)。

Description

任意过渡函数的实现
本发明涉及用来按照给定函数F：Y=F(X)响应输入值X提供输出值Y的装置和方法。本发明可以用于例如以数字方式进行γ校正的图像处理系统。
开篇中定义的装置可以用表格实现。例如，该表格可以包含每一个不同的输入值X所要求的输出值Y。若有较多不同的输入值X，则表格会比较大。例如，具有10位的输入值X需要含有1024个不同的输出值的表格。
以下原理有可能使表格的尺寸减小。假定输入值具有10位。5个较高位用于表格中。该表格含有32个表值。响应5个较高位，该表提供一个表值。该表值形成粗输出值。输入值的5个较低位用于内插器。响应5个较低位，内插器提供内插值。例如，内插器把5个较低位乘以内插系数。把内插值加到表值上，以便获得输出值。因此，这种实现任意过渡函数的原理被称作“制表与内插”。属于Trimedia家族的集成电路TM2700的特点就是按照这种原理进行γ校正。
本发明的一个目的是提供一种降低成本的方法。
本发明考虑到以下方面。“制表与内插”原理只能求出所需要的函数的近似值。假定输入值的较低位为全零(0)。在这种情况下，便没有内插。输出值只由响应较高位而提供的表值形成。因而，输出值的准确度只决定于表值的位数。
现在假定，较低位中至少有一位为1(1)。在这种情况下，就要根据较低位进行内插。这种内插产生内插值。输出值将由表值和内插值形成。输出值的准确度取决于内插的准确度和内插值对输出值的贡献。
内插的准确度一般随着从一个输入值间隔到另一个而改变。将存在一些其中所述准确度比较高的间隔和一些其中所述准确度比较差的间隔。
内插值对输出值的贡献取决于内插据以进行的较低位的位数。随着内插据以进行的较低位的位数增大，内插值对输出值提供较大的贡献，因而输出值的准确度降低。
假定采用先有技术的“制表与内插”原理。如何能够达到令人满意的准确度？于是必须识别出内插准确度较低的输入值间隔。随后，必须以这个间隔根据小到足以达到令人满意的准确度的较低位位数进行内插。这就意味着在其他间隔的情况下准确度将会更好。不用于内插的位，亦即较高位应用于表格中。令整数K为应用于表格中的较高位的位数。在那种情况下，表格的尺寸将是2的K次幂。因而，表格的尺寸与可以以要求的准确度进行内插的位数直接相关。
按照本发明，一种装置用以下方式按照给定的函数响应输入值而提供输出值。输入部分从输入值求出表输入值和内插输入值。输入部分包括间隔检测器，后者定义多个输入值间隔。所述检测器提供表示输入值所处的间隔的间隔指示。输入部分还包括输入值形成器，后者用来随着所述间隔指示而变地形成表输入值和内插输入值。表输入值和内插输入值根据间隔指示分别由输入值的较高位部分和一些可变值的互补的较低位部分确定。表格响应所述表输入值而提供表值。内插器响应所述内插输入值而提供内插值。输出部分把所述表值和所述内插值组合以获得输出值。
这样，按照本发明，用来进行内插的位数是可变的，而在先有技术中所述位数是固定的。这就有可能在内插准确度较低的输入值间隔的情况下使用较少的较低位来进行内插。同时，在内插较准确的输入值间隔的情况下使用较多的较低位。这意味着在这样的间隔的情况下，构成表格输入值的较高位的位数较少。这样，按照本发明所述表格将比先有技术小。
在某种程度上，可以说本发明使准确度在所有输入值范围内均等化，而且这对较小的表格有利。确实，按照本发明的装置的输入部分不像先有技术装置的输入部分那麽简单，先有技术的输入部分通过简单的接线构成。但是表格尺寸的缩小在成本降低上的好处一般将大大超过较简单的输入部分的成本。因此，本发明有可能获得成本的降低。
下面将参照附图比较详细地描述本发明和使本发明得以更有利地实施的其他特征。
图1是举例说明第一权利要求所定义的本发明的基本特征的概念图；
图2是举例说明按照本发明的图像处理系统的方框图；
图3是举例说明γ校正函数以及用内插法求出这样的函数的近似值的示意图；以及
图4是举例说明按照本发明的γ校正电路的方框图。
以下的说明涉及参考符号。在所有附图中相似的实体标以相同的参考符号。多个相似的实体可以出现在一个图上。在那种情况下，参考符号后附的数字用来区分相似的实体。为了方便起见所述数字或后缀可以省略。这对说明书和权利要求书都适用。
图1举例说明本发明的上述基本特征。一种装置用以下方法按照给定的函数F响应输入值X提供输出值Y。输入部分INP从输入值X求出表输入值XT和内插输入值XI。表TBL响应表输入值XT提供表值YT。内插器INT响应内插输入值XI提供内插值YI。输出部分OUT把表值YT和内插值YI组合起来，以获得输出值Y。
输入部分INP包括间隔检测器DET，它定义多个输入值间隔I1,I2。所述检测器DET提供表示输入值X所处的间隔I1的间隔指示IND。所述输入部分INP还包括输入值形成器IVC，后者用来根据间隔指示IND形成表输入值XT和内插输入值XI。表输入值XT和内插输入值XI根据间隔指示IND分别用输入值的较高位部分MSP和一些可变值的互补的较低位部分LSP确定。
示于图1中的特征可以用于例如图像处理系统。许多图像处理系统包括γ校正，用来补偿图像传感器或显示装置的非线性。γ校正是一个非线性函数。
图2说明图像处理系统。该系统包括图像解码器DEC、显示准备电路DPC和γ校正电路GCA。其基本工作过程如下。图像解码器DEC对编码数据CD进行解码，以便获得代表一些图像的解码数据DD。显示准备电路DPC处理解码数据，以便例如通过关于每个图像的行数和每行的像素数目的格式转换来获得所需要的显示。另一个可能的处理操作时把正文、标记或图像插入主图像。显示准备电路DPC以一连串二进制数值的形式提供视频信号VS。γ校正电路GCA按照γ校正函数处理该视频信号VS，以便获得校正后的视频信号CVS。校正后的视频信号CVS可以例如通过数模转换器加在显示装置上。
图3用实线表示γ校正函数Fγ。图3是曲线图，其水平轴代表输入值X，而其垂直轴代表输出值Y。输入值X包括8位。因而，有256个不同的输入值0至255。
图3还用点线表示在各段中采用线性内插的传统的γ校正函数的近似值≈Fγ。每一段包括16个输入值。有16段：一段包括16个输入值0-15，另一段包括输入值16-31等等。在每一段中独立地进行线性内插。这意味着有16个内插系数。
图3还以虚线的形式举例说明传统近似方法的准确度如下。更准确地说，虚线曲线代表传统近似方法的绝对误差Δ。在包括输入值0-15的一段，准确度比较低。相反，在其他段准确度则比较高。
图4表示图2所示的图像处理系统的γ校正电路GCA。γ校正电路GCA按照图3所示的γ校正函数响应输入值X而提供输出值Y。该装置包括间隔检测器DET、地址发生器AG、位选择器SB、存储器MEM、乘法器MUL和加法器ADD。已经指出，输入值包括8位。最高位用b7表示，而最低位用b0表示。这样，位的参考符号中的数字就表示它的权重。
图4所示的γ校正电路GCA操作如下。间隔检测器DET根据输入值X而提供间隔指示IND。若输入值处于0和15之间，则间隔指示等于0。若输入值处在16-255之间，则间隔指示等于1。间隔检测器DET可以非常简单。它适合于对输入值X的4个较高位使用OR函数：IND=b7 ORb6 ORb5 ORb4。
地址发生器根据输入值X和间隔指示IND产生地址ADR。更准确地说，若间隔指示IND为0，则地址发生器AG只考虑输入值X的位b3,b2。这样，对于处于0-15之间的输入值，地址发生器AG便产生4个不同的地址。对于输入值0-3有地址ADR1，对于输入值4-7有地址ADR2，对于输入值8-11有地址ADR3，对于输入值12-15有地址ADR4。
若间隔指示IND为1，则地址发生器AG只考虑4个较高位b7-b4。于是，地址发生器AG为处于16-255的输入值产生15个不同的地址。对于输入值16-31有地址ADR5，对于输入值32-47有地址ADR6等等。这样，最后的地址将是关于输入值240-255的地址ADR19。地址发生器AG可以例如由比较简单的逻辑电路形成。
在每一个地址ADR，存储器MEM存储一个表值YT和一个内插系数IC。因此，存储器包含19个表值YT和19个内插系数IC。作为地址发生器AG所产生的地址ADR的函数，存储器MEM提供存储在在该地址上的表值YT和内插系数IC。
位选择器SB根据输入值X和间隔指示IND提供内插输入值XI。若间隔指示IND为0，则位选择器SB只使用输入值X的两个较低位：b1,b0。这两个位将形成内插输入值XI。若内插指示IND为1，则位选择器SB将只使用输入值X的4个较低4位：b3-b0。这些位将形成内插输入值XI。
若有必要，位选择器SB用代表较高位的逻辑0对输入值X的2个或4个位求补。这样，位选择器SB保证内插输入值包括给定的需要的位数目。位选择器SB可以非常简单。只要用以下方法把输入值X的位b3-b0加在乘法器MUL相应的权重的输入上即可。位b3,b2中的每一个都通过接收间隔指示IND的AND逻辑电路。位b1,b0直接加在乘法器MUL上。
乘法器MUL把内插输入值XI与来自存储器MEM的内插系数IC相乘。这个相乘的结果形成内插值YI。若有必要，对该相乘的结果进行移位，以便获得内插值YI。这样移位的效果是形成所述相乘结果的所有位的权重改变1个或多个单位(这样的操作一般称作“位移位”)。
加法器ADD把内插值YI和来自存储器MEM的表值YT相加。这个相加的结果形成输出值Y。
图4所示的γ校正电路GCA是实现示于图1中的特征的实例。检测器DET定义了两个输入间隔。处于0-15之间的输入值形成第一间隔I1。处于16和255之间的输入值形成第二间隔I2。两个间隔I1,I2不重叠。
示于图1中的输入值形成器IVC采取一组方框的形式，这些方框包括图4中的地址发生器AG和位选择器SB。图1的表输入值XT采取图4地址ADR的形式。所述地址在间隔I1的情况下由包括6个较高位b7-b2的较高位部分MSP确定，而在间隔I2的情况下由包括4个较高位b7-b4的较高位部分MSP确定。内插输入值XI在间隔I1的情况下由包括2个较低位b1-b0的互补的较低位部分LSP确定，而在间隔I2的情况下由包括4个较低位的互补的较低位部分LSP确定。
图1中的表TBL在图4中以存储器MEM的形式实现。图1所示的内插器INT采取乘法器MUL的形式。图1所示的输出部分OUT采取图4中的加法器ADD的形式。
事实上，图4所示的γ校正电路GCA把间隔I1分成4段，每一段包括4个输入值。它把间隔I2分成15段，每一段包括16个输入值。该装置独立地为每一段进行内插。在间隔I1的情况下，这些段是比较小的，其中内插准确度比较差。在间隔I2的情况下，这些段是比较大的，其中内插准确度比较高。这样，与图3所示的传统近似方法相比，就能够达到较高的准确度，而又不需要大得多的存储空间。
这些附图及其描述是为了举例说明而给出的，并不限制本发明。显然，在后附的权利要求书的范围内有许许多多种可供选择的方案。最后，在这方面作一些说明。
有许多种表示一个数值的方法。图4只表示一种可能性，其中输入值用二进制数表示。也可以用十进制数表示输入值。表示输入值的方法与本发明关系不大。
有许多种进行内插的方法。原则上，可以按照任何一个函数进行内插。图4只表示一种可能性，其中内插是按照线性函数进行的。还可以按照，例如，三次函数进行内插。此外，内插可以是固定的或可变的。图4只表示一种可能性，其中内插随着从表中获得的内插系数而变。内插也可以是固定的。在这种情况下，不必在表中存储内插系数。还要指出，有许多种方法可以使内插值变化。例如，可以从多个相邻的表值推算出内插系数。在那种情况下，在表中不必存储内插系数。
有许多实现表格的方法。图4只表示一种可能性，其中所述表格用存储器实现。作为另一方案，可以用可编程逻辑电路(称作：可编程阵列逻辑)实现表格。
有许多种定义输入值间隔的方法。图4只表示一种可能性，其中定义了两个间隔。还可以定义更多的间隔。
有许多种用硬件、软件或两者的组合实现函数的方法。在这个方面，这些附图是高度示意的，每一个附图只代表一种可能性。这样，尽管一个图以一些单独的方框的形式表示不同的功能，但是，这并不排除单一的硬件或软件项目完成多种功能的事实。这也不排除一种功能可以通过若干种硬件或软件项目的组合来实现的事实。
权利要求书中括弧中给出的任何一个参考符号都不应被解释为限制性的。“包括”一词并不排除使用权利要求中定义的其它元件或步骤。一个元件或步骤之前的不定冠词“a”并不排除使用多个这些元件或步骤。

Claims (3)

1．一种图像处理系统，它包括用来按照γ校正函数(F)：Y=F(X)、响应输入值(X)提供输出值(Y)的γ校正电路，所述γ校正电路包括：
-输入部分(INP)，用来从所述输入值(X)求出表输入值(XT)和内插输入值(XI)；
-表格(TBL)，用来响应所述表输入值(XT)而提供表值(YT)；
-内插器(INT)，用来响应所述内插输入值(XI)而提供内插值(YI)；和
-输出部分(OUT)，用来把所述表值(YT)和所述内插值(YI)组合以获得输出值(Y)，
其特征在于所述装置的所述输入部分(INP)包括：
-间隔检测器(DET)，它确定多个输入值间隔(I1,I2)，用来提供表示所述输入值(X)所处的间隔(I1,I2)的间隔指示(IND)；
-输入值形成器(IVC)，用来随着间隔指示(IND)而变地形成表输入值(XT)和内插输入值(XI)，所述表输入值(XT)和所述内插输入值(XI)根据所述间隔指示(IND)分别由所述输入值的较高位部分(MSP)和一些可变值的互补的较低位部分(LSP)确定。
2．一种按照给定的函数(F)：Y=F(X)、响应输入值(X)提供输出值(Y)的方法，所述方法包括以下步骤：
-从所述输入值(X)求出表输入值(XT)和内插输入值(XI)；
-根据所述表输入值(XT)在表(TBL)中进行查找操作以便获得表值(YT)；
-根据所述内插输入值(XI)进行内插(INT)以便获得内插值(YI)；和
-把所述表值(YT)和所述内插值(YI)组合(OUT)以便获得输出值(Y)，
其特征在于所述方法还包括以下步骤：
-在多个输入值间隔(I1,I2)中检测(DET)所述输入值(X)所处的间隔(I1,I2)；
-以所述输入值(X)所处的间隔(I1,I2)的函数的形式形成(IVC)所述表输入值(XT)和所述内插输入值(XI)，所述表输入值(XT)和所述内插输入值(XI)分别根据间隔(I1,I2)由所述输入值的较高位部分(MSP)和一些可变值的互补的较低位部分(LSP)确定。
3．一种用来按照给定的函数(F)：Y=F(X)、响应输入值(X)提供输出值(Y)的装置，所述装置包括：
-输入部分(INP)，用来从所述输入值(X)求出表输入值(XT)和内插输入值(XI)；
-表格(TBL)，用来响应所述表输入值(XT)提供表值(YT)；
-内插器(INT)，用来响应所述内插输入值(XI)提供内插值(YI)；和
-输出部分(OUT)，用来把所以表值(YT)和所述内插值(YI)组合以获得输出值(Y)，
其特征在于所述装置的所述输入部分(INP)包括：
-间隔检测器(DET)，它定义多个输入值间隔(I1,I2)，用来提供表示所述输入值(X)所处的间隔(I1,I2)的间隔指示(IND)；
-输入值形成器(IVC)，用来以所述间隔指示(IND)的函数的形式形成所述表输入值(XT)和所述内插输入值(XI)，所述表输入值(XT)和所述内插输入值(XI)根据间隔指示(IND)分别由所述输入值的较高位部分(MSP)和一些可变值的互补的较低位部分(LSP)确定。
CN00134497.8A 1999-11-30 2000-11-27 任意过渡函数的实现 Pending CN1298161A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9915044 1999-11-30
FR99/15044 1999-11-30

Publications (1)

Publication Number Publication Date
CN1298161A true CN1298161A (zh) 2001-06-06

Family

ID=9552695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00134497.8A Pending CN1298161A (zh) 1999-11-30 2000-11-27 任意过渡函数的实现

Country Status (6)

Country Link
US (1) US20010050777A1 (zh)
EP (1) EP1107090A1 (zh)
JP (1) JP2001211349A (zh)
KR (1) KR20010070254A (zh)
CN (1) CN1298161A (zh)
TW (1) TW509834B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259663A (ja) 2004-06-30 2006-09-28 Canon Inc 画像処理方法、画像表示装置、映像受信表示装置および画像処理装置
US8913073B2 (en) * 2006-08-09 2014-12-16 Adobe Systems Incorporated Interpolation according to a function represented using unevenly spaced samples of the function
US8237990B2 (en) 2007-06-28 2012-08-07 Adobe Systems Incorporated System and method for converting over-range colors
US7952756B1 (en) 2007-07-12 2011-05-31 Adobe Systems Incorporated Methods and systems for encoding over-range color values using in-range values
JP4922091B2 (ja) * 2007-07-23 2012-04-25 ルネサスエレクトロニクス株式会社 映像信号処理装置、映像信号処理方法及び表示装置
CN101453608B (zh) * 2007-12-07 2010-12-01 瑞昱半导体股份有限公司 视频数据处理方法与装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2548851B1 (fr) * 1983-07-07 1986-11-14 Electricite De France Procede et installation d'analyse et de restitution de signal a echantillonnage et interpolation
US5856876A (en) * 1995-04-06 1999-01-05 Canon Kabushiki Kaisha Image processing apparatus and method with gradation characteristic adjustment
US5951625A (en) * 1997-06-30 1999-09-14 Truevision, Inc. Interpolated lookup table circuit

Also Published As

Publication number Publication date
EP1107090A1 (en) 2001-06-13
JP2001211349A (ja) 2001-08-03
US20010050777A1 (en) 2001-12-13
TW509834B (en) 2002-11-11
KR20010070254A (ko) 2001-07-25

Similar Documents

Publication Publication Date Title
US5870041A (en) Analog-to-digital converter with digital compensation
CN103227642B (zh) 逐次逼近寄存器模数转换器
EP0787973B1 (en) Method and apparatus for processing angular data from encoder
US5121116A (en) Absolute position encoder
US5287108A (en) Multistep analog-to-digital converter with successive approximation register circuit for least significant bit resolution
WO2011133193A1 (en) Successive approximation register analog-to-digital converter with integral non-linearity correction
JPH08321779A (ja) アナログディジタル変換器
CN103873784B (zh) 图像拾取装置、图像拾取系统及用于驱动该装置的方法
CN111131740B (zh) 一种实现任意比例缩放的vesa时序实时转换方法
CN1941637A (zh) 最大后验概率(map)解码器的管线架构
CN1306709C (zh) 编码器的内插电路
CN1650525A (zh) Sigma－delta模拟至数字转换器及其方法
CN1298161A (zh) 任意过渡函数的实现
CN106998206A (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
JPS61216024A (ja) デジタル回路でレンジ変換を行うための方法および装置
WO2017096516A1 (en) Calibration of interpolating string digital-to-analog converters
US7620676B2 (en) Lookup table and data acquisition method
US20030163270A1 (en) Method for correcting non-linearities of an output signal of an electrical component, particularly a measuring transducer
CN113407788B (zh) 一种数据处理方法、装置和系统
US5107265A (en) Analog to digital converter
US7519642B2 (en) Parallel computation structures to enhance signal-quality, using arithmetic or statistical averaging
JP2000148442A (ja) 提供媒体、並びにデータ処理装置およびデータ処理方法
US5886911A (en) Fast calculation method and its hardware apparatus using a linear interpolation operation
GB2448744A (en) Look-up table indexing scheme with null values used to expand table to have a power of two number of entries in each cycle of coefficients
EP0702290B1 (en) Digital dividing apparatus using a look-up table

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned