CN111131740B - 一种实现任意比例缩放的vesa时序实时转换方法 - Google Patents
一种实现任意比例缩放的vesa时序实时转换方法 Download PDFInfo
- Publication number
- CN111131740B CN111131740B CN201911220251.XA CN201911220251A CN111131740B CN 111131740 B CN111131740 B CN 111131740B CN 201911220251 A CN201911220251 A CN 201911220251A CN 111131740 B CN111131740 B CN 111131740B
- Authority
- CN
- China
- Prior art keywords
- image
- vesa
- scaling
- column
- time sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
本发明涉及一种实现任意比例缩放的VESA时序实时转换方法,按照缩放比例系数要求,将输入VESA图像转化为缩放后的VESA图像输出。包括:将行列缩放系数以参数化的形式在顶层模块中进行预配置;输入VESA图像灰度数据按照像素点所在的奇偶特性进行缓存;根据缓存空间大小设置缩放算法的起始时刻,并按照输出VESA分辨率要求生成输出VESA时序控制信号;遍历缩放后的VESA图像地址空间,采用反向映射进行地址空间转换,根据缩放系数计算缩放后像素点对应的原图像的四个相关像素点位置并读取像素灰度值;采用双线性插值计算方法,流水线的计算缩放后图像的灰度数据值;最后将缩放后的图像灰度值按照输出VESA时序进行输出。
Description
技术领域
本发明涉及视频处理技术领域,特别涉及到VESA时序的转换。
背景技术
在数字化视频处理系统中,VESA时序在视频传输系统中的应用越来越多。由于视频信号的来源不同,输入输出的分辨率也不尽相同,图像缩放的比例系数也不统一,需要提出一个完整的不同分辨率VESA时序转换方法,实现任意比例缩放,用以匹配不同的图像缩放要求,实现不同VESA分辨率数据传输的正确性和实时性。
发明内容
要解决的技术问题
为了避免现有技术的不足之处,本发明提出一种实现任意比例缩放的VESA时序实时转换方法,其可实现对输入VESA时序按照任意比例进行缩放,保证不同分辨率的VESA时序数据传输的正确性和实时性。
技术方案
一种实现任意比例缩放的VESA时序实时转换方法,其特征在于步骤如下:
步骤1:根据输入和输出的VESA时序分辨率,分别计算行、列方向的缩放比例:
行缩放系数=缩放前图像行数/缩放后图像行数;
列缩放系数=缩放前图像列数/缩放后图像列数;
将缩放系数转换成逻辑运算的二进制数据进行参数配置:
行缩放系数=(缩放前图像行数/缩放后图像行数)*214;
列缩放系数=(缩放前图像列数/缩放后图像列数)*214;
步骤2:在输入VESA时序时钟域,按照输入VESA图像行列的奇偶特性,将输入VESA图像数据存储在四个缓存中,这四个缓存存储的原图像像素点特性为:偶行偶列、偶行奇列、奇行偶列、奇行奇列;
步骤3:根据输入输出VESA时序的特征,基于输入VESA时序,生成一套满足健壮性要求的输出VESA时序;
步骤4:在输出VESA时序时钟域,遍历缩放后的VESA图像地址空间;根据缩放空间地址转换规律,计算出缩放后像素点所对应的原始图像像素点周围4个点的物理地址以及行列方向的插值系数;
步骤5:采用流水线的操作方式,依次读取缩放后像素点所对应原图像像素点周围4个点的灰度值,并结合行列方向的插值系数进行双线性插值计算,得到缩放后的图像灰度值:
P(x,y)=P1+(P2-P1)*u+(P3-P1)*v+((P4-P3)-(P2-P1))*u*v
其中,P1、P2、P3、P4为原图像像素点周围4个点的灰度值;
步骤6:将缩放后的图像灰度值与输出VESA时序控制信号做同步处理后,实时输出。
步骤4的具体步骤如下:遍历缩放后图像的所有像素点(X0’,Y0’),并根据行列缩放参数计算出该像素点对应的缩放前图像的像素点位置(X0,Y0)和行列方向上的插值系数u、v:
X0为X0’*行缩放系数,然后取整;
Y0为Y0’*列缩放系数,然后取整;
u为X0’*行缩放系数,然后取小数部分,表示原图像缩放前像素点与其左上角像素点在行方向的插值系数,该值范围为:大于等于0且小于1;
v为Y0’*列缩放系数,然后取小数部分,表示原图像缩放前像素点与其左上角像素点在列方向的插值系数,该值范围为:大于等于0且小于1。
有益效果
本发明提出的一种实现任意比例缩放的VESA时序实时转换方法,首次提出并逻辑实现了不同分辨率的VESA时序图像间的缩放,并通过具有健壮性的输出VESA时序输出,显著提高了视频传输链路的正确性和实时性。
本发明具有优势如下:
1、本发明提供的图像缩放算法和VESA时序转换方法结构清晰,易于硬件逻辑实现;
2、图像缩放算法参数提前配置,且缓存小,达到计算速度快、延迟低,满足视频图像处理的实时性要求;
3、VESA时序转换方法具有健壮性,保证输出VESA时序的正确性;
附图说明
图1设计实现的缩放原理框图
图2为正向映射和反向映射
图3为双线性插值示意图
图4为双线性插值运算的逻辑框图
具体实施方式
现结合实施例、附图对本发明作进一步描述:
本发明提供一种实现任意比例缩放的VESA时序实时转换方法,包括:
根据输入和输出的VESA时序分辨率,分别计算行、列方向的缩放比例,并转换成逻辑运算的二进制数据进行参数配置;
在输入VESA时序时钟域,按照输入VESA图像行列的奇偶特性,将输入VESA图像数据存储在四个缓存中,实现后级同时读取4个相关像素灰度值;
根据输入输出VESA时序的特征,基于输入VESA时序,生成一套满足健壮性要求的输出VESA时序;
在输出VESA时序时钟域,遍历缩放后的VESA图像地址空间。根据缩放空间地址转换规律,计算出缩放后像素点所对应的原始图像像素点周围4个点的物理地址以及行列方向的插值系数;
采用流水线的操作方式,依次读取缩放后像素点所对应原图像像素点周围4个点的灰度值,并结合行列方向的插值系数进行双线性插值计算,得到缩放后的图像灰度值;
将缩放后的图像灰度值与输出VESA时序控制信号做同步处理后,实时输出。
具体步骤如下:
S101、根据输入输出VESA分辨率,分别计算视频图像行列方向的缩放系数,计算方法为:
行缩放系数=缩放前图像行数/缩放后图像行数;
列缩放系数=缩放前图像列数/缩放后图像列数。
为了便于逻辑运算,需要将行、列缩放系数转换成2进制数,考虑到计算精度,最终的行列方向的缩放系数设置为20位,其中低14位为小数部分,高2位为整数。最终的行列缩放系数为:
行缩放系数=(缩放前图像行数/缩放后图像行数)*214;
列缩放系数=(缩放前图像列数/缩放后图像列数)*214。
最终的行、列缩放系数在逻辑的顶层模块中以参数化的形式设置,该值可以根据不同项目缩放需求进行灵活配置。
S102、将输入VESA图像按照图像所在的行列奇偶特性分别存储在四个存储区域内缓存,这四个缓存存储的原图像像素点特性为:偶行偶列、偶行奇列、奇行偶列、奇行奇列。
这样的缓存架构使得占用的存储资源较小,且在缩放算法地址寻址过程中很容易实现数据的查找。
S103、由于输入的VESA时序可能存在与标准VESA时序不一致的情况,如VS和HS上升沿不对齐、DE高有效时钟数不正确等,缩放算法单元将生成一套具有健壮性的VESA时序,用以保证输出视频画面的稳定性。
首先,在两种VESA分辨率的转换过程中涉及跨时钟域的问题,需要使用专用时钟管理模块(如Xilinx公司的PLL或DCM)完成对输入时钟的去抖动功能,并生成输出VESA时序使用的时钟。
其次,从缩放算法的开始时刻起,按照输出VESA时序,产生标准的场同步信号(VS)、行同步信号(HS)、数据有效信号(DE)。
产生的输出VESA时钟及控制信号用于后级缩放算法及时序输出逻辑。
S104、图像缩放的坐标变换采用图2中的反向映射。其中,图2中直线的交界处表示是整数坐标,直线中间部分表示为非整数坐标。
按照反向映射图像缩放的空间坐标变换规律,遍历缩放后图像的所有像素点(X0’,Y0’),并根据行列缩放参数计算出该像素点对应的缩放前图像的像素点位置(X0,Y0)和行列方向上的插值系数u、v。其中,
X0为(X1*行缩放系数)取整;
Y0为(Y1*列缩放系数)取整;
u为(X1*行缩放系数)取小数部分,表示原图像缩放前像素点与其左上角像素点在行方向的插值系数,该值范围为:大于等于0且小于1;
v为(Y1*列缩放系数)取小数部分,表示原图像缩放前像素点与其左上角像素点在列方向的插值系数,该值范围为:大于等于0且小于1。
S105、根据原图像像素点位置(X0,Y0)和缓存空间的大小,计算缩放前图像像素点周围的四个相关像素点的地址,并将这四个像素点的灰度数据(P1、P2、P3、P4)读取出来。
S106、采用双线性插值的算法计算缩放后的图像灰度数据值P(x,y),双线性插值示意图如图3所示,双线性插值计算公式为:
P(x,y)=P1*(1-u)*(1-v)+P2*u*(1-v)+P3*(1-u)*v+P4*u*v
为了减少乘法器的数目,降低逻辑资源的使用,进一步优化得到双线性插值计算公式为:
P(x,y)=P1+(P2-P1)*u+(P3-P1)*v+((P4-P3)-(P2-P1))*u*v
双线性插值计算缩放后图像灰度数据值的流水线设计框图如图4所示。
S107、缩放后的图像灰度数据按照输出VESA时序进行输出。
Claims (1)
1.一种实现任意比例缩放的VESA时序实时转换方法,其特征在于步骤如下:
步骤1:根据输入和输出的VESA时序分辨率,分别计算行、列方向的缩放比例:
行缩放系数=缩放前图像行数/缩放后图像行数;
列缩放系数=缩放前图像列数/缩放后图像列数;
将缩放系数转换成逻辑运算的二进制数据进行参数配置:
行缩放系数=(缩放前图像行数/缩放后图像行数)*214;
列缩放系数=(缩放前图像列数/缩放后图像列数)*214;
步骤2:在输入VESA时序时钟域,按照输入VESA图像行列的奇偶特性,将输入VESA图像数据存储在四个缓存中,这四个缓存存储的原图像像素点特性为:偶行偶列、偶行奇列、奇行偶列、奇行奇列;
步骤3:根据输入输出VESA时序的特征,基于输入VESA时序,生成一套满足健壮性要求的输出VESA时序;
步骤4:在输出VESA时序时钟域,遍历缩放后的VESA图像地址空间;根据缩放空间地址转换规律,计算出缩放后像素点所对应的原始图像像素点周围4个点的物理地址以及行列方向的插值系数u、v;
步骤5:采用流水线的操作方式,依次读取缩放后像素点所对应原图像像素点周围4个点的灰度值,并结合行列方向的插值系数进行双线性插值计算,得到缩放后的图像灰度值:
P(x,y)=P1+(P2-P1)*u+(P3-P1)*v+((P4-P3)-(P2-P1))*u*v
其中,P1、P2、P3、P4为原图像像素点周围4个点的灰度值;
步骤6:将缩放后的图像灰度值与输出VESA时序控制信号做同步处理后,实时输出;
所述步骤4的具体步骤如下:遍历缩放后图像的所有像素点(X0’,Y0’),并根据行列缩放系数计算出该像素点对应的缩放前图像的像素点位置(X0,Y0)和行列方向上的插值系数u、v:
X0为X0’*行缩放系数,然后取整;
Y0为Y0’*列缩放系数,然后取整;
u为X0’*行缩放系数,然后取小数部分,表示原图像缩放前像素点与其左上角像素点在行方向的插值系数,该值范围为:大于等于0且小于1;
v为Y0’*列缩放系数,然后取小数部分,表示原图像缩放前像素点与其左上角像素点在列方向的插值系数,该值范围为:大于等于0且小于1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911220251.XA CN111131740B (zh) | 2019-12-03 | 2019-12-03 | 一种实现任意比例缩放的vesa时序实时转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911220251.XA CN111131740B (zh) | 2019-12-03 | 2019-12-03 | 一种实现任意比例缩放的vesa时序实时转换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111131740A CN111131740A (zh) | 2020-05-08 |
CN111131740B true CN111131740B (zh) | 2021-03-05 |
Family
ID=70497267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911220251.XA Active CN111131740B (zh) | 2019-12-03 | 2019-12-03 | 一种实现任意比例缩放的vesa时序实时转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111131740B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111724304B (zh) * | 2020-06-12 | 2024-04-19 | 深圳市爱协生科技股份有限公司 | 一种图像缩放方法、装置、终端设备及存储介质 |
CN111770342B (zh) * | 2020-06-19 | 2023-09-05 | 艾索信息股份有限公司 | 一种视频无级缩放方法 |
CN111915673B (zh) * | 2020-07-22 | 2022-01-11 | 深圳云天励飞技术股份有限公司 | 图像处理方法、装置、终端设备及存储介质 |
CN111899175A (zh) * | 2020-07-30 | 2020-11-06 | 海信视像科技股份有限公司 | 图像转换方法及显示设备 |
CN114995944B (zh) * | 2022-08-03 | 2022-11-15 | 武汉凌久微电子有限公司 | 一种分辨率自适应缩放显示方法及显卡驱动模块 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001238184A (ja) * | 2000-02-25 | 2001-08-31 | Victor Co Of Japan Ltd | 映像信号処理回路 |
CN101556789A (zh) * | 2008-04-08 | 2009-10-14 | 深圳安凯微电子技术有限公司 | 一种图像缩放控制系统及方法 |
CN101616249A (zh) * | 2009-07-28 | 2009-12-30 | 谭洪舟 | 基于双三次插值的视频缩放装置 |
CN104717444A (zh) * | 2013-12-12 | 2015-06-17 | 中国航空工业集团公司第六三一研究所 | 多视频格式向VESA协议1920X1440分辨率75Hz帧率视频的自动转换方法 |
CN109587500A (zh) * | 2018-11-26 | 2019-04-05 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于fpga的动态可重配置视频缩放器 |
US10341605B1 (en) * | 2016-04-07 | 2019-07-02 | WatchGuard, Inc. | Systems and methods for multiple-resolution storage of media streams |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789234A (zh) * | 2009-01-23 | 2010-07-28 | 中兴通讯股份有限公司 | 数字图像缩放处理方法及集成系统 |
JP5293444B2 (ja) * | 2009-06-18 | 2013-09-18 | 船井電機株式会社 | スケーリング処理システム、映像出力装置及び再生装置 |
-
2019
- 2019-12-03 CN CN201911220251.XA patent/CN111131740B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001238184A (ja) * | 2000-02-25 | 2001-08-31 | Victor Co Of Japan Ltd | 映像信号処理回路 |
CN101556789A (zh) * | 2008-04-08 | 2009-10-14 | 深圳安凯微电子技术有限公司 | 一种图像缩放控制系统及方法 |
CN101616249A (zh) * | 2009-07-28 | 2009-12-30 | 谭洪舟 | 基于双三次插值的视频缩放装置 |
CN104717444A (zh) * | 2013-12-12 | 2015-06-17 | 中国航空工业集团公司第六三一研究所 | 多视频格式向VESA协议1920X1440分辨率75Hz帧率视频的自动转换方法 |
US10341605B1 (en) * | 2016-04-07 | 2019-07-02 | WatchGuard, Inc. | Systems and methods for multiple-resolution storage of media streams |
CN109587500A (zh) * | 2018-11-26 | 2019-04-05 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于fpga的动态可重配置视频缩放器 |
Also Published As
Publication number | Publication date |
---|---|
CN111131740A (zh) | 2020-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111131740B (zh) | 一种实现任意比例缩放的vesa时序实时转换方法 | |
CN109658337B (zh) | 一种图像实时电子消旋的fpga实现方法 | |
GB2470611A (en) | Video scaling using memory caching technique | |
CN201780766U (zh) | 数字式头盔显示器实时电子预畸变校正系统 | |
KR20050016181A (ko) | 화상 처리 장치, 화상 처리 시스템, 촬상 장치 및 화상처리 방법 | |
US20080008402A1 (en) | Method and apparatus of removing opaque area as rescaling an image | |
CN111915673B (zh) | 图像处理方法、装置、终端设备及存储介质 | |
CN1222866C (zh) | 制造转换视频格式查找表的方法和应用它的扫描格式转换器 | |
CN102186044A (zh) | 一种边缘相关性图像无极缩放算法及其硬件实现装置 | |
CN109587500B (zh) | 一种基于fpga的动态可重配置视频缩放器 | |
US20090091585A1 (en) | Screen enlargement/reduction device | |
CN111107295B (zh) | 基于fpga和非线性插值的视频缩放方法 | |
CN101778200B (zh) | 基于非均匀采样的图像校正系统及方法 | |
CN116312412A (zh) | 一种基于fpga的双三次插值电路 | |
CN111814675B (zh) | 基于fpga支持动态分辨率的卷积神经网络特征图组装系统 | |
CN109767380B (zh) | 一种图形处理器图像缩放电路及方法 | |
JP5669504B2 (ja) | 画像処理装置及びその制御方法 | |
CN102098459B (zh) | 实时视频图像任意角度旋转系统及其控制方法 | |
CN106570827B (zh) | 利用存储空间地址变换进行图像旋转的方法及装置 | |
CN114449170B (zh) | 一种基于可编程芯片的实时图像处理系统 | |
JP2015099959A (ja) | 画像処理装置及び方法、並びに電子機器 | |
CN117934256A (zh) | 一种基于Lanczos函数插值算法的图像增强系统 | |
CN111768341B (zh) | 一种图像处理方法及图像处理装置 | |
CN2607623Y (zh) | 显示器的数字图像缩放集成电路 | |
KR100706917B1 (ko) | 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |