CN111107295B - 基于fpga和非线性插值的视频缩放方法 - Google Patents

基于fpga和非线性插值的视频缩放方法 Download PDF

Info

Publication number
CN111107295B
CN111107295B CN201911366775.XA CN201911366775A CN111107295B CN 111107295 B CN111107295 B CN 111107295B CN 201911366775 A CN201911366775 A CN 201911366775A CN 111107295 B CN111107295 B CN 111107295B
Authority
CN
China
Prior art keywords
value
point
video
dst
pixel point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911366775.XA
Other languages
English (en)
Other versions
CN111107295A (zh
Inventor
蒋云翔
刘�文
朱佳
蔡晔
丁杰
郝志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHANGSHA HAIGE BEIDOU INFORMATION TECHNOLOGY CO LTD
Original Assignee
CHANGSHA HAIGE BEIDOU INFORMATION TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHANGSHA HAIGE BEIDOU INFORMATION TECHNOLOGY CO LTD filed Critical CHANGSHA HAIGE BEIDOU INFORMATION TECHNOLOGY CO LTD
Priority to CN201911366775.XA priority Critical patent/CN111107295B/zh
Publication of CN111107295A publication Critical patent/CN111107295A/zh
Application granted granted Critical
Publication of CN111107295B publication Critical patent/CN111107295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)

Abstract

本发明公开了一种基于FPGA和非线性插值的视频缩放方法，包括对原始视频分辨率及目的视频分辨率进行行场时序控制；对原始视频流数据进行乒乓缓存；对原始视频流数据中的动态视频数据进行写RAM控制；生成目的像素点并根据目的像素点映射生成对应的索引地址；实时生成目的像素点的权值；实时读取RAM中的原始数据并根据插值算法计算得到目的像素点的像素值，并实现对RAM的readempty控制；重复上述步骤实时生成新的目的像素点的像素值，实现原始视频的缩放。本发明基于FPGA和插值算法，采用行场时序控制、乒乓缓存和反压控制等方式，实现了视频缩放，保证本发明方法的效率，硬件资源消耗极小，而且可靠性高，易于实施。

Description

基于FPGA和非线性插值的视频缩放方法
技术领域
本发明属于图像处理领域，具体涉及一种基于FPGA和非线性插值的视频缩放方法。
背景技术
视频缩放广泛应用于数字图像和视频处理等方面。算法的典型应用就是视频图像的缩放处理，即利用算法将输入的不同尺寸的视频图像按要求进行视频尺寸的重建(包括放大及缩小)；重建之后的视频在图像质量及显示效果上要求尽量贴近原视频，达到不失真的要求。
当前视频缩放的算法存在很多，其中主流的有最近邻域插值法和双三次插值缩放算法。最近邻域插值法是以离待插值点最近的点的像素值作为待插值点的像素值。该算法计算量小，计算速度快，但是没有考虑周围像素点带来的影响，仅仅将距离最近的像素点的值赋给当前像素点，简单地将原图像放大或者缩小到到指定大小。同时，虽然该算法硬件可实现性好，但是容易产生锯齿状和马赛克现象，放大后的图像有较明显的失真。双三次插值缩放算法中，待插值点的像素值是通过矩形网格中最近的16个采样点的加权平均得到，由于采样点增加，各像素点之间的过渡更加平缓，实现后的效果更好，但该算法的计算复杂度也大幅提升，在FPGA上实现占用大量的可配置资源。由于FPGA内部的逻辑资源有限，综合考虑显示效果、延时和硬件可实现性，实际工程中上述两种方法均存在一定局限性，对缩放算法的硬件实现造成了困难。
发明内容
本发明的目的在于提供一种可靠性高、易于实施且效果较好的基于FPGA和非线性插值的视频缩放方法。
本发明提供的这种基于FPGA和非线性插值的视频缩放方法，包括如下步骤：
S1.对原始视频分辨率及目的视频分辨率进行行场时序控制；
S2.对原始视频流数据进行乒乓缓存；
S3.对原始视频流数据中的动态视频数据进行写RAM控制，从而实现根据写数据的反压控制；
S4.生成目的像素点，并根据目的像素点映射生成对应的索引地址；
S5.实时生成目的像素点的权值；
S6.实时读取步骤S3中RAM中的原始数据，并根据插值算法计算得到目的像素点的像素值，并实现对RAM的readempty控制；
S7.重复步骤S1～S6，实时生成新的目的像素点的像素值，从而实现原始视频的缩放。
步骤S1所述的行场时序控制，具体为按输出的分辨率逐行生成，并采用如下算式计算产生的索引地址：
colcount_dst_index_x＝src_Width*colcount_dst/dst_Width；
rowcount_dst_index_y＝src_Height*rowcount_dst/dst_Height；
式中colcount_dst_index_x为索引列地址值且为变化值，rowcount_dst_index_y为索引行地址值且为变化值，src_Width为源视频的宽度值且为固定值，src_Height为源视频的高度值且为固定值，colcount_dst为实时生成的目的视频的宽度值且为变化值，rowcount_dst为实时生成的目的视频的高度值且为变化值，dst_Width为目的视频的宽度值且为固定值，dst_Height为目的视频的高度值且为固定值。
步骤S2所述的乒乓缓存，具体为对原始视频流数据进行带反压控制信号的乒乓缓存；当存储接近饱和时采用如下算式计算并产生反压信号，从而保证数据不会丢失：
M-Addr_wr+Addr_rd<＝Ram_TH
式中M为一行RAM的存储空间大小；Addr_wr为当前写数据的地址；Addr_rd为当前读数据的地址；Ram_TH为满水线；所述的满水线为饱和最大值的80％。
步骤S6所述的根据插值算法计算得到目的像素点的像素值，具体为采用如下算式计算得到目的像素点的像素值v0：
v0＝v1*s1*s4+v2*s1*s2+v3*s2*s3+v4*s3*s4
其中v1～v4为目的像素点周围的四个已知点P1～P4的像素值；目的像素点的坐标为P0(X0，Y0)；P1点的坐标为P1(SX1，SY1)，P2点的坐标为P2(SX2，SY2)，P3点的坐标为P3(SX3，SY3)，P4点的坐标为P4(SX4，SY4)；s1为点P0到直线P1P2的距离，s2为点P0到直线P2P3的距离，s3为点P0到直线P3P4的距离，s4为点P0到直线P1P4的距离。
本发明提供的这种基于FPGA和非线性插值的视频缩放方法，基于FPGA和插值算法，采用行场时序控制、乒乓缓存和反压控制等方式，实现了视频缩放，在保证本发明方法的效率的前提下，硬件资源消耗极小，而且可靠性高，易于实施。
附图说明
图1为本发明方法的方法流程示意图。
图2为本发明方法的实现框图示意图。
图3为本发明方法的乒乓缓存示意图。
图4为本发明方法的插值算法的示意图。
具体实施方式
如图1所示为本发明方法的方法流程示意图：本发明提供的这种基于FPGA和非线性插值的视频缩放方法，包括如下步骤：
S1.对原始视频分辨率及目的视频分辨率进行行场时序控制；具体为按输出的分辨率逐行生成，并采用如下算式计算产生的索引地址：
colcount_dst_index_x＝src_Width*colcount_dst/dst_Width；
rowcount_dst_index_y＝src_Height*rowcount_dst/dst_Height；
式中colcount_dst_index_x为索引列地址值且为变化值，rowcount_dst_index_y为索引行地址值且为变化值，src_Width为源视频的宽度值且为固定值，src_Height为源视频的高度值且为固定值，colcount_dst为实时生成的目的视频的宽度值且为变化值，rowcount_dst为实时生成的目的视频的高度值且为变化值，dst_Width为目的视频的宽度值且为固定值，dst_Height为目的视频的高度值且为固定值；
S2.对原始视频流数据进行乒乓缓存；具体为对原始视频流数据进行带反压控制信号的乒乓缓存；当存储接近饱和时采用如下算式计算并产生反压信号，从而保证数据不会丢失：
M-Addr_wr+Addr_rd<＝Ram_TH
式中M为一行RAM的存储空间大小；Addr_wr为当前写数据的地址；Addr_rd为当前读数据的地址；Ram_TH为满水线；所述的满水线为饱和最大值的80％；
S3.对原始视频流数据中的动态视频数据进行写RAM控制，从而实现根据写数据的反压控制；
S4.生成目的像素点，并根据目的像素点映射生成对应的索引地址；
S5.实时生成目的像素点的权值；
S6.实时读取步骤S3中RAM中的原始数据，并根据插值算法计算得到目的像素点的像素值，并实现对RAM的readempty控制；具体为采用如下算式计算得到目的像素点的像素值v0：
v0＝v1*s1*s4+v2*s1*s2+v3*s2*s3+v4*s3*s4
其中v1～v4为目的像素点周围的四个已知点P1～P4的像素值；目的像素点的坐标为P0(X0，Y0)；P1点的坐标为P1(SX1，SY1)，P2点的坐标为P2(SX2，SY2)，P3点的坐标为P3(SX3，SY3)，P4点的坐标为P4(SX4，SY4)；s1为点P0到直线P1P2的距离，s2为点P0到直线P2P3的距离，s3为点P0到直线P3P4的距离，s4为点P0到直线P1P4的距离；
S7.重复步骤S1～S6，实时生成新的目的像素点的像素值，从而实现原始视频的缩放。
如图2所示为本发明方法的实现框图示意图：其中RAM0/RAM1为缓存模块，主要用来缓存外部进来的视频流数据，乒乓操作模式，带反压控制信号，当接近存储饱和时，产生反压信号，以保证数据不被丢失；产生反压控制的阈值公式如下：M-Addr_wr+Addr_rd<＝Ram_TH；(其中M为一行ram的储存空间大小，Addr_wr为当前写数据的地址，Addr_rd为当前读数据的地址，该反压公式适用于读写指针在相邻行中)
Bilinear interpolation为双线性插值模块，用于将上下行的4点像素值，根据插值公式生成目的像素值；
Src Row&&Column count和Dst Row&&Column count为行场计数模块，用于对输入输出的视频流进行行场计数控制，已达到像素图像的帧数控制；
FIFO为索引地址缓存模块，用于设置一个深度较小的FIFO主要用于缓存索引目的像素点的地址，将源跟目的数据分隔，实现流水控制；
Dst pixels为最终的输出数据，为目的像素点的像素值。
如图3所示为本发明方法的乒乓缓存示意图：其中写数据控制模块MUX_2to1_wr_Ctrl控制数据的乒乓写操作，写数据受当前RAM状态的反压影响，当前RAM出现反压信号，MUX_2to1_wr_Ctrl不再往RAM中写入数据，将数据缓存在上级FIFO中，等待反压解除；读数据控制模块MUX_2to1_rd_Ctrl控制数据的乒乓读操作，读数据受当前RAM状态是否非空及读指针不能超前写指针的共同影响，当前RAM出现读空标志，MUX_2to1_rd_Ctrl不再发起读操作，直至RAM非空。
RAM中数据的读取控制需要满足当前RAM非空且读指针不能超前写指针即可，从RAM中取到的数据根据前文的双线性插值公式生成新的像素点值。
如图4所示为本发明方法的插值算法的示意图：目的像素点的像素值v0的计算公式为：
v0＝v1*s1*s4+v2*s1*s2+v3*s2*s3+v4*s3*s4
其中v1～v4为目的像素点周围的四个已知点P1～P4的像素值；目的像素点的坐标为P0(X0，Y0)；P1点的坐标为P1(SX1，SY1)，P2点的坐标为P2(SX2，SY2)，P3点的坐标为P3(SX3，SY3)，P4点的坐标为P4(SX4，SY4)；s1为点P0到直线P1P2的距离，s2为点P0到直线P2P3的距离，s3为点P0到直线P3P4的距离，s4为点P0到直线P1P4的距离
在具体实施时，通过缩放比例关系计算得到的缩小点为p0(x0,y0)，则其4周的点分别为：P1点的坐标为P1(SX1，SY1)，P2点的坐标为P2(SX2，SY2)，P3点的坐标为P3(SX3，SY3)，P4点的坐标为P4(SX4，SY4)；
x0的可能取值为：sx1＝(int)x0；sx2＝sx1+1；int为取整函数；
y0的可能取值为：sy1＝(int)y0；sy2＝sy1+1；int为取整函数；
整理可知：
s1＝y0–sy1，
s2＝sx2–x0，
s3＝1.0–s1，
s4＝1.0–s2，
其中s1，s2，s3，s4表示长度；假设p1,p2,p3,p4的像素值(24位的RGB数据)分别为v1,v2,v3,v4，则双线性插值计算p0点像素值v0(24位的RGB数据)公式为：v0＝v1*s1*s4+v2*s1*s2+v3*s2*s3+v4*s3*s4。
本发明提供的这种基于FPGA和非线性插值的视频缩放方法，较其他方案及平台有多种优势，具体体现在：
1.FPGA资源有限，采用非线性插值法实现视频缩放，可以在满足视频缩放要求的基础上，进一步避免了由于使用其他复杂算法而过多的消耗FPGA资源，在一定程度上解决了由于视频缩放算法带来的原始图像信息丢失导致的图像失真。
2.FPGA基于可编程逻辑实现硬件功能，具有灵活性强，维护方便等优点。
3.FPGA内部并行数据处理架构，对于处理大量实时的视频数据，具有处理速度快，效率高的优点。
4.基于FPGA的pipeline架构的非线性插值算法，较CPU等软件处理方式，大大提高了数据处理的效率，提高了视频数据的实时性，较软件的实现方式，该算法在FPGA上性能能提升50％以上，经仿真测试表明该算法处理视频帧率能达到60fps，FPGA上实现较为简单，并能实现任意比列的图像缩放。

Claims (1)

1.一种基于FPGA和非线性插值的视频缩放方法，包括如下步骤：
S1. 对原始视频分辨率及目的视频分辨率进行行场时序控制；所述的行场时序控制，具体为按输出的分辨率逐行生成，并采用如下算式计算产生的索引地址：
colcount_dst_index_x=src_Width*colcount_dst/dst_Width；
rowcount_dst_index_y=src_Height*rowcount_dst/dst_Height；
式中colcount_dst_index_x为索引列地址值且为变化值，rowcount_dst_index_y为索引行地址值且为变化值，src_Width为源视频的宽度值且为固定值，src_Height为源视频的高度值且为固定值，colcount_dst为实时生成的目的视频的宽度值且为变化值，rowcount_dst为实时生成的目的视频的高度值且为变化值，dst_Width为目的视频的宽度值且为固定值，dst_Height为目的视频的高度值且为固定值；
S2. 对原始视频流数据进行乒乓缓存；所述的乒乓缓存，具体为对原始视频流数据进行带反压控制信号的乒乓缓存；当存储接近饱和时采用如下算式计算并产生反压信号，从而保证数据不会丢失：
M-Addr_wr+Addr_rd<=Ram_TH
式中M为一行RAM的存储空间大小；Addr_wr为当前写数据的地址；Addr_rd为当前读数据的地址；Ram_TH为满水线；所述的满水线为饱和最大值的80%；
S3. 对原始视频流数据中的动态视频数据进行写RAM控制，从而实现根据写数据的反压控制；
S4. 生成目的像素点，并根据目的像素点映射生成对应的索引地址；
S5. 实时生成目的像素点的权值；
S6. 实时读取步骤S3中RAM中的原始数据，并根据插值算法计算得到目的像素点的像素值，并实现对RAM的readempty控制；具体为采用如下算式计算得到目的像素点的像素值v0：
v0 = v1*s1*s4 + v2*s1*s2 + v3*s2*s3 + v4*s3*s4
其中v1~ v4为目的像素点周围的四个已知点P1~P4的像素值；目的像素点的坐标为P0（X0，Y0）；P1点的坐标为P1（SX1，SY1），P2点的坐标为P2（SX2，SY2），P3点的坐标为P3（SX3，SY3），P4点的坐标为P4（SX4，SY4）；s1为点P0到直线P1P2的距离，s2为点P0到直线P2P3的距离，s3为点P0到直线P3P4的距离，s4为点P0到直线P1P4的距离；
S7. 重复步骤S1~S6，实时生成新的目的像素点的像素值，从而实现原始视频的缩放。
CN201911366775.XA 2019-12-26 2019-12-26 基于fpga和非线性插值的视频缩放方法 Active CN111107295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911366775.XA CN111107295B (zh) 2019-12-26 2019-12-26 基于fpga和非线性插值的视频缩放方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911366775.XA CN111107295B (zh) 2019-12-26 2019-12-26 基于fpga和非线性插值的视频缩放方法

Publications (2)

Publication Number Publication Date
CN111107295A CN111107295A (zh) 2020-05-05
CN111107295B true CN111107295B (zh) 2021-09-07

Family

ID=70424968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911366775.XA Active CN111107295B (zh) 2019-12-26 2019-12-26 基于fpga和非线性插值的视频缩放方法

Country Status (1)

Country Link
CN (1) CN111107295B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111770342B (zh) * 2020-06-19 2023-09-05 艾索信息股份有限公司 一种视频无级缩放方法
CN114205486B (zh) * 2022-01-27 2024-05-17 卡莱特云科技股份有限公司 一种基于Scaler的视频文件实时缩放方法及视频处理器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106210591A (zh) * 2016-07-20 2016-12-07 深圳市华威智能科技有限公司 一种基于fpga的桌面视讯传输系统
CN106910162A (zh) * 2017-02-07 2017-06-30 深圳市爱协生科技有限公司 基于fpga的图像缩放处理方法及装置
CN107707820A (zh) * 2017-09-29 2018-02-16 中国科学院长春光学精密机械与物理研究所 基于fpga的航空相机实时电子变倍系统
CN108334338A (zh) * 2017-12-25 2018-07-27 北京普及芯科技有限公司 一种支持流水线的实时反压方法
CN110223232A (zh) * 2019-06-06 2019-09-10 电子科技大学 一种基于双线性插值算法的视频图像放大方法
CN110519603A (zh) * 2019-09-04 2019-11-29 合肥工业大学 一种实时视频缩放的硬件电路及其缩放方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356750C (zh) * 2002-08-10 2007-12-19 华为技术有限公司 同步数字体系网络传输数据业务的流量控制方法
CN100384109C (zh) * 2004-07-28 2008-04-23 上海贝尔阿尔卡特股份有限公司 宽带码分多址系统媒体接入控制层的流量控制方法及装置
US20060274977A1 (en) * 2005-06-07 2006-12-07 David Soo Device and method for image scaling interpolation
CN101013935A (zh) * 2007-01-31 2007-08-08 华为技术有限公司 数据传输的方法和接收装置及系统
CN101582854A (zh) * 2009-06-12 2009-11-18 华为技术有限公司 一种数据交换方法、装置和系统
CN103414843A (zh) * 2013-08-07 2013-11-27 苏州联兆微电子有限公司 基于监控应用的视频缩放算法及实现方案
AU2017254859A1 (en) * 2017-10-31 2019-05-16 Canon Kabushiki Kaisha Method, system and apparatus for stabilising frames of a captured video sequence
CN110212983B (zh) * 2018-02-28 2022-03-08 中航光电科技股份有限公司 一种fc信号和以太网信号的转换方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106210591A (zh) * 2016-07-20 2016-12-07 深圳市华威智能科技有限公司 一种基于fpga的桌面视讯传输系统
CN106910162A (zh) * 2017-02-07 2017-06-30 深圳市爱协生科技有限公司 基于fpga的图像缩放处理方法及装置
CN107707820A (zh) * 2017-09-29 2018-02-16 中国科学院长春光学精密机械与物理研究所 基于fpga的航空相机实时电子变倍系统
CN108334338A (zh) * 2017-12-25 2018-07-27 北京普及芯科技有限公司 一种支持流水线的实时反压方法
CN110223232A (zh) * 2019-06-06 2019-09-10 电子科技大学 一种基于双线性插值算法的视频图像放大方法
CN110519603A (zh) * 2019-09-04 2019-11-29 合肥工业大学 一种实时视频缩放的硬件电路及其缩放方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GPON_OLT数据缓存管理的设计与实现;李由;《中国优秀硕士学位论文全文数据库（电子期刊）信息科技辑》;20130131;全文 *
基于FPGA的图像缩放算法的研究及其应用;罗振;《中国优秀硕士学位论文全文数据库（电子期刊）信息科技辑》;20190131;全文 *
基于FPGA的视频图像放大处理系统的研究与设计;王蕾;《中国优秀硕士学位论文全文数据库（电子期刊）信息科技辑》;20120331;全文 *

Also Published As

Publication number Publication date
CN111107295A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
CN111107295B (zh) 基于fpga和非线性插值的视频缩放方法
CN106780336B (zh) 一种图像缩小方法及装置
CN102263880A (zh) 一种图像缩放的方法和装置
KR20050108365A (ko) 썸네일 이미지를 생성하고 리사이즈 이미지의 이미지품질을 향상시키는 장치 및 방법
CN103916612A (zh) 一种任意比例缩放系统及方法
CN102186044A (zh) 一种边缘相关性图像无极缩放算法及其硬件实现装置
WO2019041264A1 (zh) 图像处理装置、方法及相关电路
CN101286226A (zh) 一种缩小图像的数字滤波方法和装置
CN109587500B (zh) 一种基于fpga的动态可重配置视频缩放器
CN104869284B (zh) 一种双线性插值放大算法的高效率fpga实现方法和装置
Guo et al. An energy-efficient image filtering interpolation algorithm using domain-specific dynamic reconfigurable array processor
CN108769583A (zh) 一种基于fpga的超细电子内镜高清插值模块与方法
WO2016197393A1 (zh) 并行多相位图像插值装置和方法
CN116312412A (zh) 一种基于fpga的双三次插值电路
CN115511709A (zh) 一种自适应的超分辨率图像采样系统
CN101662598A (zh) 一种连续视频数据流的缩放系统
CN115601223A (zh) 一种图像预处理装置、方法和芯片
US6829302B2 (en) Pixel calculating device
Safinaz et al. VLSI realization of Lanczos interpolation for a generic video scaling algorithm
CN102129667B (zh) 一种图像缩放方法
CN114119372A (zh) 一种基于fpga的高精度图像缩放的方法
Yang et al. FPGA Implementation of Image Super-Resolution Based on Bicubic Interpolation and CNN
Holzer et al. A real time video processing framework for hardware realization of neighborhood operations with FPGAs
CN101984668B (zh) 适用于各种4×4插值滤波器的实时图像缩放引擎
JP4670185B2 (ja) 画像生成装置、画像処理装置およびそれらの方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant