CN104869284B

CN104869284B - 一种双线性插值放大算法的高效率fpga实现方法和装置

Info

Publication number: CN104869284B
Application number: CN201510246741.2A
Authority: CN
Inventors: 陈天翼; 林翰; 林竞豪; 张惠迪; 郭思滢; 顾仁涛
Original assignee: Beijing University of Posts and Telecommunications
Current assignee: Beijing University of Posts and Telecommunications
Priority date: 2015-05-14
Filing date: 2015-05-14
Publication date: 2018-05-04
Anticipated expiration: 2035-05-14
Also published as: CN104869284A

Abstract

本发明公开了一种双线性插值放大算法的高效率FPGA实现方法，该方法包括：获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数，并利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数；利用所述当前像素点的权重系数计算得到所述当前像素点的缩放函数；利用所述缩放函数对所述当前像素点的视频数据进行视频缩放处理。本发明实施例中还提出了一种与上述方法对应的双线性插值放大算法的高效率FPGA实现装置。本发明实施例中，可以减少需要使用的乘法器数量，对于乘法器数量较少的FPGA芯片，也能实现视频缩放，解决乘法器数量较少的FPGA芯片无法实现视频缩放的问题。

Description

一种双线性插值放大算法的高效率FPGA实现方法和装置

技术领域

本发明涉及通信技术领域，尤其涉及一种双线性插值放大算法的高效率FPGA实现方法和装置。

背景技术

双线性插值又称为双线性内插，可以采用双线性插值来实现视频的缩放。双线性插值是两个变量的插值函数的线性插值扩展，双线性插值的核心思想是在两个方向上分别进行一次线性插值。如图1所示，假设已知函数f在Q₁₁＝(x₁,y₁)，Q₁₂＝(x₁,y₂)，Q₂₁＝(x₂,y₁)，Q₂₂＝(x₂,y₂)这四个点的值，为了得到未知函数f在p＝(x,y)的值，首先，在x方向上进行线性插值，得到R₁和R₂，然后在y方向上进行线性插值，得到p，即得到f(x,y)。如果在x方向的放大倍数为kx，y方向的放大倍数为ky，则当输出任意点(X_n,Y_n)时，根据放大倍数kx，ky，可以求出对应的原像素点由于该值一般为小数，因此可以表示为(X_k+u,Y_k+v)。如图2所示，(X_k+u,Y_k+v)的值可以由周围四点的值以及权重系数得到。其中，F₀₀＝(1-u)*(1-v)，F₁₀＝v*(1-u)，F₀₁＝u*(1-v)，F₁₁＝u*v。基于上述各参数，通过双线性插值方式，可以得到f(Xn,Yn)，且f(Xn,Yn)＝F₀₀f(X_k,Y_k)+F₀₁f(X_k+1,Y_k)+F₁₀f(X_k,Y_k+1)+F₁₁f(X_k+1,Y_k+1)。针对视频数据中的每个像素点(Xn,Yn)，可以基于函数f(Xn,Yn)实现视频缩放。

在基于上述双线性插值实现视频缩放的过程中，放大倍数kx和放大倍数ky使用了两个乘法器，F₀₀、F₁₀、F₀₁和F₁₁使用了四个乘法器，f(Xn,Yn)中的四个系数乘以四个数据使用了四个乘法器，将输出结果还原为初始点使用了两个乘法器(Xout*kx、Yout*ky)，即上述过程一共需要12个乘法器。

上述方式需要使用的乘法器数量较多，不能实现乘法器资源的高效利用，对于乘法器数量较少的FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片，将无法进行双线性插值的计算，也就无法实现视频缩放。

发明内容

本发明实施例提供一种双线性插值放大算法的高效率FPGA实现方法和装置，以减少需要使用的乘法器数量，对于乘法器数量较少的FPGA芯片，也能够实现视频缩放。

为了达到上述目的，本发明实施例提供的技术方案如下所示：

本发明实施例提供一种双线性插值放大算法的高效率现场可编程门阵列FPGA实现方法，应用于采用双线性插值来实现视频缩放的FPGA芯片中，所述方法包括以下步骤：

获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数，并利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数；

利用所述当前像素点的权重系数计算得到所述当前像素点的缩放函数；

利用所述缩放函数对所述当前像素点的视频数据进行视频缩放处理。

优选的，各像素点的权重系数具体包括所述各像素点周围的四个像素点的权重系数，所述利用所述上一个已缩放像素点的权重系数计算得到所述当前像素点的权重系数的过程，具体包括：利用所述上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数计算得到所述当前像素点在周围像素点坐标(0，0)下的权重系数，并利用所述上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数计算得到所述当前像素点在周围像素点坐标(0，1)下的权重系数，并利用所述上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数计算得到所述当前像素点在周围像素点坐标(1，0)下的权重系数，并利用所述上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数计算得到所述当前像素点在周围像素点坐标(1，1)下的权重系数。

优选的，所述方法进一步包括：

利用如下公式计算得到当前像素点在周围像素点坐标(0，0)下的权重系数：利用如下公式计算得到当前像素点在周围像素点坐标(0，1)下的权重系数：利用如下公式计算得到当前像素点在周围像素点坐标(1，0)下的权重系数：利用如下公式计算得到当前像素点在周围像素点坐标(1，1)下的权重系数：其中，F₀₀为上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数，F₀₁为上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数，F₁₀为上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数，F₁₁为上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数，k为放大倍数，v为纵坐标小数位。

优选的，所述利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，所述方法还包括：确定像素点周围的四个像素点的视频数据，在随机存取存储器RAM中只写入所述四个像素点的视频数据。

优选的，所述利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，所述方法还包括：将像素点的视频数据写入到第一RAM中；当第一RAM中写入了预设数量的视频数据后，停止将视频数据写入到第一RAM中，并通过第二RAM的第一输入输出接口将像素点的视频数据写入到第二RAM中，并利用第一RAM中的视频数据和第二RAM中的视频数据获取权重系数，并通过第一RAM的第一输入输出接口、第二输入输出接口、第二RAM的第二输入输出接口输出权重系数；当第二RAM中写入了预设数量的视频数据后，停止将视频数据写入到第二RAM中，并通过第三RAM的第一输入输出接口将像素点的视频数据写入到第三RAM中，并利用第二RAM中的视频数据和第三RAM中的视频数据获取权重系数，并通过第二RAM的第一输入输出接口、第二输入输出接口、第三RAM的第二输入输出接口输出权重系数；当第三RAM中写入了预设数量的视频数据后，停止将视频数据写入到第三RAM中，并通过第一RAM的第一输入输出接口将像素点的视频数据写入到第一RAM中，并利用第三RAM中的视频数据和第一RAM中的视频数据获取权重系数，并通过第三RAM的第一输入输出接口、第二输入输出接口、第一RAM的第二输入输出接口输出权重系数。

优选的，在通过输入输出接口输出权重系数时，将所述权重系数输出到RAM末端连接的缓冲器buffer中。

本发明实施例提供一种双线性插值放大算法的高效率现场可编程门阵列FPGA实现装置，应用于采用双线性插值来实现视频缩放的FPGA芯片中，所述装置具体包括：

获得模块，用于获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数；

计算模块，用于利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数，并利用当前像素点的权重系数计算得到所述当前像素点的缩放函数；

处理模块，用于利用所述当前像素点的缩放函数对所述当前像素点的视频数据进行视频缩放处理。

优选的，各像素点的权重系数具体包括所述各像素点周围的四个像素点的权重系数；所述计算模块，具体用于在利用上一个已缩放像素点的权重系数计算得到当前像素点的权重系数时，利用上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数计算得到当前像素点在周围像素点坐标(0，0)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数计算得到当前像素点在周围像素点坐标(0，1)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数计算得到当前像素点在周围像素点坐标(1，0)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数计算得到当前像素点在周围像素点坐标(1，1)下的权重系数；

其中，所述计算模块，进一步用于利用如下公式计算得到所述当前像素点在周围像素点坐标(0，0)下的权重系数：并利用如下公式计算得到所述当前像素点在周围像素点坐标(0，1)下的权重系数：并利用如下公式计算得到所述当前像素点在周围像素点坐标(1，0)下的权重系数：并利用如下公式计算得到所述当前像素点在周围像素点坐标(1，1)下的权重系数：其中，F₀₀为所述上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数，F₀₁为所述上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数，F₁₀为所述上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数，F₁₁为所述上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数，k为放大倍数，v为纵坐标小数位。

优选的，所述处理模块，还用于在利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，确定所述像素点周围的四个像素点的视频数据，并在随机存取存储器RAM中只写入所述像素点周围的四个像素点的视频数据。

优选的，所述处理模块，还用于在利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，将所述像素点的视频数据写入到第一RAM中；当第一RAM中写入了预设数量的视频数据后，停止将视频数据写入到第一RAM中，并通过第二RAM的第一输入输出接口将所述像素点的视频数据写入到第二RAM中，并利用第一RAM中的视频数据和第二RAM中的视频数据获取权重系数，并通过第一RAM的第一输入输出接口、第二输入输出接口、第二RAM的第二输入输出接口输出权重系数；当第二RAM中写入了预设数量的视频数据后，停止将视频数据写入到第二RAM中，并通过第三RAM的第一输入输出接口将所述像素点的视频数据写入到第三RAM中，并利用第二RAM中的视频数据和第三RAM中的视频数据获取权重系数，并通过第二RAM的第一输入输出接口、第二输入输出接口、第三RAM的第二输入输出接口输出权重系数；当第三RAM中写入了预设数量的视频数据后，停止将视频数据写入到第三RAM中，并通过第一RAM的第一输入输出接口将所述像素点的视频数据写入到第一RAM中，并利用第三RAM中的视频数据和第一RAM中的视频数据获取权重系数，并通过第三RAM的第一输入输出接口、第二输入输出接口、第一RAM的第二输入输出接口输出权重系数；其中，在通过输入输出接口输出权重系数时，将所述权重系数输出到RAM末端连接的缓冲器buffer中。

基于上述技术方案，与现有技术相比，本发明实施例至少具有以下优点：本发明实施例中，通过使用待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数计算得到当前像素点的权重系数，并利用当前像素点的权重系数进行视频缩放处理，从而减少需要使用的乘法器数量，对于乘法器数量较少的FPGA芯片，也能实现视频缩放，解决乘法器数量较少的FPGA芯片无法实现视频缩放的问题。

附图说明

为了更加清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的这些附图获得其他的附图。

图1和图2是现有技术中提出的双线性内插的示意图；

图3是本发明实施例一提供的一种双线性插值放大算法的高效率FPGA实现方法流程示意图；

图4是本发明实施例一提供的双线性插值优化算法的原理示意图；

图5是本发明实施例一提供的RAM的逻辑空间示意图；

图6是本发明实施例二提供的一种双线性插值放大算法的高效率FPGA实现装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

针对现有技术中存在的问题，本发明实施例一提供一种双线性插值放大算法的高效率FPGA实现方法，该方法应用于采用双线性插值来实现视频缩放的FPGA芯片中，以减少需要使用的乘法器数量，对于乘法器数量较少的FPGA芯片，也能实现视频缩放。在上述应用场景下，如图3所示，该双线性插值放大算法的高效率FPGA实现方法具体可以包括以下步骤：

步骤301，获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数，利用上一个已缩放像素点的权重系数计算得到当前像素点的权重系数。

本发明实施例中，在计算得到各像素点的权重系数之后，可以在存储介质中存储各像素点的权重系数。基于此，在对当前像素点进行处理时，可以直接从存储介质中获得当前像素点的上一个已缩放像素点的权重系数。

本发明实施例中，各像素点的权重系数包括各像素点周围的四个像素点的权重系数。利用上一个已缩放像素点的权重系数计算得到当前像素点的权重系数，具体包括但不限于如下方式：利用上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数计算得到当前像素点在周围像素点坐标(0，0)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数计算得到当前像素点在周围像素点坐标(0，1)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数计算得到当前像素点在周围像素点坐标(1，0)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数计算得到当前像素点在周围像素点坐标(1，1)下的权重系数。

其中，像素点周围的四个像素点是指：针对每个像素点，其在坐标系中周围的四个已知的像素点。如图1所示，针对像素点p＝(x,y)，其在坐标系中周围的四个像素点Q₁₁＝(x₁,y₁)，Q₁₂＝(x₁,y₂)，Q₂₁＝(x₂,y₁)，Q₂₂＝(x₂,y₂)为已知的像素点，即像素点p＝(x,y)周围的四个像素点为Q₁₁＝(x₁,y₁)，Q₁₂＝(x₁,y₂)，Q₂₁＝(x₂,y₁)，Q₂₂＝(x₂,y₂)。如图2所示，像素点(X_k+u,Y_k+v)可以由周围四个像素点的值和权重系数得到，以像素点(X_k+u,Y_k+v)为中心，周围四个像素点的坐标分别为坐标(0，0)，坐标(0，1)坐标(1，0)和坐标(1，1)，因此，像素点的四个权重系数可以分别称为像素点在周围像素点坐标(0，0)下的权重系数，像素点在周围像素点坐标(0，1)下的权重系数，像素点在周围像素点坐标(1，0)下的权重系数，像素点在周围像素点坐标(1，1)下的权重系数。

其中，周围四个像素点的确定属于现有技术，本发明实施例中不再赘述。

进一步的，利用如下公式计算得到当前像素点在周围像素点坐标(0，0)下的权重系数：利用如下公式计算得到当前像素点在周围像素点坐标(0，1)下的权重系数：利用如下公式计算得到当前像素点在周围像素点坐标(1，0)下的权重系数：利用如下公式计算得到当前像素点在周围像素点坐标(1，1)下的权重系数：F₀₀为上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数，F₀₁为上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数，F₀₁为上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数，F₁₁为上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数，k为放大倍数，v为纵坐标小数位。

以下结合具体的分析过程对上述公式的生成过程进行详细说明。

如图4所示，为双线性插值优化算法原理的示意图。如果在x方向的放大倍数为kx，y方向的放大倍数为ky，当输出任意点(X_n,Y_n)时，根据放大倍数kx，ky，可以求出对应的原像素点由于该值一般为小数，因此可以表示为(X_k+u,Y_k+v)。F₀₀＝(1-u)*(1-v)，F₁₀＝v*(1-u)，F₀₁＝u*(1-v)，F₁₁＝u*v。经过研究发现，在使用现有双线性插值算法时，在计算一行数据时，权重系数F₀₀、F₁₀、F₀₁、F₁₁呈规律性变化。在某一行运算时，每一次在放大后的图像中向右推进一个像素，相当于在原图中向右推进了个单位，那么在左右相邻两个像素点的处理中，u只需要增加即可。在某一行运算时，每一次在放大后的图像中向下推进一个像素，相当于在原图中向下推进了个单位，那么在上下相邻两个像素点的处理中，v只需要增加即可。进一步的，仅当u大于等于1时，源像素点向右移动到k+1列，u＝u-1。仅当v大于等于1时，源像素点向下移动到k+1列，第k列的RAM(Random Access Memory，随机存取存储器)被丢弃。而u、v是否到1只需要使用最高位溢出来判断即可。

基于上述分析，由于FPGA芯片中的多位乘法所占用资源量远大于多位加法，因此，本发明实施例中，尽量使用多位加法的计算，并减少多位乘法的计算。基于此，在一行数据计算中，保留下并存储的值。假设上一个已缩放像素点在周围像素点坐标下的四个权重系数分别为：F₀₀＝(1-u)*(1-v)，F₁₀＝v*(1-u)，F₀₁＝u*(1-v)，F₁₁＝u*v，则在计算当前像素点在周围像素点坐标下的四个权重系数时，只需要令则当前像素点在周围像素点坐标下的四个权重系数可以为：

步骤302，利用当前像素点的权重系数计算得到当前像素点的缩放函数。

本发明实施例中，在得到当前像素点的四个权重系数后，通过双线性插值方式，可得到当前像素点的缩放函数f(Xn,Yn)。缩放函数f(Xn,Yn)的计算公式为f(Xn,Yn)＝F₀₀f(X_k,Y_k)+F₀₁f(X_k+1,Y_k)+F₁₀f(X_k,Y_k+1)+F₁₁f(X_k+1,Y_k+1)，将其中的F₀₀替换为F₀₀'，将其中的F₀₁替换为F₀₁'，将其中的F₁₀替换为F₁₀'，将其中的F₁₁替换为F₁₁'，可得到当前像素点的缩放函数f(Xn,Yn)。

步骤303，利用当前像素点的缩放函数对当前像素点的视频数据进行视频缩放处理。其中，针对视频数据中的每个像素点(Xn,Yn)，可以基于该像素点的缩放函数f(Xn,Yn)实现对该像素点的视频数据进行视频缩放处理。

基于上述技术方案，本发明实施例至少具有以下优点：本发明实施例中，通过使用待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数计算得到当前像素点的权重系数，利用当前像素点的权重系数进行视频缩放处理，从而减少需要使用的乘法器数量，对于乘法器数量较少的FPGA芯片，也能实现视频缩放，解决乘法器数量较少的FPGA芯片无法实现视频缩放的问题。

具体的，在基于上述双线性插值实现视频缩放的过程中，放大倍数kx和放大倍数ky使用了两个乘法器，f(Xn,Yn)中的四个系数乘以四个数据使用了四个乘法器，通过复用uv得出F₀₀、F₁₀、F₀₁和F₁₁的方式只使用了一个乘法器，将输出结果还原为初始点没有使用乘法器(即通过使用kx、ky的累加来得到u时，没有使用乘法器)，因此，采用本发明实施例的技术方案一共需要7个乘法器，而采用现有技术的实施方案一共需要12个乘法器。

在现有技术中，会将所有像素点的视频数据均存储到RAM中，例如，当一帧数据包括1024*968个像素点时，会将1024*968个像素点的视频数据均存储到RAM中，这种存储方式会占用RAM的大量缓存空间。而本发明实施例中，为了节省RAM的缓存空间，在对像素点的视频数据进行缩放处理的过程中，在利用缩放函数对当前像素点的视频数据进行缩放处理之前，首先确定像素点周围的四个像素点的视频数据，并在RAM中只写入四个像素点的视频数据，而不是在RAM中写入所有像素点的视频数据，即不需要将1024*968个像素点的视频数据均存储到RAM中，从而减少RAM的缓存空间的使用。

为了实现上述功能，本发明实施例中设计了inputCtrl(输入控制)模块，该inputCtrl模块能够对图像的一部分进行缩放，并可以控制RAM中写入的视频数据，进行输入数据的筛选控制，保证RAM中写入的视频数据(即当前像素点周围的四个像素点的视频数据)均是双线性插值所需要的像素点的视频数据，即仅当输入的视频数据为双线性插值所需要的像素点的视频数据时，inputCtrl模块通过将ramWrtEn置高，以在RAM中写入当前输入的视频数据。上述方式使得整个运算的缓存量仅由输出数据量定，不受输入大数据量的限制，从而提高存储空间的利用率，并减少了缓存数据使用的内存。

在对像素点的视频数据进行缩放处理的过程中，包括系数计算和数据缓存等过程，以下对数据缓存的改进进行说明。在基于FPGA的视频缩放中技术，RAM的存储结构是FIFO(First Input First Output，先进先出)。对于FIFO，读写指针均指向一个存储器的初始位置，每进行一次读写操作，相应的指针就递增一次，指向下一个存储器位置。当指针移动到存储器的最后一个位置时，指针又重新跳回初始位置。基于此，在FIFO非满或非空的情况下，这个过程将随着读写控制信号的变化一直进行下去。如果FIFO处于空的状态，下一个读动作将会导致向下溢出，一个无效的数据被读入。如果FIFO处于满的状态，进行写动作时将会导致向上溢出，一个有用的数据被新写入的数据覆盖。这两种情况都属于误动作，需要设置满和空两个信号，对满信号置位表示FIFO处于满状态，对满信号复位表示FIFO非满，还有空间可以写入数据。对空信号置位表示FIFO处于空状态，对空信号复位表示FIFO非空，还有有效的数据可以读出。进一步的，在视频缩放技术的FIFO中，所有的RAM均采用FIFO的结构所定义的写入和输出顺序进行操作。每一个RAM都有两个输入输出接口，这两个输入输出接口可以进行数据的写入或读出。

现有技术中，一共需要使用4个RAM，每个RAM的使用方式均是先进行数据写入，在进行数据输出。具体的，首先通过RAM1的输入输出接口1和输入输出接口2在RAM1中写入视频数据，并通过RAM2的输入输出接口1和输入输出接口2在RAM2中写入视频数据，当RAM1和RAM2已经写满视频数据时，则停止在RAM1和RAM2中写入视频数据，通过RAM1的输入输出接口1和输入输出接口2输出权重系数，并通过RAM2的输入输出接口1和输入输出接口2输出权重系数，并通过RAM3的输入输出接口1和输入输出接口2在RAM3中写入视频数据，并通过RAM4的输入输出接口1和输入输出接口2在RAM4中写入视频数据。当RAM3和RAM4已经写满视频数据时，如果RAM1和RAM2中的视频数据已经处理完成，则又在RAM1和RAM2中写入视频数据，通过RAM3和RAM4输出权重系数，以此类推。

上述方式需要至少使用四个RAM来进行数据写入和输出，且需要等待前两个RAM写入数据结束后，才可以进行输出和运算，消耗的时间较长，造成的延时较大。而本发明实施例中，通过对RAM的存储方式进行改进，以减少RAM的使用数量，加快运算速度。如图5所示，为RAM的逻辑空间的示意图，本发明实施例中只需要三个RAM即可完成数据的写入和输出。

本发明实施例中，在对像素点的视频数据进行缩放处理的过程中，在利用缩放函数对当前像素点的视频数据进行缩放处理之前，首先将像素点的视频数据写入到第一RAM中。之后，当第一RAM中写入了预设数量的视频数据(如第一RAM中写满了视频数据)之后，则停止将视频数据写入到第一RAM中，并通过第二RAM的第一输入输出接口将像素点的视频数据写入到第二RAM中，并利用第一RAM中的视频数据和第二RAM中的视频数据获取权重系数，并通过第一RAM的第一输入输出接口、第二输入输出接口、第二RAM的第二输入输出接口输出权重系数。进一步的，当第二RAM中写入了预设数量的视频数据之后，则停止将视频数据写入到第二RAM中，并通过第三RAM的第一输入输出接口将像素点的视频数据写入到第三RAM中，并利用第二RAM中的视频数据和第三RAM中的视频数据获取权重系数，并通过第二RAM的第一输入输出接口、第二输入输出接口、第三RAM的第二输入输出接口输出权重系数。进一步的，当第三RAM中写入了预设数量的视频数据之后，则停止将视频数据写入到第三RAM中，并通过第一RAM的第一输入输出接口将像素点的视频数据写入到第一RAM中，并利用第三RAM中的视频数据和第一RAM中的视频数据获取权重系数，并通过第三RAM的第一输入输出接口、第二输入输出接口、第一RAM的第二输入输出接口输出权重系数；以此类推，后续处理过程在此不再重复赘述。

本发明实施例的上述处理过程，在初始状态下，首先通过第一RAM的第一输入输出接口、第二输入输出接口将像素点的视频数据写入到第一RAM中。当第一RAM中写入了预设数量的视频数据之后，只有第二RAM的第一输入输出接口做数据输入，而第一RAM的第一输入输出接口、第二输入输出接口、第二RAM的第二输入输出接口做数据输出，即每次处理的两个RAM会得到一个输入和三个输出，第一RAM的数据输入完成后，第二RAM在数据输入的同时可以进行数据输出，不需要等待数据全部输入完毕，提高了运算速度。进一步的，当第二RAM中写入了预设数量的视频数据之后，只有第三RAM的第一输入输出接口做数据输入，而第二RAM的第一输入输出接口、第二输入输出接口、第三RAM的第二输入输出接口做数据输出，即每次处理的两个RAM会得到一个输入和三个输出，第二RAM的数据输入完成后，第三RAM在数据输入的同时可以进行数据输出，不需要等待数据全部输入完毕。以此类推，后续当第三RAM中写入了预设数量的视频数据之后，第一RAM中写入的所有视频数据已经被处理完成，因此又可以基于第三RAM和第一RAM进行后续处理，相应处理过程与上述过程类似，在此不再详加赘述。

由于每次处理的两个RAM只有三个输出，即一次只能输出三个权重系数，而在计算得到像素点的缩放函数时，需要使用四个权重系数，因此，本发明实施例中，在RAM末端连接有buffer(缓冲器)，在通过输入输出接口输出权重系数时，将权重系数输出到RAM末端连接的buffer中。基于此，后续在获得权重系数时，可以从该buffer中获得所需要的四个权重系数。

由于视频缩放会对RAM进行频繁地读写，因此需要保证写入指针不会超过读取指针，进而确保读取的数据是正确的。基于此，本发明实施例中，需要根据芯片处理速度的参数，给出输入输出的极限分辨率，当分辨率大于预设阈值时，则必然无法输出正确的图像，此时需要控制输出给高阻态。

实施例二

基于与上述方法同样的发明构思，本发明实施例中还提供了一种双线性插值放大算法的高效率现场可编程门阵列FPGA实现装置，应用于采用双线性插值来实现视频缩放的FPGA芯片中，如图6所示，该双线性插值放大算法的高效率FPGA实现装置具体包括：

获得模块11，用于获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数；计算模块12，用于利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数，并利用当前像素点的权重系数计算得到所述当前像素点的缩放函数；处理模块13，用于利用所述当前像素点的缩放函数对所述当前像素点的视频数据进行视频缩放处理。

各像素点的权重系数具体包括所述各像素点周围的四个像素点的权重系数；所述计算模块12，具体用于在利用上一个已缩放像素点的权重系数计算得到当前像素点的权重系数时，利用上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数计算得到当前像素点在周围像素点坐标(0，0)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数计算得到当前像素点在周围像素点坐标(0，1)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数计算得到当前像素点在周围像素点坐标(1，0)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数计算得到当前像素点在周围像素点坐标(1，1)下的权重系数；

其中，所述计算模块12，进一步用于利用如下公式计算得到所述当前像素点在周围像素点坐标(0，0)下的权重系数：并利用如下公式计算得到所述当前像素点在周围像素点坐标(0，1)下的权重系数：并利用如下公式计算得到所述当前像素点在周围像素点坐标(1，0)下的权重系数：并利用如下公式计算得到所述当前像素点在周围像素点坐标(1，1)下的权重系数：其中，F₀₀为所述上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数，F₀₁为所述上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数，F₁₀为所述上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数，F₁₁为所述上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数，k为放大倍数，v为纵坐标小数位。

本发明实施例中，所述处理模块13，还用于利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，确定所述像素点周围的四个像素点的视频数据，并在随机存取存储器RAM中只写入所述像素点周围的四个像素点的视频数据。

本发明实施例中，所述处理模块13，还用于在利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，将所述像素点的视频数据写入到第一RAM中；当第一RAM中写入了预设数量的视频数据后，停止将视频数据写入到第一RAM中，并通过第二RAM的第一输入输出接口将所述像素点的视频数据写入到第二RAM中，并利用第一RAM中的视频数据和第二RAM中的视频数据获取权重系数，并通过第一RAM的第一输入输出接口、第二输入输出接口、第二RAM的第二输入输出接口输出权重系数；当第二RAM中写入了预设数量的视频数据后，停止将视频数据写入到第二RAM中，并通过第三RAM的第一输入输出接口将所述像素点的视频数据写入到第三RAM中，并利用第二RAM中的视频数据和第三RAM中的视频数据获取权重系数，并通过第二RAM的第一输入输出接口、第二输入输出接口、第三RAM的第二输入输出接口输出权重系数；当第三RAM中写入了预设数量的视频数据后，停止将视频数据写入到第三RAM中，并通过第一RAM的第一输入输出接口将所述像素点的视频数据写入到第一RAM中，并利用第三RAM中的视频数据和第一RAM中的视频数据获取权重系数，通过第三RAM的第一输入输出接口、第二输入输出接口、第一RAM的第二输入输出接口输出权重系数；其中，在通过输入输出接口输出权重系数时，将所述权重系数输出到RAM末端连接的缓冲器buffer中。

其中，本发明装置的各个模块可以集成于一体，也可以分离部署。上述模块可以合并为一个模块，也可以进一步拆分成多个子模块。

对于系统/装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者装置中还存在另外的相同要素。

本领域普通技术人员可以理解实现上述方法实施方式中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于计算机可读取存储介质中，这里所称得的存储介质，如：ROM/RAM、磁碟、光盘等。

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims

1.一种双线性插值放大算法的高效率现场可编程门阵列FPGA实现方法，应用于采用双线性插值来实现视频缩放的FPGA芯片中，其特征在于，所述方法包括以下步骤：

获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数，并利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数；各像素点的权重系数具体包括所述各像素点周围的四个像素点的权重系数，所述利用所述上一个已缩放像素点的权重系数计算得到所述当前像素点的权重系数，具体包括：

利用所述上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数计算得到当前像素点在周围像素点坐标(0，0)下的权重系数，并利用所述上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数计算得到当前像素点在周围像素点坐标(0，1)下的权重系数，并利用所述上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数计算得到当前像素点在周围像素点坐标(1，0)下的权重系数，并利用所述上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数计算得到当前像素点在周围像素点坐标(1，1)下的权重系数；

进一步的，所述利用所述上一个已缩放像素点的权重系数计算得到所述当前像素点的权重系数，具体包括：

利用如下公式计算得到当前像素点在周围像素点坐标(0，0)下的权重系数：利用如下公式计算得到当前像素点在周围像素点坐标(0，1)下的权重系数：利用如下公式计算得到当前像素点在周围像素点坐标(1，0)下的权重系数：利用如下公式计算得到当前像素点在周围像素点坐标(1，1)下的权重系数：其中，F₀₀为上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数，F₀₁为上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数，F₁₀为上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数，F₁₁为上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数，k为放大倍数，v为纵坐标小数位；

2.如权利要求1所述的方法，其特征在于，所述利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，所述方法还包括：

确定像素点周围的四个像素点的视频数据，在随机存取存储器RAM中只写入所述四个像素点的视频数据。

3.如权利要求1所述的方法，其特征在于，所述利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，所述方法还包括：

将像素点的视频数据写入到第一RAM中；当第一RAM中写入了预设数量的视频数据后，停止将视频数据写入到第一RAM中，并通过第二RAM的第一输入输出接口将像素点的视频数据写入到第二RAM中，并利用第一RAM中的视频数据和第二RAM中的视频数据获取权重系数，并通过第一RAM的第一输入输出接口、第二输入输出接口、第二RAM的第二输入输出接口输出权重系数；当第二RAM中写入了预设数量的视频数据后，停止将视频数据写入到第二RAM中，并通过第三RAM的第一输入输出接口将像素点的视频数据写入到第三RAM中，并利用第二RAM中的视频数据和第三RAM中的视频数据获取权重系数，并通过第二RAM的第一输入输出接口、第二输入输出接口、第三RAM的第二输入输出接口输出权重系数；当第三RAM中写入了预设数量的视频数据后，停止将视频数据写入到第三RAM中，并通过第一RAM的第一输入输出接口将像素点的视频数据写入到第一RAM中，并利用第三RAM中的视频数据和第一RAM中的视频数据获取权重系数，并通过第三RAM的第一输入输出接口、第二输入输出接口、第一RAM的第二输入输出接口输出权重系数。

4.如权利要求3所述的方法，其特征在于，在通过输入输出接口输出权重系数时，将所述权重系数输出到RAM末端连接的缓冲器buffer中。

5.一种双线性插值放大算法的高效率现场可编程门阵列FPGA实现装置，应用于采用双线性插值来实现视频缩放的FPGA芯片中，其特征在于，所述装置具体包括：

计算模块，用于利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数，并利用当前像素点的权重系数计算得到所述当前像素点的缩放函数；各像素点的权重系数具体包括所述各像素点周围的四个像素点的权重系数；

所述计算模块，具体用于在利用上一个已缩放像素点的权重系数计算得到当前像素点的权重系数时，利用上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数计算得到当前像素点在周围像素点坐标(0，0)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数计算得到当前像素点在周围像素点坐标(0，1)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数计算得到当前像素点在周围像素点坐标(1，0)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数计算得到当前像素点在周围像素点坐标(1，1)下的权重系数；

所述计算模块，进一步用于利用如下公式计算得到所述当前像素点在周围像素点坐标(0，0)下的权重系数：并利用如下公式计算得到所述当前像素点在周围像素点坐标(0，1)下的权重系数：并利用如下公式计算得到所述当前像素点在周围像素点坐标(1，0)下的权重系数：并利用如下公式计算得到所述当前像素点在周围像素点坐标(1，1)下的权重系数：其中，F₀₀为所述上一个已缩放像素点在周围像素点坐标(0，0)下的权重系数，F₀₁为所述上一个已缩放像素点在周围像素点坐标(0，1)下的权重系数，F₁₀为所述上一个已缩放像素点在周围像素点坐标(1，0)下的权重系数，F₁₁为所述上一个已缩放像素点在周围像素点坐标(1，1)下的权重系数，k为放大倍数，v为纵坐标小数位；

6.如权利要求5所述的装置，其特征在于，

所述处理模块，还用于在利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，确定所述像素点周围的四个像素点的视频数据，并在随机存取存储器RAM中只写入所述像素点周围的四个像素点的视频数据。

7.如权利要求5所述的装置，其特征在于，

所述处理模块，还用于在利用所述缩放函数对所述当前像素点的视频数据进行缩放处理之前，将所述像素点的视频数据写入到第一RAM中；当第一RAM中写入了预设数量的视频数据后，停止将视频数据写入到第一RAM中，并通过第二RAM的第一输入输出接口将所述像素点的视频数据写入到第二RAM中，并利用第一RAM中的视频数据和第二RAM中的视频数据获取权重系数，并通过第一RAM的第一输入输出接口、第二输入输出接口、第二RAM的第二输入输出接口输出权重系数；当第二RAM中写入了预设数量的视频数据后，停止将视频数据写入到第二RAM中，并通过第三RAM的第一输入输出接口将所述像素点的视频数据写入到第三RAM中，并利用第二RAM中的视频数据和第三RAM中的视频数据获取权重系数，并通过第二RAM的第一输入输出接口、第二输入输出接口、第三RAM的第二输入输出接口输出权重系数；当第三RAM中写入了预设数量的视频数据后，停止将视频数据写入到第三RAM中，并通过第一RAM的第一输入输出接口将所述像素点的视频数据写入到第一RAM中，并利用第三RAM中的视频数据和第一RAM中的视频数据获取权重系数，并通过第三RAM的第一输入输出接口、第二输入输出接口、第一RAM的第二输入输出接口输出权重系数；其中，在通过输入输出接口输出权重系数时，将所述权重系数输出到RAM末端连接的缓冲器buffer中。