CN103916612A - 一种任意比例缩放系统及方法 - Google Patents

Abstract

本发明实施例公开了一种任意比例缩放系统，该系统包括行缓存控制单元、行缓存单元、第一加权单元、点缓存单元、时钟产生单元、第二加权单元和锁存单元，其中输入数据Y_in经行缓存控制单元输入至行缓存单元中备用，第一加权单元自所述行缓存单元中读取数据作加权处理从而得到垂直方向缩放处理后的数据，输入至点缓存单元缓存，第二加权模块自所述点缓存单元中读取数据作水平方向的加权处理，得到的数据经锁存单元输出行场任意比例缩放处理后的视频数据。基于所述缩放系统，本发明还提出了一种缩放方法。本发明技术方案既可以实现优异的视频处理效果，又节省了芯片面积，大大降低了芯片成本，同时能够实现实时视频的任意比例缩放。

Description

一种任意比例缩放系统及方法

技术领域

本发明涉及一种实现视频数据缩放的系统，特别的是涉及一种可实现任意缩放比例的实时缩放系统。

背景技术

在传统的视频缩放系统中，视频数据的缩放包括水平方向和垂直方向的缩放。实现缩放最简单的方式是直接在水平方向上通过按比例丢弃像素点来缩小行的长度，或通过点的复制来放大行的长度；在垂直方向上则是对行数据进行丢弃或复制来实现缩放。在所述缩放的过程中由于没有做任何滤波处理，因此图像会出现严重失真甚至变形，这在视频处理中是不可接受的。现有技术中采用水平方向和垂直方向插值处理来解决图像失真的问题，所述插值处理在水平方向的缩放是通过对连续像素点进行加权运算得到新的像素点，在实现上只需要对连续几个像素点进行存储。垂直方向上的插值处理是对垂直方向连续几行的对应像素点进行加权运算，这就需要几行行缓存器对相邻几行数据进行存储。但是，仅有行缓存器是不够的，因为在存储若干行数据后还需要进行加权运算，运算完输出一行后才能继续下一行的运算。这对于连续的视频数据流来说就存在一个问题，即行缓存器必须等待运算完一行数据输出后，才能接收下一行的数据输入，但输入是连续的，若行缓存器输出的速率与输入不一致，则输入数据会丢失或错行，从而导致图像失真。由于视频数据流输入速率与显示输出速率的不一致是必然的，因此，现有的设计中必须对输入的视频数据先进行存储。在保持输出显示视频刷新率与输入一致，即场频一致(隔行信号)的情况下，保证不丢失数据就要对整场数据进行存储。而对于传统的电视信号格式，一帧分奇偶两场，NTSC(National Television Systems Committee)制一帧为525行，PAL(Phase-Alternative Line)制一帧为625行，那么对应一场分别有312.5行和262.5行，存一场则需要存几百行数据，因此需要大容量的SDRAM来存储，这会占用大量的芯片面积，从而导致成本的大量增加。

中国发明专利《一种连续视频数据流的缩放系统》(申请号为：200810142101.7，公开号为101662598)也提出了一种连续视频数据流的缩放系统，该设计方案采用两行fifo的缓存器及六条行buffer代替SRAM来缓存实时的输入视频，配合scaler时钟的配置来完成scaler功能的完成。但是，该方案只能在场方向上做小于3倍的缩小处理，而对大于3倍的缩小则会出现误差或较差的缩放效果。

发明内容

基于上述提出的现有技术的技术问题，本发明实施例提供了一种任意比例缩放系统，该系统包括行缓存控制单元、行缓存单元、第一加权单元、点缓存单元、时钟产生单元、第二加权单元和锁存单元，其中输入数据Y_in经行缓存控制单元输入至行缓存单元中备用，第一加权单元自所述行缓存单元中读取数据作加权处理从而得到垂直方向缩放处理后的数据，输入至点缓存单元缓存，第二加权模块自所述点缓存单元中读取数据作水平方向的加权处理，得到的数据经锁存单元输出行场任意比例缩放处理后的视频数据；其中所述输入时钟clk_video输入至行缓存控制单元作为写入数据的时钟、输入至时钟产生单元得到缩放时钟clk_scale，所述缩放时钟clk_scale输入至行缓存单元和点缓存单元及锁存单元，作为行缓存单元的读取时钟、作为点缓存单元和锁存单元的读写时钟。

所述时钟产生单元通过输入时钟与水平方向缩放比例和垂直方向缩放比例的乘积得到缩放时钟clk_scale。

所述行缓存单元的存储空间至少为2n行存储空间，其中n为选择的缩放算法中每次参与插值运算的像素点数，每行存储空间的大小为每行输入视频数据所需要的存储空间。

所述行缓存单元的存储空间为2n+1行存储空间。

一种基于上述任意比例缩放系统实现的任意比例缩放方法，该方法包括如下步骤：

步骤1：通过时钟产生单元配置比例锁相环输出对应的时钟，通过输入时钟与水平方向缩放比例和垂直方向缩放比例相乘得到缩放时钟clk_scale；

步骤2：判断垂直方向缩小的倍数是否大于缩放算法中每次参与插值运算的像素点数；若缩小的倍数大于缩放算法中每次参与插值运算的像素点数，则进入步骤3，否则，进入步骤4，其中用n表示缩放算法中每次参与插值运算的像素点数，用m表示垂直方向即场方向的缩小倍数；

步骤3：若垂直方向缩小的倍数m为大于n的整数，则通过行缓存控制单元的控制，使每存入n行数据至所述行缓存单元后，舍弃m-n行数据；若缩小的倍数m为大于n的非整数，则通过行缓存控制单元的控制，使每存入n行数据至所述行缓存单元后，舍弃[m]-n行数据，并累计m-n的小数部分，得到一累计值，当该累计值达到1时，则舍弃的数据行数为[m]-n+1，同时清除累计值的整数部分继续累计；其中，所述[m]表示m的整数部分；

步骤4：按照所述行缓存控制单元的控制，将输入数据Y_in写入行缓存单元，所述写入的时钟为原始输入时钟clk_video；

步骤5：根据选择的缩放算法，选择行缓存单元中n行数据，通过第一加权单元进行缩放加权运算，得到一行输出数据输出至点缓存单元；

步骤6：按照采用的水平方向缩放算法，读取点缓存单元的数据通过第二加权单元进行水平方向的缩放处理；

步骤7：步骤6水平缩放处理后的数据经锁存单元锁存后输出。

所述步骤3和步骤4中行缓存单元的读数据和步骤5中的写数据对不同的行地址空间同步进行。

所述步骤1至步骤7中的序号不代表执行相应步骤的顺序，执行的顺序按照数据处理的流程进行。

本发明还提出了另一种任意比例缩放系统，与上述缩放系统的区别仅在于：在所述行缓存控制单元之前增加一场滤波单元，输入数据经所述场滤波单元后输入至所述行缓存控制单元。

基于上述另一任意比例缩放方法，该方法在所述步骤4替换为：

步骤4’：按照所述行缓存控制单元102的控制，输入数据Y_in经场滤波器101完成垂直方向的滤波后，写入至行缓存单元103，所述写入的时钟为原始输入时钟clk_video。

本发明所述任意比例缩放系统及方法既可以实现优异的视频处理效果，又不需要占大量芯片面积的SDRAM，增加的只是与缓存整场数据所占用芯片而言小得多的2n行的行缓存单元，大大减低了整个芯片的成本，同时能够实现实时视频的任意比例缩放。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明具体实施方式中所述缩放系统的一种结构框图；

图2是本发明具体实施方式中所述缩放系统的另一结构框图；

图3是本发明具体实施方式中所述缩放系统缩放前和缩放后的图像大小变化示意图；

图4是本发明具体实施方式中所述加权模块的结构示意图；

图5是本发明具体实施方式中所述行缓存的结构示意图；

图6是本发明具体实施方式中所述双立方插值示意图。

具体实施方式

本发明实施例提供了一种任意比例缩放系统及方法，以下结合附图对本发明所述系统及方法分别进行详细说明。

实施例一

如图1所示为本发明具体实施方式一所述任意比例缩放系统的一种结构框图，该结构包括行缓存控制单元102、行缓存单元103、第一加权单元104、点缓存单元106、时钟产生单元105、第二加权单元107和锁存单元108，其中输入数据Y_in经行缓存控制单元102输入至行缓存单元103中备用，第一加权单元104自所述行缓存单元103中读取相应数据作加权处理从而得到垂直方向缩放处理后的数据，输入至点缓存单元106缓存，第二加权模块107自所述点缓存单元106中读取数据作水平方向的加权处理，得到的数据经锁存单元108输出行场任意比例缩放处理后的视频数据；其中所述输入时钟clk_video输入至行缓存控制单元102作为写入数据的时钟、输入至时钟产生单元105得到缩放时钟clk_scale，所述缩放时钟clk_scale输入至行缓存单元103和点缓存单元106及锁存单元108，作为行缓存单元103的读取时钟、作为点缓存单元106和锁存单元108的读写时钟。

所述行缓存控制单元102通过提供行缓存单元103的读写起始信号、读写时钟实现对行缓存单元103的缓存控制。

所述时钟产生单元105包括两个乘法器，或一个三输入乘法器，实现输入时钟clk_video与水平方向缩放比例和垂直方向缩放比例的相乘，得到缩放时钟clk_scale，具体计算法方法如式(1)所示：

$\mathrm{clk}\_\mathrm{scale}=\frac{\mathrm{Hpixe}{l}^{\′}}{\mathrm{Hpixel}}\×\frac{{\mathrm{Vpixel}}^{\′}}{\mathrm{Vpixel}}\×\mathrm{clk}\_\mathrm{video}$ 式(1)

其中，Hpixel表示输入信号的水平像素点数，Vpixel表示输入信号的垂直行数；Hpixel’表示输出信号的水平像素点数，Vpixel’表示输出信号的垂直行数。如图3所示的示意图，输入图像经本发明所述缩放系统后得到输出视频图像，当然，图3只是一种缩小的示意图，输出视频图像可为任意比例的放大或缩小视频图像。根据公式(1)可知，当输出视频分辨率大于输入视频分辨率时，clk_scale大于clk_video，当输出视频分辨率小于输入视频分辨率时，clk_scale小于clk_video。

另外，所述时钟产生单元105还可通过一个按比例可调的锁相环，实现可配置的输出时钟，该结构根据输入时钟频率与输入信号分辨率均为固定数值，而且输出分辨率相应于显示要求也应为已知固定数值，可按比例算出输出时钟的频率，由于输出时钟的可配置性，故可以得到恰当的时钟频率值，从而使输入与输出速率在某种程度上达到一定的平衡。

如图4所示为所述加权单元的结构示意图，该结构包括一加权系数单元、n个乘法器和一加法器，所述加权系数单元输出的n个系数Coef₁至Coef_n和输入的n个视频数据P₁至P_n一一对应输入至n个乘法器相乘，得到的n个乘积输入至所述加法器得到加权输出数据P_out，其中n为自然数，由缩放算法决定，例如采用双立方算法进行插值运算时，则n＝4，具体的加权公式如式(2)：

P_out＝P₁*Coef₁+P₂*Coef₂+P₃*Coef₃+P₄*Coef₄    式(2)

所述第一加权单元104和第二加权单元107均采用如图4所示的加权单元结构，根据缩放采用的算法取不同的n值，同时根据具体需要在加权系数单元中存储不同的系数，所述加权系数单元可为一查找表存储单元。

为保障行缓存单元103能够同时进行读写处理，以及进行任意比例的缩放处理，所述行缓存单元103的存储空间至少为2n行，如图5所示，所述行的存储空间大小为输入视频数据每行所需要的存储空间。值得注意的是，所述行缓存单元103的存储空间不局限于2n行，例如可为2n+1行、2n+2行，所述n为上述所定义的缩放算法中每次参与插值运算的像素点数。行缓存单元103的存储空间大小需要综合考虑占用面积和满足任意比例缩放的要求，当空间更大时，则对时序的要求较低，因为可用剩余的行缓冲来做容错处理，以保证一定的误差允许范围，使输入和输出更容易达到平衡。同时针对视频信号格式中，行消隐区和场消隐区不传输有效显示数据的特点，增加了输出消隐区长度可调的机制，使得实现平衡的调节更加灵活，但当然，当存储空间大于2n是，占用的芯片面积更大。

基于如图1所示的缩放系统，本具体实施方式还提出了一种任意比例缩放方法，具体包括如下步骤：

步骤1：通过时钟产生单元105配置比例锁相环输出对应的时钟，配置方法如式(1)所示，通过输入时钟与水平方向缩放比例和垂直方向缩放比例相乘得到缩放时钟clk_scale；

步骤2：判断垂直方向缩小的倍数是否大于n；若缩小的倍数大于n，则进入步骤3，否则，进入步骤4，其中n为缩放算法中每次参与插值运算的像素点数，本具体实施方式中，用m表示垂直方向即场方向的缩小倍数，即m可以用式(3)计算得到：

$m=\frac{V_p}{V_p^{\′}}$ 式(3)

步骤3：若垂直方向缩小的倍数m为大于n的整数，则通过行缓存控制单元102的控制，使每存入n行数据至所述行缓存单元103后，舍弃m-n行数据；若缩小的倍数m为大于n的非整数，则通过行缓存控制单元102的控制，使每存入n行数据至所述行缓存单元103后，舍弃[m]-n行数据，并累计m-n的小数部分，得到一累计值，当该累计值达到1时，则舍弃的数据行数为[m]-n+1，同时清除累计值的整数部分继续累计，直到下一次累计达到1时，则舍弃行数为[m]-n+1行数据；其中，本发明具体实施方式中，所述[m]表示m的整数部分。

步骤4：按照所述行缓存控制单元102的控制，将输入数据Y_in写入行缓存单元103，所述写入的时钟为原始输入时钟clk_video；

步骤5：根据选择的缩放算法，选择行缓存单元103中n行数据，通过第一加权单元104进行缩放加权运算，得到一行输出数据输出至点缓存单元106；

其中，行缓存单元103的读写数据针对不同的缓存行同时进行，在输出数据的同时，输入视频数据也在行缓存控制模块102的控制下顺序地写入；所述行缓存103的写时钟为输入时钟clk_video，所述行缓存103的读时钟为缩放时钟clk_scale；

步骤6：按照采用的水平方向缩放算法，读取点缓存单元106的数据通过第二加权单元107进行水平方向的缩放处理；

步骤7：步骤6水平缩放处理后的数据经锁存单元108锁存后输出；其中，所述点缓存单元106、锁存单元108的时钟均采用缩放时钟clk_scale。

按照所述时钟产生单元105所述的方式正确地配置缩放处理的时钟clk_scale，以及通过行缓存控制模块102合理控制行缓存单元103的读写数据顺序，则可以保证输入与输出是不会冲突的，从而实现实时缩放处理后输出显示视频图像。

若以采用双立方算法、垂直方向缩放比例为9∶2、水平方向缩放比例为1∶2为例时，则：

缩放时钟为：clk_scale＝clk_video*(2x2)/(9x1)＝4/9*clk_video；

缩放处理时需要每四个点计算得到一个插值像素点，如图6所示的示意图，则n＝4；

m＝9/2＝4.5；

则所述行缓存单元103的存储空间至少为8行，也可为8+1＝9行、8+2＝10行；

综上，所述步骤3中，存入行缓存单元103的顺序依次为：每存入两个4行输入数据Y_in后舍弃一行输入数据Y_in。

实施例二

如图2所示为本发明一种任意比例缩放系统的另一结构框图，该结构与实施例一中图1所示的结构的唯一区别在于增加一场滤波单元101，输入数据Y_in和输入时钟clk_video经该场滤波单元101后再输入至行缓存单元102。经过一个场滤波单元101后再进行场方向的缓存和缩放处理将减少视频图像的失真，得到更好的缩放效果，特别是当场方向(垂直方向)的缩小比例大于n的时候。

相应地，基于如图2所示的缩放系统的缩放方法与实施例一所述的缩放方法相比，仅仅步骤4改变为步骤4’，具体如下：

步骤4’：按照所述行缓存控制单元102的控制，输入数据Y_in经场滤波器101完成垂直方向的滤波后，写入至行缓存单元103，所述写入的时钟为原始输入时钟clk_video。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

以上对本发明实施例进行了详细介绍，本文中应用了具体实施方式对本发明进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及设备；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种任意比例缩放系统，其特征在于，该系统包括行缓存控制单元、行缓存单元、第一加权单元、点缓存单元、时钟产生单元、第二加权单元和锁存单元，其中输入数据Y_in经行缓存控制单元输入至行缓存单元中备用，第一加权单元自所述行缓存单元中读取数据作加权处理从而得到垂直方向缩放处理后的数据，输入至点缓存单元缓存，第二加权模块自所述点缓存单元中读取数据作水平方向的加权处理，得到的数据经锁存单元输出行场任意比例缩放处理后的视频数据；其中所述输入时钟clk_video输入至行缓存控制单元作为写入数据的时钟、输入至时钟产生单元得到缩放时钟clk_scale，所述缩放时钟clk_scale输入至行缓存单元和点缓存单元及锁存单元，作为行缓存单元的读取时钟、作为点缓存单元和锁存单元的读写时钟。

2.根据权利要求1所述的任意比例缩放系统，其特征在于，所述时钟产生单元通过输入时钟与水平方向缩放比例和垂直方向缩放比例的乘积得到缩放时钟clk_scale。

3.根据权利要求1所述的任意比例缩放系统，其特征在于，所述行缓存单元的存储空间至少为2n行存储空间，其中n为选择的缩放算法中每次参与插值运算的像素点数，每行存储空间的大小为每行输入视频数据所需要的存储空间。

4.根据权利要求3所述的任意比例缩放系统，其特征在于，所述行缓存单元的存储空间为2n+1行存储空间。

5.一种基于权利要求1所述任意比例缩放系统实现的任意比例缩放方法，其特征在于，该方法包括如下步骤：

步骤1：通过时钟产生单元配置比例锁相环输出对应的时钟，通过输入时钟与水平方向缩放比例和垂直方向缩放比例相乘得到缩放时钟clk_scale；

步骤2：判断垂直方向缩小的倍数是否大于缩放算法中每次参与插值运算的像素点数；若缩小的倍数大于缩放算法中每次参与插值运算的像素点数，则进入步骤3，否则，进入步骤4，其中用n表示缩放算法中每次参与插值运算的像素点数，用m表示垂直方向即场方向的缩小倍数；

步骤3：若垂直方向缩小的倍数m为大于n的整数，则通过行缓存控制单元的控制，使每存入n行数据至所述行缓存单元后，舍弃m-n行数据；若缩小的倍数m为大于n的非整数，则通过行缓存控制单元的控制，使每存入n行数据至所述行缓存单元后，舍弃[m]-n行数据，并累计m-n的小数部分，得到一累计值，当该累计值达到1时，则舍弃的数据行数为[m]-n+1，同时清除累计值的整数部分继续累计；其中，所述[m]表示m的整数部分；

步骤4：按照所述行缓存控制单元的控制，将输入数据Y_in写入行缓存单元，所述写入的时钟为原始输入时钟clk_video；

步骤5：根据选择的缩放算法，选择行缓存单元中n行数据，通过第一加权单元进行缩放加权运算，得到一行输出数据输出至点缓存单元；

步骤6：按照采用的水平方向缩放算法，读取点缓存单元的数据通过第二加权单元进行水平方向的缩放处理；

步骤7：步骤6水平缩放处理后的数据经锁存单元锁存后输出。

6.根据权利要求5所述的任意比例缩放方法，其特征在于，所述步骤3和步骤4中行缓存单元的读数据和步骤5中的写数据对不同的行地址空间同步进行。

7.根据权利要求5所述的任意比例缩放方法，其特征在于，所述步骤1至步骤7中的序号不代表执行相应步骤的顺序，执行的顺序按照数据处理的流程进行。

8.一种如权利要求1所述的任意比例缩放系统，其特征在于，在所述行缓存控制单元之前增加一场滤波单元，输入数据经所述场滤波单元后输入至所述行缓存控制单元。

9.一种基于权利要求5所述的任意比例缩放方法，其特征在于，该方法在所述步骤4替换为：

步骤4’：按照所述行缓存控制单元102的控制，输入数据Y_in经场滤波器101完成垂直方向的滤波后，写入至行缓存单元103，所述写入的时钟为原始输入时钟clk_video。