CN109934762A - 一种可伸缩线缓存电路实现方案 - Google Patents

Abstract

本发明的技术方案包括一种可伸缩线缓存电路实现方案，其特征在于，该解决方案包括：对线缓存长度和精度进行动态变化调整，以及，对线缓存的预存空间进行实时变化调整。本发明的有益效果为：本发明线缓存结构具备高利用率，高灵活性，高效率存储的特点，可以依据应用场景动态适配缓存长度和精度，调整缓存效率，满足需求，在面积和效率上均有一定程度上的改善，有利于在线窗口运算电路的实现，尤其适用于数字图像处理。

Description

一种可伸缩线缓存电路实现方案

技术领域

本发明涉及一种可伸缩线缓存电路实现方案，属于集成电路领域。

背景技术

集成电路世界中，线缓存的使用非常频繁，数字图像处理领域尤甚。每当遇及矩阵运算的处理，为了减少重复读取外部存储器的次数，降低内存负荷，提高运算效率，常常需要预留指定大小的存储空间用于数据的临时存储，往往就少不了线缓存电路。

线缓存电路常常在集成电路设计中占据较大面积比重，同时起着控制效率的关键作用。因此线缓存电路的设计优劣可以在一定程度上影响到集成电路设计的性能和成本等等方面。

常用的线缓存设计方法常常基于运算极限大小设置线缓存的长度，基于精度需求设置线缓存的数量，然后逐个串联，用于数据临时存储和运算。

对于线缓存的长度考虑，以图像缩放应用为例，每一个线缓存的长度设置由图像的极限宽度决定，例如720*480，图像宽度为720个像素点。最好的设计可以实现当原始图像极限宽度大于目标图像极限宽度时，由目标图像极限宽度决定，当原始图像极限宽度小于目标图像极限宽度时，由原始图像极限宽度决定。然而即使是这种设计，仍然存在一定的局限性，即图像显示行的大小较小于极限大小时，大部分的缓存空间是浪费的。

对于线缓存实现运算处理的精度考虑，通常都是增加线缓存的数量来适配对应的精度需求。例如低精度的运算采用2线，高一点的采用4线，甚至更高的采用8线等。这种简单的线缓存数量叠加容易增加过多不必要的成本。

对于线缓存的效率考虑，每一次的数据更新常常需要等到运算完毕后再重新缓存新数据，即使数据运算和缓存同时进行，最多也只能提前缓存1行数据，这种限制在高精度的运算中尤为明显。显然，传统线缓存设计比较单一，缺乏灵活性。

发明内容

本发明提供了一种可伸缩线缓存电路实现方案，针对传统线缓存电路的局限性，基于线缓存长度、精度和效率因素综合考虑；具体包括长度精度可伸缩和预存空间可伸缩两方面特点，即线缓存长度和精度可动态变化调整，线缓存预存空间可实时变化调整。

本发明的技术方案包括一种可伸缩线缓存电路实现方案，其特征在于，该实现方案包括：可以支持对线缓存长度和精度动态伸缩调整，以及，可以支持对线缓存的预存空间实时伸缩调整。

根据所述可伸缩线缓存电路实现方案，其中该实现方案具体包括以下步骤：S1，选取特定长度和数量的线缓存单元组成存储结构；S2，基于不同应用场景需求，动态适配线缓存长度和精度；S3，采用FIFO方式存储数据；S4，实时判断缓存空间容量，动态调整线缓存数据更新和预存。

根据所述可伸缩线缓存电路实现方案，其中所述S1还包括：根据应用场景的最大精度要求，选用特定数量的线缓存基础单元；结合边界应用场景，选用特定长度的线缓存基础单元，组成线缓存结构；优化边界应用场景，最大限度降低基础线缓存单元的长度要求。

根据所述可伸缩线缓存电路实现方案，其中所述S2还包括：划分不同应用场景，动态组合特定数量的线缓存基础单元，拼接成匹配对应长度和精度需求的线缓存结构；其中，线缓存电路最长可支持全部拼接，串联成单一线缓存单元，实现最大容量数据缓存；其中，线缓存电路最短可支持不拼接，采用基本线缓存单元实现最大精度数据缓存。

根据所述可伸缩线缓存电路实现方案，其中所述S3还包括：基于先进先出，地址递增的方式顺序遍历整个线缓存空间实现数据存储；同时基于面积性能因素，FIFO可以采用寄存器实现，可以采用双口RAM实现或使用两片单口RAM拼接实现。

根据所述可伸缩线缓存电路实现方案，其中S4还包括：线缓存电路通过控制逻辑单元更新和预存数据；控制逻辑单元实时综合判断运算数据单元长度，运算数据更新模式和存储空间大小间的相互关系，动态更新数据并调整剩余空间容量预存新数据。

根据所述可伸缩线缓存电路实现方案，其中所述S4还包括：根据应用场景或数据源适配对应的运算数据单元长度或对应的运算数据更新模式，以及，数据更新模式包含但不限于更新不同数量线缓存单元数据或回传已存储数据至另一线缓存单元来实现再利用。

根据所述可伸缩线缓存电路实现方案，其中所述S4还包括：线缓存电路除却缓存特定数量的数据单元长度的数据匹配特定精度运算外，还根据实际线缓存单元的剩余空间可进一步预存数据；其中，每一个线缓存单元的剩余空间等于每一个线缓存单元长度减去运算数据单元长度：其中，每一个线缓存单元的剩余空间随着数据运算，FIFO空间逐步释放，其实际空间也随着增加。

根据所述可伸缩线缓存电路实现方案，其中应用于图像缩放的特征在于：基于图像缩放目标，调整缩放单元位置，选取一定长度和数量线缓存基础单元组成存储结构；基于图像大/小比例缩放需求，按照不同行数运算，动态调整图像缩放长度、精度和效率平衡；基于FIFO形式实现图像数据存储，采用两片单口RAM组合形成线缓存基础单元；基于图像缩放比例，判断缩放行更新数量，实时更新数据或预存一行或多行数据。

根据所述可伸缩线缓存电路实现方案，其特征在于：应用于图像缩放的线缓存结构包括控制逻辑单元和数据存储单元，用于图像缩放过程中时，其长度、精度、存储可变化调整。

本发明的有益效果为：本发明线缓存结构具备高利用率，高灵活性，高效率存储的特点，可以依据应用场景动态适配缓存长度和精度，调整缓存效率，满足需求，在面积和效率上均有一定程度上的改善，有利于在线窗口运算电路的实现，尤其适用于数字图像处理。

附图说明

图1所示为根据本发明实施方式的可伸缩线缓存电路实现示意图；

图2所示为根据本发明实施方式的图像缩放应用中线缓存实施例的电路结构图；

图3所示为根据本发明实施方式的图像缩放应用中线缓存实施例的流程示意图；

图4所示为根据本发明实施方式的图像缩放应用中线缓存实施例的1/2/4线工作模式示意图；

图5所示为根据本发明实施方式的图像缩放应用中线缓存实施例的存储类型比较示意图；

图6所示为根据本发明实施方式的图像缩放应用中线缓存实施例的数据更新模式示意图。

具体实施方式

本发明的技术方案提供了一种可伸缩线缓存电路装置解决方案，用于解决现有技术关于线缓存结构所存在的不足。以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整的描述，以充分地理解本发明的目的、方案和效果。

需要说明的是，如无特殊说明，当某一特征被称为“固定”、“连接”在另一个特征，它可以直接固定、连接在另一个特征上，也可以间接地固定、连接在另一个特征上。此外，本公开中所使用的上、下、左、右等描述仅仅是相对于附图中本公开各组成部分的相互位置关系来说的。在本公开中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。此外，除非另有定义，本文所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。本文说明书中所使用的术语只是为了描述具体的实施例，而不是为了限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的组合。

应当理解，尽管在本公开可能采用术语第一、第二、第三等来描述各种元件，但这些元件不应限于这些术语。这些术语仅用来将同一类型的元件彼此区分开。例如，在不脱离本公开范围的情况下，第一元件也可以被称为第二元件，类似地，第二元件也可以被称为第一元件。本文所提供的任何以及所有实例或示例性语言(“例如”、“如”等)的使用仅意图更好地说明本发明的实施例，并且除非另外要求，否则不会对本发明的范围施加限制。

图1是可伸缩线缓存电路实现示意图，用于表示可伸缩线缓存电路的实现流程。该实现方案具体包括：S1，选取特定长度和数量的线缓存单元组成存储结构；S2，基于不同应用场景需求，动态适配线缓存长度和精度；S3，采用FIFO方式存储数据；S4，实时判断缓存空间容量，动态调整线缓存数据更新和预存。

图2是图像缩放应用中线缓存实施例的电路结构图，用于表示图像缩放应用中线缓存实施例的连接结构。

图3是图像缩放应用中线缓存实施例的流程示意图，用于表示实施例的具体实现流程。具体内容包括：

请一并参照图1和图2，该线缓存电路支持原始图像16x8-8192x8192到目标图像16x8-2048x2048的缩放。具体内容包括：

步骤21，基于图像缩放目标，调整缩放单元位置，选取一定长度和数量线缓存基础单元组成存储结构。

对于图像缩放，不同的精度会有不同的缩放效果。对于大比例缩放，可以选择精度较高的缩放方式；对于小比例缩放，则可以适当降低精度选择，同样可以达到较好的效果。针对本线缓存实施例，可以考虑支持1线模式用于图像无缩放存储，2线模式用于图像小比例缩放存储，4线模式用于图像大比例缩放存储。

由于图像缩放水平方向放大最大可以放大至2K，水平方向缩小最小可以缩小至2K；因此可以考虑通过调整水平缩放单元和线缓存存储单元的相对位置，采用4行1K缓存单元来实现电路结构，如图2所示。当采用1线模式时，4行1K缓存单元串联成1个线缓存；当采用2线模式时，每2行1K缓存单元串联成1个线缓存；当采用4线模式时，每1行1K缓存单元作为1个线缓存，如图4所示。

步骤22，基于图像大/小比例缩放需求，按照不同行数运算，动态调整图像缩放长度、精度和效率平衡。

基于步骤21的分析和选择，可以考虑按照以下方式调整线缓存存储单元：当图像水平方向放大时，原始图像水平宽度小于目标水平宽度，优先线缓存区存储，垂直方向缩放，再水平方向放大。对于放大原始图像1K以下长度的应用可以采用4线模式，1K以上的长度则可以采用2线模式。当图像水平方向缩小时，原始图像水平宽度大于目标图像水平宽度，选择优先水平方向缩小，线缓存区存储，再垂直方向缩放。对于缩小目标图像至1K以下长度的应用可以采用4线模式，1K以上的长度则可以采用2线模式。对于水平方向缩放决定选择4线模式的情况，当垂直方向小比例缩放时，可以调整为2线模式，为数据预存留更多空间。当然，对于水平方向缩放决定选择2线模式的情况，当垂直方向大比例缩放时，无法调整为4线模式。另外，如果图像不进行缩放，则可以调整为1线模式，将线缓存调整单一缓存空间，最大程度缓存数据。

步骤23，基于FIFO形式实现图像数据存储，采用两片单口RAM组合形成线缓存基础单元。

对于线缓存，如果将每一条线缓存用于存储1行数据，则当图像水平长度远小于线缓存长度时，存在大部分存储空间空置。事实上，这一部分空间可以用于预存数据，加速图像缩放进程。为了有效利用这一部分空间，线缓存无法采用对应地址存储每一行对应位置的数据，每一行数据的对应位置需要根据不同预存情况实时调整，因此考虑采用FIFO的形式来存储数据，数据连续存储，每一行对应位置数据动态调整，两种存储方式区别如图5所示。另外，由于线缓存单元较大，考虑采用RAM来存储数据，为了节省面积，可以利用两片单口RAM组合来形成线缓存基础单元。

步骤24，基于图像缩放比例，判断缩放行更新数量，实时更新数据或预存1行乃至N行数据。

对于线缓存电路，缓存效率常常是一个非常重要的因素，可以很大程度影响整体的性能。对此，预判数据更新情况，提前缓存数据显得尤为重要。基于FIFO的实现方式，本线缓存点路可以提前缓存1行，2行乃至N行数据。

针对本线缓存实施例，下面以4线模式的图像缩放情况来说明预判缓存的具体内容。对于4线模式缩放，每一次运算都需要4行数据参与。垂直方向缩放首次运算需要4行数据缓存，下一次则视情况可以有5种数据更新方式。参照图6所示，这5种方式分别是：case1重新更新4行数据；case2再利用上一次最后1行数据，重新更新3行数据；case3再利用上一次最后2行数据，重新更新2行数据；case4再利用上一次最后3行数据，重新更新1行数据；case5再利用上一次4行数据。

对于case1，如果线缓存剩余空间足够1行，则可以预先缓存下一次运算的4行数据，然后进入下一轮判断；如果线缓存剩余空间不足1行，则可以预先缓存下一次运算剩余空间长度的数据，当次运算逐步完成，剩余空间也在逐步释放，当剩余空间到达1行长度时，则可以进一步缓存下一次运算的剩下3行数据，进入下一轮判断。

对于case2，如果线缓存剩余空间足够1行，则可以预先缓存下一次运算的3行数据，然后等待当次运算完成，当次运算逐步完成，最后1行数据也逐步回填至第1行数据，与预先缓存的3行数据凑齐4行数据，进入下一轮判断；如果线缓存剩余空间不足1行，则可以预先缓存下一次运算剩余空间长度的数据，当次运算逐步完成，剩余空间也在逐步释放，最后1行数据也逐步回填至第1行数据，当剩余空间到达1行长度时，则可以进一步缓存下一次运算的剩下2行数据，与回填数据凑齐4行数据后进入下一轮判断。

对于case3，如果线缓存剩余空间足够1行，则可以预先缓存下一次运算的2行数据，然后等待当次运算完成，当次运算逐步完成，最后2行数据也逐步回填至第1和2行数据，与预先缓存的2行数据凑齐4行数据，进入下一轮判断；如果线缓存剩余空间不足1行，则可以预先缓存下一次运算剩余空间长度的数据，当次运算逐步完成，剩余空间也在逐步释放，最后2行数据也逐步回填至第1和2行数据，当剩余空间到达1行长度时，则可以进一步缓存下一次运算的剩下1行数据，与回填数据凑齐4行数据后进入下一轮判断。

对于case4，如果行缓存剩余空间足够1行，则可以预先缓存下一次运算的1行数据，然后等待当次运算完成，当次运算逐步完成，最后3行数据也逐步回填至第1、2和3行数据，与预先缓存的1行数据凑齐4行数据，进入下一轮判断；如果行缓存剩余空间不足1行，则可以预先缓存下一次运算剩余空间长度的数据，当次运算逐步完成，剩余空间也在逐步释放，最后3行数据也逐步回填至第1、2和3行数据，当剩余空间到达1行长度时，则可以与回填数据凑齐4行数据后进入下一轮判断。

对于case5，由于完全再利用上一次4行数据，所以无需预存下一次运算数据；当次运算逐步完成，4行数据也逐步回填至第1、2、3和4行数据，当次运算完成瞬间，下一次运算数据也回填完成，直接进入下一轮判断。

可以发现，下一次运算所需更新数据越多，则可以预先缓存的额度越大，这恰恰可以满足实际应用的需求情况，改善效率。

图4是图像缩放应用中线缓存实施例的1/2/4线工作模式示意图，用于表示线缓存实施例的不同精度工作模式。

图5是图像缩放应用中线缓存实施例的存储类型比较示意图，用于比较线缓存实施例存储类型的优劣。

图6是图像缩放应用中线缓存实施例的数据更新模式示意图，用于表示图像缩放应用中线缓存实施例在不同场景的数据更新方式。

参考图1-图6，本发明的申请人认为本发明线缓存电路实现主要包含以下步骤：

(1)选取合适长度和数量的线缓存单元组成存储结构；

(2)动态适配线缓存长度和精度，匹配不同应用场景需求；

(3)线缓存电路基于FIFO结构实现数据存储；

(4)实时判断缓存空间容量，动态调整线缓存数据更新和预存；

为实现上述线缓存结构，首先需要根据应用场景的最大精度要求，选择特定数量的线缓存基础单元组成线缓存存储结构；然后结合线缓存基础单元数量和边界应用场景，选取特定长度的线缓存基础单元组成线缓存存储结构；接着划分不同应用场景，动态组合特定数量的线缓存基础单元，拼接成匹配对应长度和精度需求的线缓存电路；线缓存电路采用FIFO方式实现存储，可以顺序遍历整个线缓存空间；最后需要增加控制逻辑单元，可实时综合判断运算数据单元长度，运算数据更新模式和存储空间大小间的相互关系，动态更新数据并调整剩余空间容量预存新数据。

为了更好地节约成本，在满足要求的条件下，线缓存基础单元的长度越小越好，线缓存基础单元的数量越少越好。考虑到线缓存存储结构大小取决于边界应用场景，因此在实现上述线缓存结构时，可以通过各类优化手段优化边界应用场景，最大限度降低基础线缓存单元长度要求和数量要求；

考虑到线缓存电路在某些情况下可能会作为纯粹缓存器使用，因此实现上，线缓存基础单元可支持全部拼接模式，串联成大容量FIFO，实现最大容量数据缓存；

为了进一步节省成本，基于线缓存存储单元支持同时读写，除却常用的双口RAM实现外，还可以采用两片单口RAM拼接实现面积优化。

针对本发明线缓存结构的存储特点，不同的应用场景或不同的数据源可以有不同的运算数据单元长度或不同的运算数据更新模式，更新模式包含但不限于更新不同数量线缓存数据或回传已存储数据至另一线缓存单元实现再利用。另外，除却缓存特定数量的数据单元长度的数据匹配特定精度运算外，还可以根据实际线缓存单元的剩余空间进一步预存数据。每一个线缓存单元的剩余空间等于每一个线缓存单元长度减去运算数据单元长度，并且随着数据运算，FIFO空间释放，线缓存单元实际空间也在逐步增加。

以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。在本发明的保护范围内其技术方案和/或实施方式可以有各种不同的修改和变化。

Claims (10)

1.一种可伸缩线缓存电路实现方案，其特征在于，该实现方案包括：

可以支持对线缓存长度和精度动态伸缩调整，以及，可以支持对线缓存的预存空间实时伸缩调整。

2.根据权利要求1所述可伸缩线缓存电路实现方案，其特征在于，该实现方案具体包括以下步骤：

S1，选取特定长度和数量的线缓存单元组成存储结构；

S2，基于不同应用场景需求，动态适配线缓存长度和精度；

S3，采用FIFO方式存储数据；

S4，实时判断缓存空间容量，动态调整线缓存数据更新和预存。

3.根据权利要求2所述可伸缩线缓存电路实现方案，其特征在于，所述S1还包括：

根据应用场景的最大精度要求，选用特定数量的线缓存基础单元；

结合边界应用场景，选用特定长度的线缓存基础单元，组成线缓存结构；

优化边界应用场景，最大限度降低基础线缓存单元的长度要求。

4.根据权利要求2所述可伸缩线缓存电路实现方案，其特征在于，所述S2还包括：

划分不同应用场景，动态组合特定数量的线缓存基础单元，拼接成匹配对应长度和精度需求的线缓存结构；

其中，线缓存电路最长可支持全部拼接，串联成单一线缓存单元，实现最大容量数据缓存；

其中，线缓存电路最短可支持不拼接，采用基本线缓存单元实现最大精度数据缓存。

5.根据权利要求2所述可伸缩线缓存电路实现方案，其特征在于，所述S3还包括：

基于先进先出，地址递增的方式顺序遍历整个线缓存空间实现数据存储；

同时基于面积性能因素，FIFO可以采用寄存器实现，可以采用双口RAM实现或使用两片单口RAM拼接实现。

6.根据权利要求2所述可伸缩线缓存电路实现方案，其特征在于，所述S4还包括：

线缓存电路通过控制逻辑单元更新和预存数据；

控制逻辑单元实时综合判断运算数据单元长度，运算数据更新模式和存储空间大小间的相互关系，动态更新数据并调整剩余空间容量预存新数据。

7.根据权利要求6所述可伸缩线缓存电路实现方案，其特征在于，所述S4还包括：

根据应用场景或数据源适配对应的运算数据单元长度或对应的运算数据更新模式，以及，数据更新模式包含但不限于更新不同数量线缓存单元数据或回传已存储数据至另一线缓存单元来实现再利用。

8.根据权利要求6所述可伸缩线缓存电路实现方案，其特征在于，所述S4还包括：

线缓存电路除却缓存特定数量的数据单元长度的数据匹配特定精度运算外，还根据实际线缓存单元的剩余空间可进一步预存数据；

其中，每一个线缓存单元的剩余空间等于每一个线缓存单元长度减去运算数据单元长度：

其中，每一个线缓存单元的剩余空间随着数据运算，FIFO空间逐步释放，其实际空间也随着增加。

9.一种基于任意所述权利要求1-8的可伸缩线缓存电路实现方案，应用于图像缩放，其特征在于：

基于图像缩放目标，调整缩放单元位置，选取一定长度和数量线缓存基础单元组成存储结构；

基于图像大/小比例缩放需求，按照不同行数运算，动态调整图像缩放长度、精度和效率平衡；

基于FIFO形式实现图像数据存储，采用两片单口RAM组合形成线缓存基础单元；

基于图像缩放比例，判断缩放行更新数量，实时更新数据或预存一行或多行数据。

10.根据权利要求9所述的可伸缩线缓存电路实现方案，其特征在于：

应用于图像缩放的线缓存结构包括控制逻辑单元和数据存储单元，用于图像缩放过程中时，其长度、精度、存储可变化调整。