JP2015099959A - 画像処理装置及び方法、並びに電子機器 - Google Patents
画像処理装置及び方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2015099959A JP2015099959A JP2013237738A JP2013237738A JP2015099959A JP 2015099959 A JP2015099959 A JP 2015099959A JP 2013237738 A JP2013237738 A JP 2013237738A JP 2013237738 A JP2013237738 A JP 2013237738A JP 2015099959 A JP2015099959 A JP 2015099959A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- scanning direction
- pixels
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Input (AREA)
- Studio Devices (AREA)
Abstract
【解決手段】出力画像データを複数の出力画像エリアに分割し、各出力画像エリアを形成するために必要な入力画像データの一部を参照画像データとして読み出して画像メモリに書き込み、出力画像エリア単位で画像変形処理を行う画像変形回路において、各出力画像エリアに対応した参照画像データを画像メモリから読み出すための制御情報から、参照画像データの入力画像データ全体における参照画像の副走査方向画素数を算出し、算出された参照画像の副走査方向画素数を、入力画像データを画像メモリに対して書き込み済みのライト済み副走査方向画素数と比較し、参照画像の副走査方向画素数がライト済み副走査方向画素数よりも大きいと判断されたとき、画像メモリへの参照画像のリード要求信号をネゲートするためのペンディング信号をアクティブにする。
【選択図】図5
Description
上記出力画像データを複数の出力画像エリアに分割し、上記各出力画像エリアを形成するために必要な入力画像データの一部を参照画像データとして読み出して画像メモリに書き込み、出力画像エリア単位で画像変形処理を行う画像変形回路において、
上記各出力画像エリアに対応した参照画像データを画像メモリから読み出すための制御情報から、参照画像データの入力画像データ全体における参照画像の副走査方向画素数を算出する算出回路と、
上記算出回路により算出された参照画像の副走査方向画素数を、上記入力画像データを上記画像メモリに対して書き込み済みのライト済み副走査方向画素数と比較する第1の比較回路と、
上記比較回路により上記参照画像の副走査方向画素数が上記ライト済み副走査方向画素数よりも大きいと判断されたとき、上記画像メモリへの参照画像のリード要求信号をネゲートするためのペンディング信号をアクティブにする論理回路とを備えたことを特徴とすることを特徴とする。
上記画像変形回路は、上記出力画像データを複数の出力画像エリアに分割し、上記各出力画像エリアを形成するために必要な入力画像データの一部を参照画像データとして読み出して画像メモリに書き込み、出力画像エリア単位で画像変形処理を行い、
上記画像変形方法は、
上記各出力画像エリアに対応した参照画像データを画像メモリから読み出すための制御情報から、参照画像データの入力画像データ全体における参照画像の副走査方向画素数を算出するステップと、
上記算出された参照画像の副走査方向画素数を、上記入力画像データを上記画像メモリに対して書き込み済みのライト済み副走査方向画素数と比較するステップと、
上記参照画像の副走査方向画素数が上記ライト済み副走査方向画素数よりも大きいと判断されたとき、上記画像メモリへの参照画像のリード要求信号をネゲートするためのペンディング信号をアクティブにするステップとを含むことを特徴とする。
図1は本発明の実施形態1に係る、画像変形回路10を備えた画像処理装置の構成を示すブロック図である。実施形態1に係る画像処理装置は、上述の問題点を解決するために、出力画像を複数のエリア(以下、出力画像エリアという。)に分割し、それぞれの出力画像エリアで必要とする入力画像の一部の領域の画像(以下、参照画像という。)を切り出す。そして、参照画像のデータを、高速にリード/ライトが可能なSRAMに一旦取り込んだ後、補正演算により出力画素を生成することを特徴とする。
(1)SRAM回路21Aは、A面の画像データの変形パラメータを格納するSRAM回路(図面において、RAMPIX、A面)である。
(2)SRAM回路21Bは、B面の画像データの変形パラメータを格納するSRAM回路(図面において、RAMPIX、B面)である。
(3)SRAM回路22Aは、A面の参照画像データを格納するSRAM回路(図面において、RAMREF、A面)である。
(4)SRAM回路22Bは、B面の参照画像データを格納するSRAM回路(図面において、RAMREF、B面)である。
(5)SRAM回路23Aは、A面の補正演算後の画像データを一時的に待避して格納するSRAM回路(図面において、RAMREV、A面)である。
(6)SRAM回路23Bは、B面の補正演算後の画像データを一時的に待避して格納するSRAM回路(図面において、RAMREV、B面)である。
(1)レジスタ42に格納され、参照画像切り出しデータから得られる各出力画像エリアに対応する参照画像データの先頭DDR SDRAMアドレスAtrと、
(2)レジスタ43に格納され、参照画像切り出しデータから得られる各出力画像エリアに対応する参照画像データの副走査方向画素数Nsrと、
(3)レジスタ44に格納され、レジスタ設定等により得られる入力画像データの主走査方向画素数Nmiと
から、各出力画像エリアに対応する参照画像の入力画像データ全体において必要な副走査方向画素数(必要副走査方向画素数)Nscを算出する。具体的には、必要副走査方向画素数算出回路31は次式(1)を用いて算出する。
Nsc=(Atr/Nmi)+Nsr (1)
図6は本発明の実施形態2に係る画像変形回路10のシーケンサ回路12Aの一部の構成を示すブロック図である。実施形態2に係るシーケンサ回路12Aは、実施形態1に係るシーケンサ回路12に比較して、レジスタ45と、比較回路34と、アンドゲート35とをさらに備えたことを特徴とする。
図7は本発明の実施形態3に係る画像変形回路10の動作を示す図である。実施形態3に係る画像変形回路10は、実施形態1又は2に係る画像変形回路10の構成に加えて、補正後画像データをフレームメモリ5にライトするときの、各出力画像エリアのライト先の先頭DDR SDRAMアドレスAtwを、次式(2)により決定することを特徴としている。
Atw=(補正後画像データ全体のオフセットアドレス)
+(出力画像エリアの主走査画素数)×(現エリア数−1)
+(出力画像エリアの画素数)×(現エリア数/出力画像データにおける主走査方向のエリア数) (2)
図8は本発明の実施形態4に係る画像変形回路10のシーケンサ回路12Bの一部の構成を示すブロック図である。図8に示すように、実施形態4のシーケンサ回路12Bは、図6の実施形態2ニ係るシーケンサ回路12Aに比較して、以下のことが異なる。
(1)1つの入力データレジスタ41に代えて、2つの入力データレジスタ41A,41Bを備えた。
(2)入力データレジスタ41A,41Bの後段であって、比較回路32,34の前段に、選択回路36を備えた。
本発明の第1の態様に係る画像変形回路は、画像メモリに記憶した入力画像データに対して所定の画像変形処理を行って出力画像データを形成する画像変形回路である。当該画像変形回路は、上記出力画像データを複数の出力画像エリアに分割し、上記各出力画像エリアを形成するために必要な入力画像データの一部を参照画像データとして読み出して画像メモリに書き込み、出力画像エリア単位で画像変形処理を行う。当該画像変形回路は、算出回路と、第1の比較回路と、論理回路とを備える。上記算出回路は、上記各出力画像エリアに対応した参照画像データを画像メモリから読み出すための制御情報から、参照画像データの入力画像データ全体における参照画像の副走査方向画素数を算出する。上記第1の比較回路は、上記算出回路により算出された参照画像の副走査方向画素数を、上記入力画像データを上記画像メモリに対して書き込み済みのライト済み副走査方向画素数と比較する。上記論理回路は、上記比較回路により上記参照画像の副走査方向画素数が上記ライト済み副走査方向画素数よりも大きいと判断されたとき、上記画像メモリへの参照画像のリード要求信号をネゲートするためのペンディング信号をアクティブにする。
各出力画像エリアのライト先の先頭アドレス
=(補正後画像データ全体のオフセットアドレス)
+(出力画像エリアの主走査画素数)×(現エリア数−1)
+(出力画像エリアの画素数)×(現エリア数/出力画像データにおける主走査方向のエリア数)
そして、上記決定された各出力画像エリアの書き込み先の先頭アドレスを用いて上記画像変形処理後の画像データを上記画像メモリに書き込む。
各出力画像エリアのライト先の先頭アドレス
=(補正後画像データ全体のオフセットアドレス)
+(出力画像エリアの主走査画素数)×(現エリア数−1)
+(出力画像エリアの画素数)×(現エリア数/出力画像データにおける主走査方向のエリア数)
そして、上記決定された各出力画像エリアの書き込み先の先頭アドレスを用いて上記画像変形処理後の画像データを上記画像メモリに書き込む。
2…画像信号プロセッサ(ISP)、
3…ライトダイレクトメモリアクセスコントローラ(ライトDMAC)
4…インターコネクト回路、
5…フレームメモリ、
6…リードダイレクトメモリアクセスコントローラ(リードDMAC)
7…CPU、
10…画像変形回路、
11…補正演算回路、
12,12A,12B…シーケンサ回路
13…インターフェース回路、
14…設定レジスタ回路、
15…レジスタ制御回路、
21A,21B,22A,22B,23A.23B…SRAM回路、
31…必要副走査方向画素数算出回路、
32…比較回路、
33…アンドゲート、
34…比較回路、
35…アンドゲート、
36…選択回路、
41,41A,41B,42〜45…レジスタ。
Claims (9)
- 画像メモリに記憶した入力画像データに対して所定の画像変形処理を行って出力画像データを形成する画像変形回路であって、
上記出力画像データを複数の出力画像エリアに分割し、上記各出力画像エリアを形成するために必要な入力画像データの一部を参照画像データとして読み出して画像メモリに書き込み、出力画像エリア単位で画像変形処理を行う画像変形回路において、
上記各出力画像エリアに対応した参照画像データを画像メモリから読み出すための制御情報から、参照画像データの入力画像データ全体における参照画像の副走査方向画素数を算出する算出回路と、
上記算出回路により算出された参照画像の副走査方向画素数を、上記入力画像データを上記画像メモリに対して書き込み済みのライト済み副走査方向画素数と比較する第1の比較回路と、
上記比較回路により上記参照画像の副走査方向画素数が上記ライト済み副走査方向画素数よりも大きいと判断されたとき、上記画像メモリへの参照画像のリード要求信号をネゲートするためのペンディング信号をアクティブにする論理回路とを備えたことを特徴とすることを特徴とする画像変形回路。 - 入力画像データ全体の副走査方向画素数を、上記ライト済み副走査方向画素数と比較する第2の比較回路をさらに備え、
上記論理回路は、上記第2の比較回路により上記ライト済み副走査方向画素数が、上記入力画像データ全体の副走査方向画素数以上であると判断されたとき、上記ペンディング信号を非アクティブにすることを特徴とする請求項1記載の画像変形回路。 - 上記画像変形処理後の画像データを上記画像メモリに書き込むときの、上記各出力画像エリアの書き込み先の先頭アドレスを次式により決定し、
各出力画像エリアのライト先の先頭アドレス
=(補正後画像データ全体のオフセットアドレス)
+(出力画像エリアの主走査画素数)×(現エリア数−1)
+(出力画像エリアの画素数)×(現エリア数/出力画像データにおける主走査方向のエリア数)
上記決定された各出力画像エリアの書き込み先の先頭アドレスを用いて上記画像変形処理後の画像データを上記画像メモリに書き込むことを特徴とする請求項1又は2記載の画像変形回路。 - 上記入力画像データを画像メモリに書き込み済みのライト済み副走査方向画素数を複数格納する格納回路と、
上記格納された複数のライト済み副走査方向画素数のうちの最小値を選択して上記ライト済み副走査方向画素数として、上記選択回路に出力する選択回路とをさらに備えたことを特徴とする請求項1〜3のうちのいずれか1つに記載の画像変形回路。 - 画像メモリに記憶した入力画像データに対して所定の画像変形処理を行って出力画像データを形成する画像変形回路のための画像変形方法であって、
上記画像変形回路は、上記出力画像データを複数の出力画像エリアに分割し、上記各出力画像エリアを形成するために必要な入力画像データの一部を参照画像データとして読み出して画像メモリに書き込み、出力画像エリア単位で画像変形処理を行い、
上記画像変形方法は、
上記各出力画像エリアに対応した参照画像データを画像メモリから読み出すための制御情報から、参照画像データの入力画像データ全体における参照画像の副走査方向画素数を算出するステップと、
上記算出された参照画像の副走査方向画素数を、上記入力画像データを上記画像メモリに対して書き込み済みのライト済み副走査方向画素数と比較するステップと、
上記参照画像の副走査方向画素数が上記ライト済み副走査方向画素数よりも大きいと判断されたとき、上記画像メモリへの参照画像のリード要求信号をネゲートするためのペンディング信号をアクティブにするステップとを含むことを特徴とする画像変形方法。 - 入力画像データ全体の副走査方向画素数を、上記ライト済み副走査方向画素数と比較するステップと、
上記ライト済み副走査方向画素数が、上記入力画像データ全体の副走査方向画素数以上であると判断されたとき、上記ペンディング信号を非アクティブにするステップとをさらに含むことを特徴とする請求項5記載の画像変形方法。 - 上記画像変形処理後の画像データを上記画像メモリに書き込むときの、上記各出力画像エリアの書き込み先の先頭アドレスを次式により決定し、
各出力画像エリアのライト先の先頭アドレス
=(補正後画像データ全体のオフセットアドレス)
+(出力画像エリアの主走査画素数)×(現エリア数−1)
+(出力画像エリアの画素数)×(現エリア数/出力画像データにおける主走査方向のエリア数)
上記決定された各出力画像エリアの書き込み先の先頭アドレスを用いて上記画像変形処理後の画像データを上記画像メモリに書き込むステップをさらに含むことを特徴とする請求項5又は6記載の画像変形方法。 - 上記入力画像データを画像メモリに書き込み済みのライト済み副走査方向画素数を複数格納するステップと、
上記格納された複数のライト済み副走査方向画素数のうちの最小値を選択して上記ライト済み副走査方向画素数として、上記選択回路に出力するステップとをさらに含むことを特徴とする請求項5〜7のうちのいずれか1つに記載の画像変形方法。 - 請求項1〜4のうちのいずれか1つに記載の画像変形回路を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013237738A JP6295619B2 (ja) | 2013-11-18 | 2013-11-18 | 画像処理装置及び方法、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013237738A JP6295619B2 (ja) | 2013-11-18 | 2013-11-18 | 画像処理装置及び方法、並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015099959A true JP2015099959A (ja) | 2015-05-28 |
JP6295619B2 JP6295619B2 (ja) | 2018-03-20 |
Family
ID=53376350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013237738A Expired - Fee Related JP6295619B2 (ja) | 2013-11-18 | 2013-11-18 | 画像処理装置及び方法、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6295619B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180005355A1 (en) * | 2016-06-29 | 2018-01-04 | Yasuhiro Okada | Image processing device |
JP2019004224A (ja) * | 2017-06-12 | 2019-01-10 | 株式会社リコー | 画像処理装置、画像処理方法およびプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009003953A (ja) * | 2008-08-04 | 2009-01-08 | Olympus Corp | 画像処理装置 |
JP2009164674A (ja) * | 2007-12-28 | 2009-07-23 | Akuseru:Kk | ディストーション補正装置 |
JP2011002940A (ja) * | 2009-06-17 | 2011-01-06 | Olympus Imaging Corp | 画像処理装置及び撮像装置 |
-
2013
- 2013-11-18 JP JP2013237738A patent/JP6295619B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164674A (ja) * | 2007-12-28 | 2009-07-23 | Akuseru:Kk | ディストーション補正装置 |
JP2009003953A (ja) * | 2008-08-04 | 2009-01-08 | Olympus Corp | 画像処理装置 |
JP2011002940A (ja) * | 2009-06-17 | 2011-01-06 | Olympus Imaging Corp | 画像処理装置及び撮像装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180005355A1 (en) * | 2016-06-29 | 2018-01-04 | Yasuhiro Okada | Image processing device |
US10529062B2 (en) | 2016-06-29 | 2020-01-07 | Ricoh Company, Ltd. | Image processing device |
JP2019004224A (ja) * | 2017-06-12 | 2019-01-10 | 株式会社リコー | 画像処理装置、画像処理方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6295619B2 (ja) | 2018-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8904069B2 (en) | Data processing apparatus and image processing apparatus | |
CN108536405B (zh) | 用于数据处理系统的显示控制器及其操作方法 | |
US8724923B2 (en) | Image processing apparatus and image processing method for correcting distorted image data | |
US8823842B2 (en) | Image processing device | |
JP5154361B2 (ja) | 撮像装置及び撮像装置の制御方法 | |
US10713757B2 (en) | Image processing apparatus, control method thereof, and storage medium | |
TWI517094B (zh) | 影像校正方法及影像校正電路 | |
JP6295619B2 (ja) | 画像処理装置及び方法、並びに電子機器 | |
US8412003B2 (en) | Image processing methods, apparatus and computer program products using interdependent pixel interpolation operations | |
JP2010176547A (ja) | 画像処理装置に含まれる制御装置、制御方法、及び制御処理プログラム | |
WO2023070862A1 (zh) | 校正广角镜头图像畸变的方法、装置及照相设备 | |
US10529062B2 (en) | Image processing device | |
JP6273881B2 (ja) | 画像処理装置、画像処理方法、及びプログラム | |
WO2015098721A1 (ja) | 画像処理装置、画像処理方法、画像処理用プログラム、および、撮像装置 | |
JP6467940B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
JP2017017609A (ja) | 画像処理装置 | |
US20150235349A1 (en) | Image processing apparatus, image processing method, and computer-readable recording medium | |
JP6524644B2 (ja) | 画像処理装置および電子機器 | |
JP6273764B2 (ja) | 画像処理装置 | |
JP2018191154A (ja) | 画像処理装置、画像処理方法及びプログラム | |
US20160156852A1 (en) | Image processing apparatus, electronic apparatus, and image processing method | |
JP2017228849A (ja) | 画像処理装置、撮像装置、制御方法及びプログラム | |
JPH04349496A (ja) | 画像処理装置及びその方式 | |
JP2017017672A (ja) | 画像処理装置、画像処理方法および画像処理プログラム | |
JP2021090124A (ja) | 画像処理装置および画像処理装置の処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6295619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |