KR20010070254A - 임의 전달 함수 실현 방법 - Google Patents

Abstract

장치는 주어진 함수(F)에 따라 입력값(X)에 응답하여 출력값을 공급한다. 함수(F)는 예를 들면, 비디오 신호에 대한 감마 보정 함수가 될 수 있다. 장치는 다음처럼 동작한다. 입력부(INP)는 입력값(X)으로부터 테이블 입력값(XT) 및 보간기(interpolator) 입력값(XI)을 유도한다. 테이블(TBL)은 테이블 입력값(XT)에 응답하여 테이블 값(YT)을 공급한다. 보간기(INT)는 상기 보간기 입력값(YI)에 응답하여 보간값(YI)을 공급한다. 출력부(OUT)은 출력값(Y)을 획득하기 위해, 테이블 값(YT) 및 보간값(YI)을 결합한다.

입력부(INP)는 복수의 입력값 간격(interval)(I1, I2)을 정의하는 간격 검출기를 구비한다. 이 검출기(DET)는 입력값에 놓여있는 간격(I1)을 식별하는 간격 식별(IND)을 공급한다. 상기 입력부(INP)는 간격 식별(IND)의한 테이블 입력값(XT) 및 보간기 입력값(XI)을 형성하기 위한 입력값 형성기(IVC)를 더 구비한다. 테이블 입력값(XT) 및 보간 입력값(XI)은 상기 입력값의 상위 부분(MSP) 및 간격 식별(IND)에 따르는 다양한 값의 보상적으로 하위 부분(LSP)에 의해, 각각이 결정된다.

이러한 장치를 통해서, 테이블이 적당한 크기인 동안, 출력값의 만족스런 정확도가 획득된다.

Description

임의 전달 함수 실현 방법{Realization of an arbitrary transfer function}

본 발명은 주어진 함수((F):Y=F(X))에 따라 입력값(X)에 응답하여 출력값(Y)을 공급하기 위한 장치 및 방법에 관한 것이다. 본 발명은 예를 들면, 디지털 방식으로 감마 보정을 수행하는 이미지 처리 시스템에서 사용될 수 있다.

서두에서 정의된 바와 같은 장치는, 테이블에 의해 실현 될 수 있다.예를 들면, 상기 테이블은 각각의 서로 다른 입력값(X)에 대해 필요한 하나의 출력값(Y)을 포함할 수 있다. 만약 비교적 많은 서로 다른 입력값(X)이 있다면, 테이블은 비교적으로 클 것이다. 예를 들면, 10 비트를 갖는 입력값(X)은 서로 1024개의 다른 출력값을 포함하는 테이블을 필요로 한다.

후술될 원리는 테이블의 크기의 감소를 가능하게 한다. 입력값이 10 비트를 갖는다고 가정한다. 5개의 상위(more significant) 비트는 테이블에 적용된다. 상기 테이블은 32개의 테이블 값을 갖는다. 상기 5개의 상위 비트(more significant bit)에 응답하여, 테이블은 테이블 값을 공급한다. 테이블값은 총 출력값(gross output value)을 형성한다. 입력값의 5 개의 하위 비트(less significant bit)는 보간에 적용된다. 5 개의 하위 비트에 응답하여, 보간기는 보간값을 공급한다. 보간기는 예를 들면, 5개의 하위 비트와 보간 계수를 곱한다. 보간값은 출력값을 획득하기 위해 테이블 값에 가산된다. 임의의 전달 함수를 실현하기 위한 상기 원리는 " 도표(tabulation) 및 보간(interpolation)"이라고 칭해진다. Trimedia Family에 속한 집적회로(TM2700)는 이 원리에 따라 작동하는 감마 보정(gamma correction)을 특징으로 한다.

본 발명의 목적은 가격의 감소이다.

본 발명은 다음의 측면을 고려한다. " 도표 및 보간" 원리는 대략적으로 획득될 원하는 함수로에 대한 근사를 가능하게 한다. 입력값은 하위 비트가 모두 영(0)이라고 가정한다. 이러한 경우, 보간은 없다. 출력값은 오로지 상위 비트에응답하여 공급되는 테이블 값에 의해서 형성된다. 결과적으로, 출력값의 정확도는 오로지 테이블값의 비트의 수에 의해서 결정된다.

이제, 입력값을 하위 비트의 적어도 하나가 1 이라고 가정하자. 이러한 경우, 보간은 하위 비트를 기본으로 만들어진다. 이 보간은 보간값을 산출한다. 출력값은 테이블 값과 보간값에 의해 형성된다. 출력값의 정확도는 보간의 정확도 및 출력값에 대한 보간값의 기여에 따른다.

보간값의 정확도는 일반적으로 하나의 입력값 간격으로부터 다른 하나로 변화한다. 정확도가 비교적으로 높은 하나이상의 간격이 있고, 정확도가 상대적으로 형편없는 하나이상의 간격이 있다.

출력값에 대한 보간값의 기여(contribution)는, 보간이 행해지는 것을 기본으로 하는 하위 비트의 수에 따른다. 보간값은 출력값에 더 큰 기여를 공급하고, 결과적으로 출력값의 정확도는 보간이 행해지는 하위 비트의 수가 증가함에 따라 감소한다.

종래 기술" 도표 및 보간"이 적용됐다고 가정하자. 어떻게 만족할 만한 정확도를 얻을 것인가? 보간이 덜 정확하게 되는 입력값 간격이 그러므로 식별되어야 한다. 그후, 보간은, 그 간격에서 만족할 만한 정확도를 얻기에 충분히 작은 몇몇의 하위 비트를 기본으로 행해져야 한다. 이것은 다른 간격의 정확도가 더 나아지는 것을 의미한다. 보간에 사용되지 않은 비트, 즉, 상위 비트는 테이블에 적용된다. 정수인 K를 테이블에 적용된 상위 비트의 수로 하자. 이러한 경우 테이블의 크기는 K의 제곱승이다. 결과적으로, 테이블의 크기는 원하는 정확도의 보간을 실행하는 데에 사용될 수 있는 비트의 수에 직접적으로 관련된다.

도 1은 청구항 1 에서 정의된 바와 같은 본 발명의 기본 특징을 설명한 컨셉적인 다이어그램.

도 2는 본 발명에 따르는 처리 시스템을 설명하는 블록 다이어그램.

도 3은 감마 보상 함수(gamma correction function)와 보간(interpolation)에 의한 함수의 근사값을 도시한 다이어그램.

도 4는 본 발명에 따른 감마 보상 회로를 도시한 블록 다이어그램.

*도면의 주요부분에 대한 부호의 설명*

DET; 간격 검출기 MEM; 메모리

MUL; 곱셈기 ADD; 가산기

본 발명에 따라, 장치는 다음 방식으로 주어진 함수에 따라 입력값에 응답하는 출력값을 공급한다. 입력부는 보간 입력값으로부터 테이블 입력값 및 보간기 입력값을 유도한다. 상기 입력부는 복수의 입력값 간격을 정의하는 간격 검출기를 포함한다. 이 검출기는 입력값이 놓여진 간격을 식별하는 간격 식별을 공급한다. 입력부는 간격 식별의 함수로서 테이블 입력값 및 보간 입력값을 형성하기 위한 입력값 형성기를 포함한다. 테이블 입력값 및 보간 입력값은 입력값의 상위 부분 및 간격 식별에 따르는 다양한 값의 상보적인 하위 값에 의해 각각 결정된다. 테이블은 테이블 입력값에 응답하는 테이블값을 공급한다. 보간기는 보간기 입력값에 응답하는 보간값을 공급한다. 출력부는 출력값을 획득하기 위해 테이블값 및 보간값을 결합한다.

그러므로, 본 발명에 따라, 종래의 기술에서 고정되어있었던 보간을 수행하는 데 이용되는 비트의 수는 변화한다. 이것은 보간이 덜 정확한 입력값 간격에서, 보간을 수행하기 위해, 비교적 작은 수의 하위 비트를 사용하는 것을 가능하게 한다. 동시에, 더 큰 수의 하위 비트는 보간이 비교적으로 정확한 입력값 간격에서 사용될 수 있다. 이것은 이러한 간격에서 테이블에 대한 입력값을 형성하는 더 작은 수의 상위 비트가 있음을 의미한다. 그러므로, 본 발명에 따라, 테이블은 종래의 기술보다 작아진다.

다소, 본 발명은 모든 입력값에서 정확도가 균일하게되도록 할 수 있고, 더작은 테이블에서 이득적이라고 말할 수 있다. 본 발명에 따른 입력부는 종래 기술 장치의 입력부도다 덜 간단하다는 것은 사실이고, 마지막으로 언급된 입력부는 간단한 와이어링에 의해 형성된다. 그러나, 테이블의 크기의 감소는 비용절감을 초래하고, 그 비용절감은 일반적으로 덜 간단한 입력부의 비용을 상쇄한다. 결과적으로 본 발명은 가격 감소를 가능하게 만든다.

본 발명을 효과적으로 수행 가능하게 하기 위한 이득적으로 사용된 본 발명 및 부가적인 특징은 도면을 참조로 상세한 설명에서 후술될 것이다.

다음 명세서는 참조 신호에 관한 것이다. 유사한 구성요소는 모든 도면에서 동일한 참조 부호를 갖는다. 복수의 유사한 구성요소는 단일 도면에서 보여질 것이다. 이러한 경우 번호는 유사한 구성요소를 분간하기 위해 참조 부호에 첨가된다. 번호 또는 첨자는 편의를 위해 생략 될 수 있다. 이것은 설명과 청구항 둘 다에 적용된다.

도 1은 상기에서 기재된 바와 같이 본 발명의 기본 특징을 도시한다. 장치는 다음 방식으로 주어진 함수(F)에 따른 입력값(X)에 응답하여 출력값(Y)을 공급한다. 입력부(INP)는 입력값(X)으로부터 테이블 입력값(XT) 및 보간 입력값(XI)을 행한다. 테이블(TBL)은 테이블 입력값(XT)에 응답하여 테이블 값(YT)를 공급한다. 보간기(INT)는 보간기 입력값(YI)에 응답하여 보간값(YI)을 공급한다. 출력부(OUT) 출력값(Y)을 획득하기 위해 테이블값(YT)과 보간값(YI)을 결합한다.

입력부(INP)는 복수의 입력값 간격(I1, I2)를 정의하는 간격 검출기(DET)를 포함한다. 이 검출기(DET)는 입력값(X)이 놓여있는 간격(I1)을 식별하는 간격식별(IND)를 공급한다. 상기 입력부(INP)는 간격 식별(IND)의 함수로거 테이블 입력값(XT) 및 입력값(XI)을 형성하기 위한 입력값 형성기(IVC)를 포함한다. 테이블 입력값(XT) 및 보간 입력값(XI)은, 입력값의 상위 부분(MSP) 및 간격 식별에 따른 다양한 크기의 상보적으로 하위 부분(LSP)에 의해 각각 결정된다.

도 1에서 도시된 특징은 예를 들면, 이미지 처리 시스템에서 사용된다. 많은 이미지 처리 시스템은 이미지 센서 및 디스플레이 장치의 비선형 특성을 상쇄하기 위해 감마 보상을 포함한다. 감마 보상은 비선형 함수이다.

도 2는 이미지 처리 시스템을 도시한다. 상기 시스템은 이미지 디코드(DEC), 디스플레이 준비 회로(DPC) 및 감마 보상 회로(GCA)를 포함한다. 이것은 기본적으로 다음과 같이 수행된다. 이미지 디코더(DEC)는 하나이상의 이미지를 나타내는 디코드된 데이터(DD)를 획득하기 위해, 코드된 데이터(CD)를 디코드 한다. 디스플레이 준비 회로(DPC)는 예컨데, 이미지마다 라인의 수 및 라인마다의 픽셀의 수에 관한 형식의 변화와 같은 원하는 디스플레이를 얻기 위해, 디코드된 데이터를 처리한다. 또 다른 가능한 처리 동작은 주 이미지(main image)에 로고나 다른 이미지를 넣는 문장의 삽입이다. 디스플레이 준비 회로(DPC)는 이진수의 값의 시리즈의 형식으로 비디오 신호(VS)를 공급한다. 감마 보상 회로(GCA)는, 보상된 비디오 신호(CVS)를 얻기 위해, 감마 보상 함수에 따라 비디오 신호(VS)를 처리한다. 보상된 비디오 신호(CVS)는, 예를 들면, 디지털 아날로그 변환을 통해 디스플레이 장치에 적용될수 있다.

도 3은 실선으로 감마 보상 함수(F gamma )를 도시한다. 도 3은 가로축은 입력값을 나타내고 가로축은 출력값을 나타내는 그래프를 도시한다. 입력값(X)은 8 bit로 구성된다. 따라서, 0부터 255까지 256개의 다른 입력값이 있다.

도 3은 또한 점선으로 다양한 세그먼트에서 선형 보간에 의한 감마 보상함수로의 종래의 근사값(F gamma )을 도시한다. 16 개의 세그먼트가 있고, 하나의 세그먼트는 입력값 0-15를 구비하고 다른 세그먼트는 입력값(16-31), 등등을 구비한다. 선형 보간은 각각의 세그먼트에 독립적으로 영향을 받는다. 이것은 16개의 보간 계수가 있음을 의미한다.

도 3은 또한 쇄선으로서, 상술된 설명으로서 종래의 근사값의 정확도를 나타낸다. 더 정확하게 쇄선 커브는 종래의 근사값의 절대 에러() 표시한다. 정확성은 입력값(0-15)을 구비한 세그먼트에서 비교적 낮다. 반대로, 정확도는 비교적으로 다른 세그먼트에서 높다.

도 4는 도 2에서 도시된 이미지 처리의 감마 보정 회로(CGA)를 도시한다. 감마 보정 회로(GCA)는 도 3에서 도시된 감마 보정 함수에 따른 입력값(X)에 응답하여 출력값(Y)를 공급한다. 상기 장치는 간격 검출기(DET), 어드레스 발생기(AG), 비트 선택기(SB), 메모리(MEM) 곱셈기(MUL) 및 가산기(ADD)를 구비한다. 입력값(X)이 8비트로 이루어져 있다는 것은 이미 상술하였다. 최상위 비트는 b7로 가르켜지고, 가장 하위 비트는 b0으로 가리켜진다. 그러므로, 비트를 나타내는 번호는 그것의 중요성(weight)을 나타낸다. 감마 보정 회로(GCA)는 도 4에서 도시된다. 간격 검출기(DET)는 입력값(X)에 기초한 간격 식별(IND)을 공급한다. 만약 입력값(X)이0에서 15사이에 놓여있다면, 간격은 0이다. 만약 입력값이 16에서 255사이에 있다면, 간격은 1을 나타낸다. 간격 검출기(DET)는 매우 간단하다. 이것은 OR 함수를 4개이상 입력값(X:IND=b7 OR b6 OR b5 OR b4)의 비트로 적절하게 적용시킨다.

어드레스 발생기는 입력값(X) 및 간격 식별(IND)를 기초로한 어드레스(ADR)를 발생시킨다. 더욱 정확한 텀에서, 만약 간격 식별(IND)이 0이라면, 어드레스 발생기(AG)는 오직 입력값(X)의 b3, b2 비트만을 숙고한다. 그러므로, 상기 어드레스 발생기(AG)는 0에서 15사이에 놓여있는 입력값에 대해 4개의 다른 어드레스(X)를 발생한다. 입력값(0-3)에 대한 어드레스(ADR1), 입력값(4-7)에 대한 어드레스(ADR2), 입력값(8-11)에 대한 어드레스(ADR3), 입력값(12-15)에 대한 어드레스(ADR4)가 있다.

만약 간격 식별(IND)이 1이라면, 어드레스 발생기(AG)는 입력값(X)의 오직 4개의 상위 비트(b7-b4)를 숙고한다. 그러므로, 어드레스 발생기(AG)는 16에서 255에 놓여있는 입력값에 대한 15개의 다른 어드레스를 발생시킨다. 입력값(16-31)에 대해 하나의 어드레스(ADR5)가 있고, 입력값(32-47)에 대해 하나의 어드레스(ADR6) 등등이 있다. 그러므로, 최후의 어드레스는 입력값(240-255)에 대한 ADR19가 된다. 상기 어드레스 발생기는 예를 들면, 비교적 간단한 로직 회로에 의해 형성된다.

각각의 어드레스(ADR)에서, 메모리(MEM)는 테이블값(YT) 및 보간 계수(IC)를 저장한다. 그러므로, 메모리는 19개의 테이블값(YT) 및 19개의 보간 계수(IC)를 포함한다. 어드레스 발생기(AG)에서 발생된 어드레스(ADR)의 함수로서, 메모리(MEM)는 테이블 값과 상기 어드레스에 저장된 보간 계수(IC)를 공급한다.

비트 선택기(SB)는 입력값(X) 및 간격 식별(IND)을 기본으로한 보간 입력값(XI)을 공급한다. 만약 간격 식별(IND)가 0이라면, 비트 선택기(SB)는 입력값(X: b1, b2)의 2개의 하위 비트만을 이용한다. 이 2개의 비트는 보간 입력값으로부터 올 것이다. 만약 간격 식별(IND)이 1이면, 비트 선택기(SB)는 입력값(X:b3, b4)의 4 개의 하위 비트만을 이용할 것이다. 이러한 비트는 보간 입력값(XI)으로부터 온다.

만약 필요하다면, 상기 비트 선택기(SB)는 상위 비트를 나타내는 로직 0을 갖는 입력값의 2 또는 4 비트를 보상한다. 그러므로, 비트 선택기(SB)는 보간 입력값이 주어진 원하는 수의 비트를 구비함을 보장한다. 브트 선택기(SB)는 매우 간단해질 수 있다. 입력값의 비트(b3-b0)는 다음의 방법으로 곱셈기(MUL)의 대응하는 중요성의 입력으로 적용하기 충분하다. 각각의 비트(b3, b2)는 간격 식별(IND)을 수신하는 AND 로직 회로를 통한다. 비트(b1, b0)는 곱셈기(MUL)로 직접적으로 적용된다.

곱셈기(MUL)는 메모리(MEM)로부터 보간 계수(IC)에 보간 입력값을 곱한다. 이 곱셈의 결과는 보간값(YI)을 형성한다. 만약 요구된다면, 곱셈의 결과는 보간값(YI)을 얻기 위해 쉬프트된다. 이러한 쉬프트의 효과는 곱셈 결과를 형성하는 모든 비트의 중요성이 하나이상의 유닛에 의해 변경되는 것이다.(이러한 작용은 일반적으로 비트 쉬프트라 칭해진다)

상기 가산기(ADD)는 보간값(YI)과 메모리(MEM)로부터 다른 메모리로의 테이블 값(YT)을 더한다. 이 가산의 결과는 출력값(Y)을 형성한다.

도 4에서 도시된 감마 보상 함수(GCA)는 도 1에 도시된 특성의 수행의 예시이다. 검출기(DET)는 두 개의 입력 간격을 정의한다. 0에서 15사이에 놓여있는 입력값은 제 1 간격(I1)을 형성한다. 16에서 255사이에 놓여있는 입력값은 제 2 간격(I2)을 형성한다. 두 간격(I1, I2)는 겹쳐지지 않는다.

도 1에서 도시된 입력값 형성기(IVC)는 도 4의 어드레스 발생기(AG) 및 비트 선택기(SB)를 포함하는 블록의 그룹의 형태가 된다. 도 1의 테이블 입력값(XT)은 도 4의 어드레스(ADR)의 형태가 된다. 어드레스는 간격(I1)에 6개 상위 비트(b7-b2)를 포함하고, 간격(I2)에 4개의 상위 비트(b7- b4)를 포함한 상위 부분(MSP)에 의해 결정된다. 보간 입력값(XI)는 간격(I1)에 2개의 하위 비트(b1-b0)를 포함하고, 간격(I2)에 4개의 하위 비트를 포함한 상보적인 상위 부분(MSP)에 의해 결정된다.

도 1의 테이블(TBL)은 도 4의 메모리(MEM)로서 수행된다. 도 1에서 도시된 보간기(INT)는 곱셈기(MUL)의 형태가 된다. 도 1에 도시된 출력부(OUT)는 도 4의 어드레스(ADD)의 형태가 된다.

사실, 도 4에 도시된 감마 보정 회로(GCA)는 간격(I1)을 4개의 세그먼트로 분리하고, 각각의 세그먼트는 4 개의 입력값을 구비한다. 이것은 간격(I2 및 I5)를 15개의 세그먼트로 분리하고 각각의 세그먼트는 16개의 입력값을 갖는다. 장치는 각각의 세그먼트의 보간에 독립적으로 영향을 준다. 상기 세그먼트는 보간 정확도가 간격(I1)에서 비교적 미미할 때 비교적 작다, 상기 세그먼트는 보간 정확도가 간격(I1)에서 비교적 클 때 비교적 크다, 그러므로, 더 효율적인 저장 공간의 요구없이, 도 3에서 도시된 종래의 근사값보다 더 높은 정확도를 획득하는 것이 가능하다.

도면 및 도면의 설명은 명시되어 있고, 본 발명을 한정하지 않는다. 첨부된 청구항의 영역의 다수의 대안은 명백해 진다. 결론적으로, 어떤 견해는 이 측면에서 만들어진다.

값을 표시하는 데는 많은 방법이 있다. 도 4는 입력값이 이진수 수의 수단에 의해 표시되는 가능한 경우를 도시한다. 이것은 또한 입력값을 10진수의 수단으로 표시하는 것을 가능하게 한다. 입력값이 표시되는 이러한 방법은 본 발명의 관련이 적다.

보간을 수행하는 많은 방법이 있다. 원칙적으로, 보간은 어떤 함수에 따라서도 만들어 질수 있다. 도 4는 선형 함수에 대라 수행되는 보간의 하나의 가능한 경우를 도시한다. 이것은 또한 예를 들면 3차함수에 따르는 보간을 수행할수 있는 가능한 경우이다 더욱이, 보간은 고정될 수 도 있고 변화할 수 도 있다. 도 4는 오직 테이블로부터 획득된 보간 계수의 함수로서 변화하는 보간 함수의 한가지 가능한 경우를 도시한다. 이러한 경우, 테이블에 보간상수를 저장하는 것은 필수적이다. 보간을 변화하게 만드는 많은 방법이 있다는 점에 주목한다. 예를 들면, 복수의 조정된 테이블 값에서 보간 계수를 유도하는 것은 가능하다. 이러한 경우 보간 계수를 테이블에 저장하는 것은 필수적이다.

테이블을 실현하는 데는 많은 방법이 있다. 도 4는 메모리 수단에 의해 실현되는 테이블의 한가지 가능한 경우를 도시한다. 대안적으로 테이블은 프로그램가능한 로직 회로에 의해 실현될 수 있다(프로그램 가능한 어레이 로직이라고 칭해짐).

입력값 간격을 정의하는 많은 방법이 있다. 도 4는 오직 2개의 간격이 정의된 가능한 경우를 도시한다. 이것은 더 큰 수의 간격을 정의할 수 있게 한다.

하드웨어 또는 소프트웨어의 아이템의 수단에 의해, 또는 둘의 결합된 수단에 의해 함수를 실현하는 많은 방법이 있다. 이러한 측면에서, 도면은 상당히 도식적이고, 각각의 도면은 오직 하나의 가능한 경우를 도시한다. 그러므로 도면 이 분리된 블록으로서 다른 함수를 도시한다면, 하드웨어 및 소프트웨어의 단일 아이템이 복수의 함수를 수행하는 사실을 배제한다. 이것은 또한 하나의 함수가 하드웨어 및 소프트웨어의 아이템의 결합에 의해 하나의 함수가 달성된다는 것을 포함하지 않는다.

청구항에 삽입된 어떤 참조 부호도 한정적인 방법으로 해석되지 않는다. 동사" 구비하다"는 청구항에서 다른 요소 및 단계의 사용을 배제하지 않는다. 부정관사(indefinite article)는 복수의 요소 및 단계의 사용을 배제하지 않는다.

본 발명에 따라, 종래의 기술에서 고정되어있었던 보간을 수행하는 데 이용되는 비트의 수는 변화한다. 이것은 보간이 덜 정확한 입력값 간격에서, 보간을 수행하기 위해, 비교적으로 작은 수의 하위 비트를 사용하는 것을 가능하게 한다. 동시에, 더 큰수의 하위 비트는 보간이 비교적으로 정확한 입력값 간격에서 사용될 수 있다. 이것은 이러한 간격에서 테이블에 대한 입력값을 형성하는 더 작은 수의 상위 비트임을 의미한다. 그러므로, 본 발명에 따라, 테이블은 종래의 기술보다 작아진다.

본 발명은 모든 입력값에서 정확도를 균일하게되게 할 수 있고, 더 작은 테이블에서 이득 적이라고 말할 수 있다. 본 발명에 따른 입력부는 종래 기술 장치의 입력부도다 덜 간단하다는 것은 사실이고, 마지막으로 언급된 입력부는 간단한 와이어링에 의해 형성된다. 그러나, 테이블의 크기의 감소는 일반적으로 덜 간단한 입력부의 가격을 보충하는 결과를 갖는다. 결과적으로 본 발명은 가격 감소를 가능하게 만든다.

Claims (3)

1. 감마 보정 함수(gamma correction function)((F):Y=F(X))에 따라 입력값(X)에 응답하여 출력값(X)을 공급하기 위한 감마 보정 회로를 구비한 이미지 처리 시스템으로서,

   상기 감마 보정 회로는,

   상기 입력값(X)으로부터 테이블 입력값(XT) 및 보간기 입력값(XI)을 유도하기 위한 입력부(INP);

   상기 테이블 입력값(XT)에 응답하여 테이블 값(YT)을 공급하기 위한 테이블(TBL);

   상기 보간기 입력값(YI)에 응답하여 보간값(YI)을 공급하기 위한 보간기(INT); 및

   상기 출력값(Y)을 획득하기 위해, 상기 테이블 값(YT) 및 상기 보간값(YI)을 결합하는 출력부(OUT)을 구비하는 이미지 처리 시스템에 있어서,

   상기 장치의 상기 입력부(INP)는,

   상기 입력값이 놓여있는 간격(I1, I2)를 나타내는 간격 식별(interval indication)(IND)을 공급하기 위해, 복수의 입력값 간격(I1, I2)을 정의하는 간격 검출기(DET);

   간격 식별(IND)의 함수로서 테이블 입력값(XT) 및 보간기 입력값(XI)을 형성하기 위한 입력값 형성기(IVC)로서, 상기 테이블 입력값(XT) 및 상기 보간입력값(XI)은 상기 입력값의 상위 부분(MSP) 및 간격 식별(IND)에 따르는 다양한 값의 보상적으로 하위 부분(LSP)에 의해, 각각이 결정되는 입력값 형성기(IVC)를 구비하는 것을 특징으로 하는 이미지 처리 시스템.
2. 감마 보정 함수((F):Y=F(X))에 따라 입력값(X)에 응답하는 출력값(Y)을 공급하기 위한 방법으로서,

   상기 방법은,

   입력값(X)으로부터 테이블 입력값(XT) 및 보간 입력값(XI)을 유도하는 단계;

   테이블 값(YT)를 획득하기 위해 테이블 입력값(XT)을 기본으로 하여 테이블(TBL)에서 찾는 작용을 달성하는 단계;

   보간값(YI)을 획득하기 위해, 보간기 입력값(YI)을 기본으로한 보간(INT)를 수행하는 단계; 및

   출력값(Y)을 획득하기 위해 테이블값(YT) 및 보간값(YI)을 결합하는 단계(OUT)를 구비하는 출력값 공급 방법에 있어서,

   복수의 입력값 간격(I1, I2) 사이에서 입력값이 놓여있는 간격을 검출(DET)하는 단계;

   입력값(X)이 놓여있는 간격의 함수로서 상기 테이블 입력값(XT) 및 상기 보간 입력값(XI)를 형성하는 단계(IVC)로서, 상기 테이블 입력값(XT) 및 상기 보간 입력값(XI)은 상기 입력값의 상위 부분(MSP) 및 입력값(X)이 놓여있는 간격(I1, I2)에 따르는 다양한 값의 보상적으로 하위 부분(LSP)에 의해, 각각이 결정되는 보간 입력값을 형성하는 단계를 구비하는 것을 특징으로 하는 방법.
3. 주어진 함수((F):Y=F(X))에 따라 입력값(X)에 응답하여 출력값을 공급하기 위한 장치로서,

   상기 장치는,

   상기 입력값(X)으로부터 테이블 입력값(XT) 및 보간기 입력값(XI)을 유도하기 위한 입력부(INP);

   테이블 입력값(XT)에 응답하여 테이블 값(YT)을 공급하기 위한 테이블(TBL);

   상기 보간기 입력값(YI)에 응답하여 보간값(YI)을 공급하기 위한 보간기(INT); 및

   상기 출력값(Y)을 획득하기 위해, 상기 테이블 값(YT) 및 상기 보간값(YI)을 결합하는 출력부(OUT)을 구비하는 출력값 공급장치에 있어서,

   상기 장치의 상기 입력부(INP)는,

   상기 입력값이 놓여있는 간격(I1, I2)를 식별하는 간격 식별(IND)를 공급하기 위해, 복수의 입력값 간격(I1, I2)을 정의하는 간격 검출기(DET);

   간격 식별(IND)의 함수로서, 테이블 입력값(XT) 및 보간기 입력값(XI)을 형성하기 위한 입력값 형성기(IVC)로서 상기 테이블 입력값(XT) 및 상기 보간 입력값(XI)은 상기 입력값의 상위 부분(MSP) 및 간격 식별(IND)에 따르는 다양한 값의 보상적으로 하위 부분(LSP)에 의해, 각각이 결정되는 입력값 형성기(IVC)를 구비하는 것을 특징으로 하는 출력값을 공급하는 장치.