CN1294787C - 用于安装电子元件的方法 - Google Patents

用于安装电子元件的方法 Download PDF

Info

Publication number
CN1294787C
CN1294787C CNB998141097A CN99814109A CN1294787C CN 1294787 C CN1294787 C CN 1294787C CN B998141097 A CNB998141097 A CN B998141097A CN 99814109 A CN99814109 A CN 99814109A CN 1294787 C CN1294787 C CN 1294787C
Authority
CN
China
Prior art keywords
electronic component
supporting body
chip
substrate
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998141097A
Other languages
English (en)
Other versions
CN1561656A (zh
Inventor
D·S·翁德日克
D·V·佩德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/205,502 external-priority patent/US20020004320A1/en
Priority claimed from US09/260,795 external-priority patent/US6627483B2/en
Application filed by FormFactor Inc filed Critical FormFactor Inc
Publication of CN1561656A publication Critical patent/CN1561656A/zh
Application granted granted Critical
Publication of CN1294787C publication Critical patent/CN1294787C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种用于安装电子元件的方法。在该方法的一个例子中，电子元件是靠着诸如承载体的框架之类的承载体的一部分放置的集成电路。该电子元件具有多个细长的弹性电接触件。将该电子元件固定在承载体上，将该承载体紧压在第一基板上，该第一基板具有多个电触头。在该方法的一典型例子中，电子元件是可在固定于承载体中的同时被测试的集成电路。该集成电路已从含有多个集成电路的一晶片上分成单个。

Description

用于安装电子元件的方法
技术领域
本发明总的涉及电子组件及其测试方法。更具体地，本发明涉及从最初的晶片至测试板、印刷电路板、以及/或最终的产品基板对芯片进行传送和处理的方法和装置。
背景技术
许多年来芯片规模封装的主题一直是本行业中的热点研究问题。一个非常有前景的技术包括将一小型弹性体固定在适当的基板上，并使这些元件在运行的装置和其他电路之间形成接触。用来制造用于微电子的弹性互连体以及用来将弹性接触体直接构造在半导体装置上的方法是已知的。一特别有用的弹性互连体包括一自由竖立的弹性接触体，该弹性接触体在一端固定在一电子装置上，并具有远离该电子装置的一自由端，从而容易地接触第二电子装置。例如，见第5,476,211号美国专利“Method for Manufacturing Electrical contacts，Using a Sacrificial Member”(“使用牺牲体来制造电接触体的方法”)。
具有安装在其上的弹性接触体的半导体装置可视为弹性的半导体装置。弹性半导体装置能够以两种主要方式中的一种与一个互连基板相互连接。可以永久地连接，例如通过将弹性接触体的自由端焊接在互连基板例如一印刷电路板的相应的接线端上。另外，也可以简单地通过对着互连基板推压弹性半导体装置以在接线端和弹性接触体的接触部分之间形成压力连接，从而可调换地连接于接线端。这样的可调换的压力连接可描述为弹性半导体装置的自我插接。制造带有弹性封装(MicroSpringTM接触体)的半导体的讨论可在1998年11月3日授权的第5,829,128号美国专利“Method of Mounting Resilient ContactStructures to Semiconductor Devices”(“将弹性接触结构安装在半导体装置上的方法”)中找到。使用和测试带有MicroSpringTM接触体的半导体的讨论揭示在1998年11月4日递交的名为“Socket for Mating with ElectronicComponent，Particularly Semiconductor Device with Spring Packaging，forFixturing，Testing，Burning-in or Operating Such a Component”(“与电子元件、特别是带有弹性封装的半导体装置相匹配、用于固定、测试、熔接(burning-in)或操作该元件的插座”)并转让给本发明的受让人的美国专利申请09/205,502中。
能够从与互连基板的压力连接状态移开弹性半导体装置在替换或升级弹性半导体装置的情况下非常有用，可简单地通过与弹性半导体装置形成可调换的连接获得一非常有用的目的。这对于暂时或永久地安装到一系统的互连基板上以熔接弹性的半导体装置或者确定该弹性的半导体装置是否达到其规格也是有用的。总的来说，这可通过与弹性接触体形成压力连接来完成。这样的接触具有依靠接触力等可松开的限制。
在一个典型的制造工艺中，晶片接受有限的测试以确定总体功能和晶片上的单个部分的失效。而后该功能良好的半导体部分或芯片被封装用于进一步熔接和更为全面的测试。封装工艺既昂贵又费时。
使用用于互连体的MicroSpring接触体提供了在位于晶片上时完全能够测试的芯片。测试晶片的一个较佳的方法是使它们分成单个，而后移动它们通过正在封装的装置上进行的或多或少的典型测试流程。一个关键的区别是芯片一旦从晶片上分成单个之后就被封装，但是目前的测试装备并不适于与此类装置一起使用。
为此，芯片级的部分或IC晶片一旦从最初的晶片上被切成小片之后就可放置到承载体中。而后承载体将芯片传送到测试板上以进行例如熔接测试。一旦承载体中的所有芯片通过检查，而后承载体可用来将芯片传送和安装到印刷电路板上或最终的产品基板上。
该承载体对于具有MicroSpring接触体或类似接触体的芯片特别有用。该承载体对于与具有合适连接机构的测试装置或最终产品形成接触的传统芯片也是有用的。具有MicroSpring接触体的测试装置或最终产品对于连接传统的芯片是特别有用的。
芯片级的承载体相对于现有技术提供了几个优点。第一，可以测试单个芯片，并且如果未通过测试可以将其替换。第二，芯片级的承载体可以结合能够跟踪单个芯片的跟踪机构，在承载体上储存相关信息以进行监控和跟踪。第三，在传送、储藏和使用过程中，芯片级的承载体使得能够容易地处理许多芯片并保护诸芯片及它们的弹性接触体。而且，承载体可以限制芯片上的弹性接触体在测试时的压缩量，该压缩量可以小于在随后的芯片的主要使用中所允许的压缩。压缩的限制可通过确定弹性接触体在测试阶段所允许的最大压缩的设计来获得。而后，对于实际的使用可采用不同的限制。该特征可以延长弹性体的“运行”寿命。
发明内容
为了克服现有技术中所存在的不足，本发明提供了一种用于安装电子元件的方法，所述方法包括：将所述电子元件靠着承载体的框架放置，所述电子元件具有安装在所述电子元件上的多个细长的弹性电接触件，所述多个细长的弹性电接触件延伸超出所述承载体的一表面；将所述电子元件固定在所述承载体上；将所述承载体紧压在第一基板上，所述基板具有位于所述第一基板的一表面附近的多个电触头，其中，所述细长的弹性电接触件将所述电子元件电连接至相应的所述电触头上。
在本发明方法的一特殊的例子中，当这些细长的弹性电接触件用于电连接时，框架的尺寸限定了对于各细长的弹性接触件的最大压缩限度。
附图说明
通过参考附图以举例方式进一步描述本发明，在附图中：
图1A是本发明的承载体组件的剖视图，该组件包括支承一芯片的一承载体以及将芯片固定在承载体中的一盖子。
图1B和1C示出本发明的一个较佳实施例。
图1D示出本发明的另一较佳的实施例。
图1E示出含有九个承载体的JEDEC托架，并示出将要附加到该托架上的第十个托架。
图2A是本发明的承载体的一个实施例的俯视图。
图2B是本发明的承载体的第二实施例的俯视图。
图3A是具有位于其内的诸孔的本发明的一盖子的一个实施例的俯视图。
图3B是具有位于其内的诸孔的本发明的一盖子的第二实施例的俯视图。
图4是是本发明的承载体组件的另一实施例的剖视图，该组件包括支承芯片的一承载体以及弹性锁定在所述承载体上并将所述芯片固定在所述承载体中的一盖子。
图5是图1A所示安装在测试板上并使用支脚的本发明的该实施例的剖视图。
图6A是安装在测试板上并使用薄垫片的本发明的另一实施例的剖视图。
图6B是安装在测试板上并使用薄垫片的本发明的另一实施例的剖视图。
图7是本发明的另一实施例的剖视图，其中承载体具有位于每个开口中的两凸缘，并且盖子具有向下延伸进入到开口中以将芯片固定在承载体中的一附加的部分。
图8是本发明的另一实施例的剖视图，其中承载体自身通过使用弹性锁、而不是盖子将芯片固定就位。
图9A是示出通过降低横过板的后部的一个臂来将本发明的承载体组件夹在板上的一方法的剖视图。
图9B是本发明的另一实施例的剖视图，其中通过弹簧加载的保持臂将承载体固定到负载板上。
图9C是本发明的另一实施例的剖视图，其中通过弹簧加载的螺栓将承载体固定到负载板上。
图9D示出本发明的一个特别较佳的实施例。
图10是示出将承载体组件安装到板上的另一方法的剖视图，其中承载体组件被首先安装到臂上，而后降低到板上的适当位置中。
图11是示出将图8所示的承载体组件安装到板上的一方法的剖视图。
图12A是本发明的一承载体组件的剖视图，其中板上的定位孔具有倾斜的前边缘，以致承载体组件滑入到适当位置中并通过越过板上的相应接触垫的芯片的弹性接触体产生擦拭动作。
图12B和12C示出包括弹性部分、相应的承载体、盖子和芯片的一测试板的侧视图和俯视图。
图13A是还包括位于承载体上的跟踪标签和位于芯片上的辨识标记的本发明的承载体的俯视图。
图13B是还包括位于承载体上的一跟踪标签和连接至电子存储装置的一连接部分的本发明的承载体的端视图。
图13C是示出用于多个承载体的一托架的立体图。
图14是示出包含在制造、传送和最终的使用过程中跟踪承载体和/或单个芯片的步骤中的流程图。
图15是示出包含在制作和利用本发明中的步骤的流程图。
具体实施方式
现描述通过测试和最终的应用来操纵集成电路(IC)芯片的一方法和装置。揭示了用于跟踪该芯片的一方法和装置。在以下的详尽描述中，列出了多个具体细节以更为完全地理解本发明。但是，也可以在没有这些具体细节的情况下实施本发明，这对于本领域的技术人员而言是显而易见的。在其它方面，众所周知的装置、方法、过程和单个元件没有详尽描述，只要不会不必要地使本发明的诸方面变得难以理解就行。
本发明提供了在从最初的晶片切割之后在测试过程中用来传送和跟踪集成电路芯片的承载体。本发明的承载体一般用来在测试中传送和支承芯片，并可被贴上标签以跟踪该承载体及其单个组成部分。本发明的承载体可用于具有焊接弹性、针孔弹性或压力弹性接触体的芯片。一旦完成测试，该承载体可被传送和安装在印刷电路板上以形成最终的基板外壳。
该承载体可用于根本没有弹性体的芯片，以与包括用来与芯片建立电接触的适当接触机构的测试或最终应用产品相接合。一个较佳的测试产品包括与本申请中详尽描述的位于硅片上的弹性体相类似的弹性的、自由竖立的接触体。一个较佳的最终应用产品包括相似的弹性体。
本发明的一总的实施例示出在图1A中。该承载体或较低的组成部分10被用来在芯片12的传送、测试和/或最终的应用中承载芯片12。承载体10一般是用有机材料例如聚合物制造并可使用注塑模制来形成的。在一个较佳的实施例中，将环氧玻璃层压材料切成一定的尺寸并加工成想要的形状。通过开口14将芯片12放置到承载体10中，在此它停靠在形成开口14的基部的至少一部分的衬里的凸缘18上。注意到开口14的壁较佳地是斜面以允许容易地将芯片12插入到开口14中。而且，注意在封装该芯片之前将该芯片放置到承载体中。即，没有围绕和保护芯片的外壳。在承载体10中测试之后，该承载体可作为芯片12的最终外壳。
芯片12的弹性部分16通过开口14向下延伸以在将来与测试板、印刷电路板或最终应用的基板外壳的接触垫形成电接触。弹性部分16延伸通过开口14并伸出凸缘18的下侧。弹性部分或接触体16一般是细长的弹性的电接触体。对此类弹性的电接触体的详尽讨论揭示在1999年2月2日授权给Eldridge等人并转让给本发明的受让人的第5,864,946号美国专利“制造接触末端结构的方法”中，该专利的内容通过引述结合在此。
注意高度H＝H1-H2给弹性部分16设置了最大的压缩界限。H1是从承载体10的底部至盖子20底部的尺寸，盖子20的底部是当弹性部分被压缩时芯片的顶部的位置。H2是芯片的厚度。需要考虑的另一因素是在特定的几何形状下，弹性部分将接触高出某些接触表面的接线端并处在开口14中。该情况下，在最大的压缩下确定最小的弹性部分长度时必须考虑接线端的厚度。
换言之，被压缩的弹性部分不会超过高度H。总体上，有三个特别需要注意的弹性部分高度-1)新产品或静止高度(例如30密耳)，2)用于测试的熔接高度(例如28密耳)，3)运行高度(例如25密耳)。在测试过程中尽可能不压缩弹性部分以保持弹性部分的寿命，即，保持弹性以在后面的操作中呈现最佳的性能。换言之，对于最后的操作，增加弹性部分的压缩是合乎需要的以确保良好的电接触，在最后的操作之前最小的压缩是合乎需要的。
图1B和1C示出图1A所示装置的分解的侧视图和俯视图。这些视图示出2×4布置的芯片，以及带有相应开口的盖子20。图1D示出本发明的另一较佳的实施例。该视图示出1×8布置的八个芯片、承载体10、盖子20和辐射体20A。在该分解的视图中，所示的固定销钉8的长度被放大以示出分解的视图。实际上，固定销钉8的长度能够将盖子20对着承载体10牢固地夹持就位，并对着板30固定住承载体10。
图2A和2B示出承载体10的俯视图，示出了承载体10中的开口14的可能性布置的两个例子。图2A是具有设置成两排各四个开口的八个开口的承载体10(对应于图1A所示承载体10的剖视图)的图示。图2B是另一布置，其中八个开口14a在承载体10中(该俯视图不直接对应于图1A所示的剖视图)定位成单个直线排。注意尽管图2A和图2B所示的是具有设置成直线方式的八个开口14的承载体10，但这并不是本发明的要求。相反，依据多个因素，设计选择承载体10中的开口14的实际数量、位置和方向。
再次参见图1A，一个盖子20(或帽盖等等)连接在承载体10上。对于该承载体，可用有机材料使用注塑材料的方法形成盖子20。在一个较佳实施例中，该盖子是用环氧玻璃层压材料加工成的。该盖子还可以包括一金属层以助于散热，并可以增加散热部分，例如安装在其上的翼片。该盖子可被视为一个保持体。注意任何保持体例如弹性锁(snap lock)、滚珠轴承、保持器、单个杆等等都可用来附加到盖子上以将芯片固定在承载体中。该保持体将通常被定位成当该芯片被放置在承载体中时机械地邻接芯片的后侧表面的一部分。
盖子20起到两个基本作用。首先，在传送过程中盖子20用来将芯片12固定在承载体10的开口14中。第二，当芯片12在测试或使用过程中承受加压时，盖子20提供顶靠芯片12的后侧的阻力。该加压来自推压芯片12和下面的基板例如测试板(见图5)的弹性部分的力。盖子20以几种机械连接方式中的任意一种连接在承载体10上。图1A中所示的是按扣(snap)壳体22B和按扣头部22B。按扣头部22A通过铆钉22固定在盖子20上。但是，也可以使用螺帽和螺栓或者一个夹子。图5和6B包含使用将两个部分固定在一起的弹性锁的一变型的另一实施例的图示。连接承载体10和盖子20的方法并不重要，只是确保这是一个暂时连接，在本发明的大部分(并非全部)情况下是有用的。暂时的连接允许在后面的时刻将盖子20取下来，例如在测试或使用之后取下芯片12时，或者允许取下和替换具体的芯片12时，或者允许替换盖子20自身时。
盖子20还可以包括暴露芯片12的后侧的一部分的开口24。在图1A中，示出了暴露芯片12的后侧的大部分并被定位成基本位于芯片12和承载体开口14的中心之上的单个开口24。图3A提供了盖子20的俯视图，示出位于每个芯片12之上的诸矩形开口24。注意，但是，开口24并不需要是矩形的或位于每个芯片之上的单个。例如，图3B示出盖子20a的可行的另一实施例，其中在承载体10中的每个芯片12之上具有两个椭圆形的开口24a。
尽管盖子20不需要具有开口并可以是实心的片状材料，但诸开口给本发明的承载体提供了几个优点。首先，诸开口24允许控制温度的气体直接传送到芯片12的后侧。在熔接测试中，控制温度的气体有助于保持恒定的所需温度。主要地，这允许改变芯片12的温度，因此可在不同的运行温度来评估性能。需要时可将热气体直接传送在芯片12的后侧以用于测试的目的。第二，开口24允许在测试时给芯片进行其它的连接。例如，一热电偶可用来监控每个芯片的温度，或者其它连接可用来在测试或运行时测量例如电阻。第三，开口24提供了接近每个芯片12的后侧的路径，从而可按照需要附加辨识标记ID(见图13)。例如，芯片12可被标上墨点以表示未通过测试。一部分可被标上标记以示出测试的结果，例如直接标上速度等级。可以施加产品的辨识信息例如生产商、批号等等。此外，条形码或其它机器可读的编码可印刷在每个芯片的后部以能够跟踪每个芯片12，或者带有编码的的磁性条可放置在芯片上(见以下对跟踪更详尽的讨论)。
现在请回到图1A上，用于将承载体10与盖子20相连接的按扣还用于提供支脚(stand off)26。在一较佳例子中，该支脚26是将按扣22B固定到承载体10上的紧固件的一部分。该支脚可被设计成固定到壳体10之中、或者以其它方式固定到该壳体上。
支脚26自承载体10的基座向下延伸至弹性部分16的下方，并用于在输送、存放或搬运期间为弹性部分16提供保护。例如，倘若在测试之前将承载体10下放在一平面上，则支脚26可防止弹性部分16受压。请注意，倘若采用除图1A中所示的按扣与铆钉22之外的、用于将承载体10与盖子20相连接的方法，例如采用未延伸通过两个构件的总长的螺钉、或者采用弹性锁，则可在制造过程中将支脚增设到承载体上、或者将其制成为承载体的一部分。图4示出了这样一种制造好的支脚，当利用弹性锁将承载体与盖子相连接时，该制造好的支脚可为弹性部分提供保护。
支脚还提供极为显著的第二功能，即有助于使承载体准确地定位在板上。在测试期间，将如图5所示的那样将承载体10安装在测试板30上。弹性部分16将被放置成与测试板30上的接触垫31相接触。当将承载体10安装到板30上时，重要的是要确保各弹性部分16与板30上的接触垫31对齐并接触。为此，测试板30上的定位孔32要与支脚26相配合。在这种方式中，当承载体10安装在板30上、且支脚26位于定位孔32中时，弹性部分16与板30的顶表面上的接触垫31相接触。在图5所示实施例的情况中，测试板30可具有诸孔32，该孔要比系芯片的最终包装的一部分的最终基板上的孔来得浅。这样，弹性部分在测试中的压缩程度要小于最终使用时的压缩程度。从图2A和2B中可以看到，在一较佳实施例中，以这种方式采用三组或更多的定位孔和相应的支脚，以便只一次就能准确对齐和装配。要注意，虽然图2A和2B中仅仅示出了三个支脚26，但根据需要易于增设更多的支脚。在图1B和1C所示的一特殊的较佳实施例中，两个偏置的定位孔即足以使管脚对齐。将对齐管脚13固定到位于板30的一侧的垫板13上。使承载体和盖子中的孔15与对齐管脚13对齐。在适度偏置的情况下，操作人员易于准确地对齐承载体。虽然可将承载体插入在相对的对齐管脚上，但该承载体也可与定位装置(fixture)明显偏斜，从而易于准确对齐。
图1E示出了一种标准的JEDEC托架，除其中一个槽敞露之外，在另九个槽中各设有一个承载体。图中所示的承载体10正准备插入到托架中去。
虽然采用支脚是较佳的，但本发明并不仅限于使用支脚。例如，如图6A和6B所示，还可采用薄垫片60，以便最大限度地防止弹性部分受压。此类薄垫片只能在测试期间使用，但不能在芯片的使用期间使用，以使弹性部分在测试中的压缩程度要小于使用时的压缩程度。当采用薄垫片60来取代支脚时，需要另一种装置来协助承载体在安装到板上时的定位和对齐。例如，可采用诸如双射光束之类的标准对齐技术，以识别弹性部分和接线端的位置，并将它们精确对齐。
图7中示出了本发明的第二实施例。在该第二实施例中，承载体70同时具有作开口76的衬里的第一凸缘72和第二凸缘74。芯片12通过开口76放下，并由第一凸缘72支承。盖子78具有向下装配到开口76中、且停靠在第二凸缘74上的延伸部分79。以这种方式，该延伸部分79用于将芯片12固定在承载体70中，并可克服对着芯片12的弹性触头所施加的压力。然而，要注意的是，该实施例还可有其它的变化形式，可去除目前的第二凸缘，取而代之以使延伸部分79停靠在芯片12的背面上。在本发明的一种实施例中，可采用具有不同高度的诸延伸部分的不同的角部，以使弹性构件在测试中的压缩程度要小于使用时的压缩程度。
图8中示出了本发明的第三实施例。图8示出了一种仅仅具有承载体而没有盖子的承载装置。取而代之的是，该承载体80具有用于将芯片12固定在开口84之中的弹性锁82。该弹性锁采用一种连接在承载体上的保持件的形式。当将芯片12下放到开口84中时，该弹性锁放宽，以允许芯片12通过。一旦芯片12完全下放到开口84中，则弹性锁82就返回至其原有位置，并将芯片12锁定在位。通过操纵设备可将弹性锁保持在“打开”位置上、以使芯片易于进入承载体，然后，移动到“闭合”位置、以便将芯片保持在位。本发明的该实施例可有利地去除若干零件和制造过程中的若干步骤。然而，由于芯片12的背侧未被完全支承，因而当受到压力时，硅芯片12会弯曲变形而损坏。测试芯片、芯片的尺寸、弹力、材料的强度等的具体选择将影响到该设计对于某种应用的适用性。
一旦将各种不同的实施例设置在板上，必须将承载体组件(包括承载体、芯片和盖子)牢固地连接在板上。该连接可由若干种方式中的任何一种来实现。在众多较佳实施例中，这种连接并不是永久的，这样该承载体组件就可被释放和拆除。要注意，在一个板上可以安装单个或多个承载体。
图9A中示出了一种用于将承载体组件连接到板上的一较佳实施例一蛤壳设备(clamshell)。支承臂90位于该板的一侧边缘处。铰接臂92自支承臂90延伸过承载体组件94的整个背侧。一旦将承载体组件设置在板30上，该铰接臂92就下降，以便其越过承载体组件94的整个背部平放。一旦铰接臂92下降，则它就与位于承载体组件94的相对侧上的第二支承臂93卡合到位，该第二支承臂96具有可牢固地保持铰接臂92的接纳弹性锁98。铰接臂92相对于承载体组件94的尺寸以及铰接臂的数量主要取决于承载体组件94的尺寸。举一个例子，一种铰接臂92可固定单个承载体组件94，而另一种铰接臂92则可固定几个承载体组件。
请参阅图9B，一铰接盖将芯片固定在一载板上的适当位置上。壳体91包含有用于芯片12的开口，该壳体的结构与例如结合图7所详细描述的承载体的结构极其相似。顶部92A可转动地铰接于壳体91。当处于打开位置时，它易于插入芯片12。当处于闭合位置时，它用于固定芯片12。它可由锁闩93固定在闭合位置上。例如可用螺钉将壳体91以永久性或半永久性的方式从板30的相对侧固定在该板上(未图示)。这尤其适用于在早期研究阶段中测试数量有限的芯片。
图9C示出了将承载体固定到板上的另一种方法。每一根支柱90B支承一个对着承载体枢转、以便将该承载体固定到板30上的臂92B。该臂92B处于扭转弹簧(未示出)的张力下，因而保持对承载体施加压力。该弹力足以将承载体保持在位，但可由将承载体设置在板上的操作人员所克服。
如图10所示，可清楚地看到，无须将承载体组件104首先设置/安装在板30上。取而代之的是，在一种实施例中，可(籍由某些非永久性的机械装置)将承载体组件104本身安装在臂102上，然后下降，直到承载体组件104相对于板30处于准确的位置上为止，接着，该臂102由第二支承件106的弹性锁108卡合到位并固定。
可连同图8中所示的上述第三实施例(即，一种利用弹性锁而非盖子来固定芯片的承载体)一起来采用上述设计的一种变化形式。图11示出了一种具有装配到开口84中的延伸部分115的臂112。当芯片处于压力之下时，这些延伸部分115提供所需的支承和抵抗力，它们可防止芯片因弯曲变形而受损。在具备上述蛤壳设备的情况中，臂112下降，直到其由第二支承件116的弹性锁118卡合到位并固定为止。
可以包含在本发明各种实施例中的另一个特点是允许弹性触头具有当承载体组件安装在测试板上时、横扫整个着落(或接触)垫的擦拭动作。当在两个电子元件之间进行任何连接时，它通常有利于使其中一个相对于另一个移动，以便这个电子元件与另一个电子元件滑动接触。这样往往能去除可能会给良好的电连接带来影响的残屑。因此，允许在测试期间、用所焊接的弹性部分进行擦拭的能力是一个显著的优点。
在测试期间，擦拭动作通常是因弹性部分的压力连接所固有的，但焊接连接的弹性部分并不是必要的。用于压力接触的弹性部分的较佳的弹性形状包括一种几何形状，以便直接朝向支承基板的弹性部分的压缩(倘若该基板处于XY平面，则该压缩沿Z轴)会使弹性部分的接触区域侧移，即具有一个XY分量。这样就会引起横扫通常多少有些呈平面状的接线端面的擦拭动作。用于焊接连接的弹性部分、或者针孔连接的弹性部分的较佳的形状可不具有大量或者任何压缩时的XY移动。
图12A示出了一种实现擦拭动作的方法。在该实施例中，板120上的定位孔122可略有所变化，以便它们具有倾斜的前端边缘124。当承载体组件置于定位孔122的前端边缘124的上方、且下放到适当位置时，支脚128在到达定位孔124中的一固定静止位置之前，先沿着该倾斜的前端边缘124下滑。承载体组件126的该滑动会使接触用的弹性部分触及板120上的接触垫而横扫擦拭该接触垫。该擦拭动作能在接触用的弹性部分与接触垫之间建立更佳的最终电接触。
另一种实施例(未图示)具有大致位于供承载体相对于板移动之用的板的平面内的一种图案的不同定位孔。当承载体开始与板接触时，该承载体在该定位孔中移动，从而进行擦拭动作。当通过一处理器来定位该承载体时，可直接对作为装载过程的一部分的侧向运动编程。
到目前为止，讨论已集中在用于芯片的承载体上，其中该芯片包含有弹性部分。然而，相同的原理也同样适用于其中的测试板或最终的包装设备包含有弹性件的设备和方法。请参阅图12B和12C，并将它们与图1B和1C作比较，载板30A可制备有弹性件。题为“用于电子元件的插座和连接电子元件的方法”的美国专利5,772,451号中详细描述了一种用于将弹性件安装在此类板上的较佳的方法。该专利揭示了将弹性触头固定到一适当的基片上。该基片可包含有诸如焊珠之类的、与弹性件相对的触头，并接着软熔(reflow)，以便连接到诸如印刷电路板之类的基板上的接线端上。采用本文中的此类元件，基片125可制备有弹性件127，并被设置成与图示的半导体芯片上的接线端相接触。一种实施例是将焊珠123设置在与弹性件127相对的基片125的侧面上。这些焊珠可例如通过软熔固定在板的接线端上。这些弹性件可开始与芯片相接触，以供芯片测试或其它操作之用。当需要时，可将基片125从板上拆除，以达到更换、修缮或其它目的。可增加支脚26的高度，以便在测试期间设定准确的弹性张力。相应地，倘若在成品中采用一类似的承载体，则可提供如图12B所示的弹性连接，其中适当的支脚用于适当的连接。
可将芯片放置在承载体中，并如在这揭示内容中所述的那样进行管理。这样，即使不具有弹性部分的传统的芯片也能以与上述用于带有弹性部分的芯片的极为相同的方式来操纵、测试和使用。
通过使用跟踪装置可进一步改进本发明。例如，如图13A所示，在承载体130中可增设一跟踪机构。任意地，可将标识符ID施加到位于承载体130之中的芯片12的背侧上。跟踪承载体、以及获知支承于其中的芯片在任何给定时间上的所发生的情况的能力提供了优于现有技术的若干优点。通过在承载体上设置跟踪标记、并记录涉及增设到承载体上以及/或者卸离承载体的各芯片在任何给定时间上的信息，用户可对芯片上的信息进行存取，该信息包括它所来自的具体晶片、以及甚至包括特定制造商的晶片的特定制造批量(lot)。虽然跟踪能力存在于晶片级别上，但目前尚未能获得存在于芯片级别上的此类跟踪能力。然而，通过在本发明的承载体上设置跟踪标记，可保持芯片级别上的信息。
如图13B所示，可将跟踪标记有利地设置在承载体的侧面上，这样即便盖子在位也能看到该跟踪标记。另外，例如另一种方法，承载体可装配有诸如EEPROM(电可擦可编程序只读存储器)之类的可编程装置。图13B中示出了与一EEPROM之间的连接。
首先，将跟踪标记或标识码施加到承载体上(参见图14中的流程框图)。然而，要注意的是，可在将芯片装载到承载体上之后，将跟踪标记施加到承载体上。将晶片切成小片。当将各个芯片装入到承载体中时，涉及那芯片的信息被储存在承载体上的跟踪标记中。该信息可包括(但不仅限于此)：识别出形成该芯片的特定晶片的信息、识别出特定批量的晶片中的一特定半导体晶片的信息、识别出形成该晶片的一具体晶片加工批量的信息、以及芯片在晶片上的位置。跟踪标记可包括条形码、或者储存在位于承载体上的、诸如磁性媒体或半导体存储装置之类的存储装置中的编码。
这种处理在一特殊的较佳实施例中甚至更有功效。照常执行晶片的探查。注意甚至在基本测试中就被淘汰的部分。对于适于变型的装置而言，可在此时更改这些部分。例如，许多的储存装置均制有多余的子单元。初步测试识别出通过或者淘汰的子单元，自动化设备可选出适当的功能单元组，这样总体上装置将性能正常。在这些部分上能够跟踪任何数量的信息，从仅仅注意到失效到在装置是起作用的单元上进行记录，以及对制造可以有用的任何其它信息。正如再一个例子，在许多制造情况中，在一半导体晶片的否则是无用的部分制造测试部分。这些区域包括划线区域，或者是在晶片附近的无用部分。关于这些测试单元的信息与关于在该晶片上发现的装置的信息一起保存在数据库中。
在半导体制造中的很多不同的加工步骤很可能在一晶片的不同区域有某种程度的变化。要特别注意使这些变化减少到最低程度，但是对于在一晶片的不同区域中某些范围的部分很可能有稍许差别。当各个芯片从晶片上分离和进行测试以及其它使用时，跟踪单个芯片的标识，能够再构造一晶片图，显示对于一晶片的任何区域的某一芯片以及它的附近芯片的任何所需测试的结果。以及能够检测和评价各批量晶片的变化。至今，由于在复杂的大批量制造的环境中诸部分的标识简直变得太艰难而不能监测，因此此类跟踪是极其困难的。
对于在制造中运行一加工过程，该信息能够是极有价值的。一旦从测试搜集的信息是可实用的，就可用于制造车间。在一自动系统中，能够建立临界值，它对不合技术规格的加工触发警报装置，立即通知制造车间。当使用目前的系统时，在这反馈系统中至少有两个主要优点。首先，在晶片被切割之后能立即测试晶片，从制造释放到得到第一此测试结果的时间间隔最短。但是这与利用目前加工过程至少几天和通常几周相比较，虽然这通常将是很少几天，它能在仅仅几小时内完成。第二大优点是依靠跟踪每个芯片的标识，能够再构成一晶片图。图中测试结果显示了相对晶片上的位置的任何类型的变化，这信息对制造车间证实在制造期间、在晶片的所有区域是一致的可以是很有价值的。在能够评价一加工的早期样品和能够适当改进相同加工的后来比例方面，这迅速的时间响应(快速反馈回路)是特别有价值的。
现在回到较佳实施例，在测试和最初的装置修理之后，自动设备切割晶片。处理设备将被选择的芯片放入一承载体内。如在一制造数据库内，跟踪关于在一特定晶片上的一特定芯片的特定位置的信息。例如，一组八个芯片可以装载在图2A的承载体中。依靠跟踪在承载体中的诸特定位置，这足以使制造数据库跟踪承载体识别信息和每一芯片在承载体中的位置。
如上述指出，可以用许多方式标记承载体。一特别较佳的标记是一条形码或者沿着承载体的侧边、甚至在一盖子位于一承载体之上时能够被自动处理装置和操作者阅读的一位置印制的其它机械宽度的代码。另一个特别较佳的标记包括在承载体中的EEPROM装置。自动处理设备能够将关键信息送入EEPROM。该设备也能够从EEPROM阅读信息。这可以是如与制造数据库连接的一特定标识码那样简单。
这组承载体可以处于一托架内。能够用与承载体很相类似的方式标记一托架。较高数量级的编组是很适用的，如在一车内的托架的编组方面。根据在一承载体中的芯片数量和诸部分的尺寸，一晶片可以分成诸单个芯片，芯子填充在较小数量的托架内的诸承载体内，例如5到10的数量级。根据一生产运行的规模，例如25个晶片的一批量，那么将占据大约125到250个托架。
参阅图13C，托架130可以装有一系列沟槽131，每个沟槽容纳一承载体。托架130的一前边缘包含标记132。该托架支承可编程的装置134，适当地是一EEPROM，并带有用于自动处理设备接触的、易于达到的连接133。如果需要，该标记能够是用于操作者和机器可扫描的一引导装置。可编程的连接允许进入电跟踪装置。
一个识别标记也可以施加于每个芯片自身。通常，在芯片装入承载体之后，这一识别标记将被施加到芯片的背侧(与弹性触头相对的一侧)，其中标记通过承载体中的一孔口施加，或者可以在芯片放入成套之前施加。在芯片上的识别标记可以包括表明一测试过程的成功或失败的一墨点、一唯一的或半唯一的标识号、包含关于那具体芯片过去情况的较特殊的信息的条形码，或者其它有用的信息。正如一个例子，一批量中的一系列芯片能够用顺序的、唯一的识别信息标记。一单独的批量可以利用相同的标识信息，但是可以用其它方法，例如在制造厂内的时间、在一外部承载体中的某个位置等与第一批量相区别。如在一具体例子中，可以利用16位信息跟踪一批量中的芯片，可以利用较高数量级位数的某些数量级较大的产品组。
可以编排本发明的设备并以各种方式使用(举一例子，请参见图15的流程图)。例如，可以将芯片装载在一承载体内，并用一保持件固定在承载体内，形成一承载体组件。然后可以将该承载体组件定位在一板上，然后例如用一夹子将它固定下来。或者，可以将承载体组件安装在夹子上或连接机构上，然后当它被固定/锁定在适当位置时，被定位在板上。或者承载体组件首先安装在板上，随后在其中装载和固定芯片。存在有在承载体组件的编排和它在一测试板或一最终基板处壳上安装方面所跟随的步骤上的其它变化。本发明并不要求在本发明的编排方面遵循该步骤的一特定的顺序。

Claims (27)

1.一种用于安装电子元件的方法，所述方法包括：
将所述电子元件靠着承载体的框架放置，所述电子元件具有安装在所述电子元件上的多个细长的弹性电接触件，所述多个细长的弹性电接触件延伸超出所述承载体的一表面；
将所述电子元件固定在所述承载体上；
将所述承载体紧压在第一基板上，所述基板具有位于所述第一基板的一表面附近的多个电触头，
其中，所述细长的弹性电接触件将所述电子元件电连接至相应的所述电触头上。
2.如权利要求1所述的方法，其特征在于，所述电子元件是集成电路。
3.如权利要求1或2所述的方法，其特征在于，所述方法还包括：
在将所述电子元件靠着所述框架放置之前，先将所述多个细长的弹性电接触件安装在所述电子元件上。
4.如权利要求3所述的方法，其特征在于，还包括：
在将所述多个细长的弹性电接触件安装在晶片上的电子元件之后，使包括所述电子元件的所述晶片分成单个。
5.如权利要求4所述的方法，其特征在于，所述固定包括将一顶部放置在所述承载体上。
6.如权利要求4所述的方法，其特征在于，当所述细长的弹性电接触件用于电连接时，所述框架的尺寸限定了对于所述各细长的弹性接触件的最大压缩限度。
7.如权利要求6所述的方法，其特征在于，所述第一基板是用于测试所述电子元件的测试电路板。
8.如权利要求6所述的方法，其特征在于，所述第一基板是用于使用所述电子元件的最终包装。
9.如权利要求6所述的方法，其特征在于，所述电子元件是靠着所述框架放置的，而不具有用于所述电子元件的一分离的包装。
10.如权利要求5所述的方法，其特征在于，所述顶部呈平面状。
11.如权利要求5所述的方法，其特征在于，所述顶部包括自所述顶部的一表面突出的一个部分，所述部分被构成为紧压在所述电子元件的一表面上。
12.如权利要求6所述的方法，其特征在于，所述细长的弹性电接触件在所述电子元件的测试中的压缩程度要小于测试后使用时的压缩程度。
13.如权利要求6所述的方法，其特征在于，还包括：
使所述承载体相对于所述第一基板对齐。
14.如权利要求13所述的方法，其特征在于，所述承载体包括多个第一部分，并且所述第一基板包括多个第二部分，所述第二部分被构成为与所述多个第一部分唯一匹配，以使所述承载体相对于所述第一基板自动对齐。
15.如权利要求14所述的方法，其特征在于，所述多个第一部分自所述承载体的所述表面突出，所述表面面对所述第一基板，并且所述多个第二部分是位于所述第一基板上的接纳结构，所述接纳结构用于接纳所述第一部分。
16.如权利要求15所述的方法，其特征在于，所述多个第一部分自所述承载体的延伸长度要大于所述多个细长的弹性电接触件的延伸长度，籍此，所述多个第一部分将早于所述多个细长的弹性电接触件先触及平面，从而当所述承载体不紧压在所述第一基板上时，保护所述接触件。
17.如权利要求4所述的方法，其特征在于，所述电子元件是通过下列方式固定在所述承载体上的：
用连接在所述承载体上的保持件来固定所述电子元件的第一侧面；所述框架固定所述电子元件的第二侧面，所述第二侧面与所述第一侧面相对，所述多个细长的弹性电接触件安装在所述电子元件的所述第二侧面上。
18.如权利要求17所述的方法，其特征在于，所述保持件机械毗邻所述电子元件的所述第一侧面的至少一部分，所述框架机械毗邻所述电子元件的所述第二侧面的至少一部分。
19.如权利要求18所述的方法，其特征在于，所述保持件包括至少一个开口。
20.如权利要求19所述的方法，其特征在于，还包括：
在将所述电子元件固定在所述承载体中之后，通过所述保持件中的所述至少一个开口在所述电子元件上制作标记。
21.如权利要求20所述的方法，其特征在于，所述标记体现出涉及所述电子元件的测试结构的信息。
22.如权利要求21所述的方法，其特征在于，所述测试包括所述电子元件的熔接测试。
23.如权利要求4所述的方法，其特征在于，还包括：
将来自所述电子元件的热量传递至所述承载体上的热量传递媒体。
24.如权利要求18所述的方法，其特征在于，所述保持件包括用于传递来自所述电子元件的热量的开口。
25.如权利要求18所述的方法，其特征在于，所述保持件包括用于测量所述电子元件的温度的探头。
26.如权利要求18所述的方法，其特征在于，所述承载体靠着所述第一基板安装，然后，将所述电子元件靠着所述框架放置，接着，将所述电子元件固定在所述承载体上。
27.如权利要求18所述的方法，其特征在于，将所述电子元件靠着所述框架放置，然后，将所述电子元件固定在所述承载体上，接着，将所述承载体紧压在所述第一基板上。
CNB998141097A 1998-12-04 1999-12-03 用于安装电子元件的方法 Expired - Fee Related CN1294787C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/205,502 US20020004320A1 (en) 1995-05-26 1998-12-04 Attaratus for socketably receiving interconnection elements of an electronic component
US09/205,502 1998-12-04
US09/260,795 US6627483B2 (en) 1998-12-04 1999-03-01 Method for mounting an electronic component
US09/260,795 1999-03-01

Publications (2)

Publication Number Publication Date
CN1561656A CN1561656A (zh) 2005-01-05
CN1294787C true CN1294787C (zh) 2007-01-10

Family

ID=26900481

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998141097A Expired - Fee Related CN1294787C (zh) 1998-12-04 1999-12-03 用于安装电子元件的方法

Country Status (6)

Country Link
EP (1) EP1145612B1 (zh)
JP (1) JP3648455B2 (zh)
CN (1) CN1294787C (zh)
DE (1) DE69924152T2 (zh)
TW (1) TWI241870B (zh)
WO (1) WO2000035262A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001279137A1 (en) * 2000-08-07 2002-02-18 Formfactor, Inc. Heat spreading die cover
US6580613B2 (en) * 2001-07-17 2003-06-17 Infineon Technologies Ag Solder-free PCB assembly
US6764869B2 (en) 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module
DE102004037656B4 (de) 2004-08-03 2009-06-18 Infineon Technologies Ag Elektronikmodul mit optimierter Montagefähigkeit und Bauteilanordnung mit einem Elektronikmodul
JP4458077B2 (ja) 2006-08-21 2010-04-28 ヤマハ株式会社 検査用チップソケット
TW201126819A (en) * 2010-01-25 2011-08-01 Jin-Wen Chen Jigs and fixtures for electronic components
CN101854788A (zh) * 2010-03-02 2010-10-06 鸿富锦精密工业（深圳）有限公司 电子装置及其双头卡扣
US9850932B2 (en) 2010-03-10 2017-12-26 University Of Maine System Board Of Trustees Method for retaining a device to a substrate
TWI467589B (zh) * 2010-03-31 2015-01-01 First Byte Technology Co Ltd 雙列直插式記憶體模組之測試系統及其測試用之記憶體單元及其溫控夾
CN104685986B (zh) * 2012-09-27 2017-07-04 富士机械制造株式会社 元件供给装置
US9772373B2 (en) * 2014-03-25 2017-09-26 Advantest Corporation Handler apparatus, device holder, and test apparatus
CN106298688B (zh) * 2015-05-28 2018-11-06 台达电子工业股份有限公司 封装型功率电路模块
JP6809978B2 (ja) * 2017-04-28 2021-01-06 株式会社アドバンテスト 電子部品試験装置用のキャリア
DE102018206546A1 (de) 2018-04-27 2019-10-31 Bayerische Motoren Werke Aktiengesellschaft Verfahren zum Transportieren und Installieren eines elektronischen Geräts sowie wiederverwendbares Transport- und Montagemodul
JP7281250B2 (ja) 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
US11800695B2 (en) * 2019-11-14 2023-10-24 Google Llc Memory insertion machine
RU202225U1 (ru) * 2020-03-06 2021-02-08 Акционерное общество "Уральский электромеханический завод" Контактное устройство для электроизделий со штырьковыми разъемами

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US5820014A (en) * 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
CN1195964A (zh) * 1997-04-07 1998-10-14 阿尔卑斯电气株式会社 电子装置以及电子装置的测定方法
US5832601A (en) * 1993-11-16 1998-11-10 Form Factor, Inc. Method of making temporary connections between electronic components

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US5820014A (en) * 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5832601A (en) * 1993-11-16 1998-11-10 Form Factor, Inc. Method of making temporary connections between electronic components
CN1195964A (zh) * 1997-04-07 1998-10-14 阿尔卑斯电气株式会社 电子装置以及电子装置的测定方法

Also Published As

Publication number Publication date
TWI241870B (en) 2005-10-11
JP2003523073A (ja) 2003-07-29
DE69924152T2 (de) 2006-04-27
EP1145612A2 (en) 2001-10-17
WO2000035262A2 (en) 2000-06-15
DE69924152D1 (de) 2005-04-14
EP1145612B1 (en) 2005-03-09
JP3648455B2 (ja) 2005-05-18
WO2000035262A3 (en) 2002-10-24
CN1561656A (zh) 2005-01-05

Similar Documents

Publication Publication Date Title
CN1294787C (zh) 用于安装电子元件的方法
CN1178271C (zh) 传送和跟踪电子元件的方法和装置
US6627483B2 (en) Method for mounting an electronic component
US5570032A (en) Wafer scale burn-in apparatus and process
TWI411791B (zh) 測試單粒化晶粒的設備與方法
KR101176858B1 (ko) 인지된 양호한 다이를 산출하기 위한 테스트 방법
KR100596819B1 (ko) Ic 디바이스 전기적 테스트 방법 및 복수칩 ic 디바이스 제조 방법
CN101821634A (zh) 多部位探针
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
US20040032273A1 (en) Methods and apparatus for testing and burn-in of semiconductor devices
US20070054514A1 (en) Socket measurement apparatus and method
CN1257209A (zh) 小间距接触装置
TW526599B (en) Heat spreading die cover
Criscuolo Using silicon contacts to test and burn-in flash memory, microprocessors, and FPGAs
Schueller et al. Design of a Low‐cost Wire Bond Tape Ball Grid Array Package
Huang Yield estimation for surface mount area array devices
Torok et al. Mechanical Stress Analysis and Evaluation of Hybrid Land Grid Array Attached Large Form Factor Organic Modules
CN109729737A (zh) 检查系统的调节方法及其使用的辅助器件
CN103575935A (zh) Jtag下载治具
CA2343348A1 (en) Contact column array template and method of use

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070110

Termination date: 20111203