CN1294410A - 半导体制造设备 - Google Patents

半导体制造设备 Download PDF

Info

Publication number
CN1294410A
CN1294410A CN00130084A CN00130084A CN1294410A CN 1294410 A CN1294410 A CN 1294410A CN 00130084 A CN00130084 A CN 00130084A CN 00130084 A CN00130084 A CN 00130084A CN 1294410 A CN1294410 A CN 1294410A
Authority
CN
China
Prior art keywords
wafer
processor
processing
semiconductor manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00130084A
Other languages
English (en)
Inventor
山田惠三
辻出徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ONMASUKI ELECTRONICS CO Ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1294410A publication Critical patent/CN1294410A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种半导体制造设备,包括:数据储存单元,储存晶片处理的历史数据;目标值存储单元,储存半导体制造设备的加工目标值;识别单元,识别由预处理器提供的晶片;处理器单元,确定对于晶片的处理条件;输送单元,从识别装置向晶片处理器输送晶片;控制器单元,根据晶片处理条件控制晶片处理器;确定单元,确定晶片是好是坏;其中,根据确定单元获得的结果,处理器单元确定是否再次进行晶片的加工,在需要时再次设置处理条件。

Description

半导体制造设备
本发明涉及半导体制造设备,具体涉及与一系列用于制造半导体产品的工艺有关的半导体制造设备。
常规的半导体制造集中在批量生产种类较少的器件,主要是存储器和通用逻辑产品。目前,用于生产特定类型的器件、构成系统的产品如ASIC(它们是专门设计用于实现某些客户所需要的应用或是提供客户提出要求的产品)的少量作业只能在用于批量生产标准器件的处理间隔中进行。但是,近来已经开发出了硅上系统布局,整个系统安装于单个芯片上的产品类型的产量在逐渐增加。一般没有安装存储器的半导体产品,即在逻辑器件上安装存储器的产品,如果将整个系统安装在单块芯片上,就需要在相同芯片上安装逻辑电路和存储器的技术。
对于目前半导体器件的制造而言,当重点在少量产品的生产上时,由于衬底尺寸的扩展和布线尺寸的减小,可以从单个衬底获得的芯片数目增加,从而有助于降低生产成本。这样,目前衬底的尺寸达到300mm,而作为所开发用于减小布线尺寸的装置的结果,所有的公司现在都能实现0.18微米以下的布线尺寸。
对于ASIC,门阵列器件和单元库器件是主要的生产类型,元件库可以公用,而对于门阵列器件,布线必须被安排成可以满足各种客户的需要。
对于门阵列ASIC,使用公共库并且只有布线必须被安排以便提供满足客户需求的设计;但是,因为对于小型设计,可以有很大的灵活性,而随着系统尺寸的增加,在制造能够提供客户所要求性能的器件中遇到的困难也会增加。这样,人们发现当设计ASIC时,必须采用单元库器件,但是尽管单元库器件可以公用相同的库,对于这种ASIC,设计者仍必须从最初开始。
尽管有些ASIC产品通过采用批量处理的方法制造,通常情况下,ASIC是为单个客户特别制备的,这与通用产品不同,从而只有少数几种这类器件需要批量处理。
在用于制造半导体器件的普通过程中,将数十个硅基底作为必须在每个步骤中处理的一组(通常称为一批或一批次,后面将称为一批)。
在小规模生产遇到的产品类型中,是通过仅采用单晶硅衬底作为一批来满足需要的。在这种情况下,在制造过程中通常将几个衬底作为一批。
对于大规模的生产来说,每个月至少要将用于一种产品类型的1000件硅衬底(20至25批)送到生产线上。
在制造半导体时,执行将杂质扩散至衬底中的工艺和布线工艺是主要的操作,而用于进行部分扩散的光刻工艺和腐蚀工艺是辅助的操作。
在工艺过程中由于例如过度或不好的腐蚀会造成失败。这种现象的发生是由于腐蚀条件的差异,或是由于淀积的膜过厚或过薄造成的。
特征故障是由于在扩散工艺中所达到的杂质实际密度或深度与设计值的差异造成的,或是由于因为布线太粗在布线之间电容的增加或者是由于布线太细使电阻增加而造成的。
一般而言,这些故障大致分为系统故障和随机故障。
对于大规模生产的少数几种器件来说,为了防止在个别过程中的故障,要每隔几批或逐批地监测与设计的中心值的偏差。因此,对于重要的过程,在每批之前要检验几个监测衬底,或是在它们沿生产线运送时被加到和用批次中并被处理。但是,随着衬底尺寸的增加,对于用批量单位集中生产半导体器件来说,系统不久就会变得太大,而一批当中的变化就无法接受了。因此,采用对于个别衬底的处理(此后称为单晶片处理)的生产系统的情况在增加。在这种情况下,对每批采用监测衬底并进行检验。
作为布线尺寸减少的结果,存在这样一个问题,即由颗粒(灰尘)污染造成的故障增加,而由于在加工过程中检验的操作是造成灰尘污染的原因,上述方法已逐渐不再使用。
目前的半导体生产工艺是通过使用称为加工管理片的薄片来进行的。在薄片上写上一系列的处理。加工管理片的各项说明了加工对象(例如一微米厚的热氧化膜)以及从包含在加工条件和结果的关系表中选择的加工条件(例如在1400度按1∶1的比率流氧化两小时)。当在与用于制备一处方(recipe)的初始状态相同的初始状态、以及所用设备的状态与用于制备该处方的设备状态相同的条件下对晶片进行实验时,相应地可获得相同的结果。
但是,半导体生产工艺包括许多步骤,而晶片个体都有它们自己的加工历史。这样,用于处理的晶片的初始状态不总是与用于制备处方的晶片相同。
此外,内部温度、残留气体密度、真空水平、加载的能量大小、以及在设备的内壁上积累的外部物质随着加工晶片的数量、同时处理晶片的数量以及图形形状的增加而逐渐改变。因此,相对于设备的处理能力,即使当加工是在与标准处方所规定的条件相同的条件下进行的,所得到的结果一般也是不同的。这样,尽管如果电路裕量很大,也可以生产高质量的产品,而如果包括高速运算电路,电路裕量的大小被减小,即使有很小的加工误差,也会产生故障。
而且,由工艺所产生的结果只有在对最终产品进行电气测试之后才能评价,这种最终产品是已安装了芯片的封装,从而需要延长时间段来发现故障。
这样对于使用大规模生产来制造的产品来说,因为在能够得到评价结果之前采用了一个过程来处理大量的批次,就会发生很多的故障。
而对于例如ASIC这样的产品来说,使用了小规模的产量,产品不能按时地交给客户。
此外,因为制造设备和检查设备当前安装在不同的位置,必须有一些人来根据检验结果选择晶片,并将它们传递给下一加工设备。因此需要熟练的人员进行这种分检,而向远处运送晶片则为粘附上灰尘提供了更多的机会。
因此,本发明的一个目的是提供一种半导体装置,其中检验设备、制造设备、晶片分检功能和晶片传送设备自动对其进行一系列的坐标处理,以生产与目标相一致的产品。
为了实现上述目的,对由执行预备处理的预处理器提供的一组晶片执行预定处理的半导体制造设备包括:
数据储存装置,用于储存从预处理器收到的晶片处理历史数据;
目标值存储装置,用于储存半导体制造设备的处理目标值;
识别装置,用于识别由预处理器提供的晶片;
处理器装置,用于采用晶片处理历史数据和处理目标值,确定对于由识别装置所识别的晶片的处理条件;
输送装置,用于从识别装置向晶片处理器输送晶片;
控制装置,用于根据由处理器装置指示的晶片处理条件控制晶片处理器;和
确定装置,用于检查由晶片处理器处理过的晶片的状况,以确定晶片是好是坏;
其中,根据由确定装置所获得的结果,处理器装置确定是否由晶片处理器再次对晶片进行处理,而在需要时,再次设置处理条件。
本发明的上述目的、其它目标、特征和优点将通过参考下面的说明更为清楚,说明参考如下附图进行,图中:
图1是一概念图,显示根据本发明第一实施例的用于使用实时处方的半导体加工设备的布局;
图2是一概念图,显示根据本发明第二实施例的用于使用实时处方的半导体加工设备的布局;
图3是一概念图,显示设置有第二实施例的多个半导体加工设备的半导体生产线;
图4是显示使用本发明的干法腐蚀装置的示意图;
图5是显示使用本发明的CVD装置的示意图;
图6是显示使用本发明的CMP装置的示意图;
图7是显示使用本发明的溅射装置的示意图;
图8是显示使用本发明的离子注入装置的示意图;
图9是显示使用本发明的等离子剥除(stripping)装置的示意图;
图10是显示使用本发明的湿处理装置的示意图;
图11是显示使用本发明的镀敷装置的示意图;
图12是显示使用本发明的半导体生产线的示意图;
图13是显示一块芯片的具体情况的图;
图14是显示由根据本发明的检验设备所得到的示例数据的图;
图15是显示用于根据本发明的工艺数据处理器布局的图。
下面将结合附图说明本发明的优选实施例。
根据本发明的第一实施例,使用实时处方的半导体处理设备由图1所示的装置构成。
具体地说,该半导体处理设备包括:晶片识别装置5,用于识别要处理的晶片;晶片历史存储装置6,用于储存晶片历史信息;搜索装置7,用于搜索和取出已经储存的晶片历史信息;传感器8,用于监测设备的状态;设备状态数据存储装置9,用于储存由传感器8获得的储存数据;加工数据处理器10,用于采用晶片历史信息、设备的状态和处理目标信息来计算设备处理条件;检验装置14,用于测量加工的结果;信息处理装置12,用于发送测量结果;处理控制器13;晶片处理器15;以及输送装置2如机器手臂,其还用作晶片分检装置。晶片识别装置5、晶片处理器15和检验装置14被集中安装在一个范围内,其中晶片被输送装置2输送。
这种设备还按照如下方式操作。首先,载入要由半导体处理设备处理的一批晶片,用于根据半导体制造过程进行处理。基本上说,不是对每个批次而是对每块晶片执行独立的过程。因此,为了识别独立的晶片,为每个晶片提供识别号17。在晶片受到半导体加工处理之前,通过在晶片上用例如激光标记记下数字或条码、或是通过在晶片上形成凹口来提供标记。
识别号17在整个处理中使用,作为对具体晶片专用的管理编号。
所有输送进设备中的晶片通过晶片识别装置5读出它们的管理号。
当晶片通过晶片识别装置5时,识别装置5读取晶片的识别号17,从处理控制器13中读取数据,并将数据发送至晶片处理器15。多个传感器8,诸如温度分光计、压力分光计、质量分光计和发射分光计被设置在用于管理设备状态的晶片处理器15上,而由这些传感器8所获得的信息实时储存在设备状态数据存储装置9中,而处理目标值则从定义了加工目标的器件结构文件18(其中处理目标已确定)读取加工目标值,并发送给加工处理器10。加工处理器10采用这三种信息以优化由设备所进行的加工处理的参数。
下面将具体地说明参数的优化,如上所述,引入晶片作为加工的一个批次。
举一例,下面将说明已执行的前一工艺是使用CVD的绝缘膜形成步骤、并且其中在使用光刻技术的干腐蚀步骤中形成接触孔的情况。
为了在绝缘膜上形成接触孔,腐蚀时间随着绝缘膜的厚度或接触孔开口尺寸大小的不同而波动。此外,由于腐蚀条件随着时间的流逝而变化,还要求从对当前晶片的前一个的处理结果所获得的数据反馈。
当一批中的第一块晶片被加工时,它的前面没有晶片。
所以在这种情况下,所获得的在相同条件下被处理的上一块晶片的数据、被特定设备处理的上一块晶片的数据或这些数据的集合被反馈。
在前一步骤对晶片获得的处理数据当前被处理,而采用对于在当前处理之前的晶片的处理结果进行计算,该结果被发送到处理器控制器13。晶片处理器15然后根据从加工处理器10输出的数据处理所接收的晶片。
结果所得的晶片被输送到检验装置14以确定是否可以得到目标电气特性和想要的形状,检验结果被送到晶片历史存储装置6。检验结果还送到处理结果确定器19,其评价相对于处理目标的误差以确定处理结果是否令人满意。
作为评价的结果,可被再次处理的晶片被输送装置2再送到晶片处理器15,输送装置是象机器手臂之类的装置,其也可执行分检操作。加工处理器10用加工不充分的晶片的检验结果、设备的工艺特性、有关晶片的加工历史和设备的当前状态(它们对于再加工都是必要的参数)来计算最佳的处理参数。所得到的参数然后被发送至处理控制器13,而晶片处理器15根据这些参数对晶片进行再处理。
该处理重复适当的次数,直到得到达到目标处理状态的晶片为止。不能再处理的晶片(例如被过度腐蚀的晶片)被自动分检出以不再将它们输送到下一工序,并且将它们输送到另一条线上以用于故障分析或被丢弃。
晶片所带的所有信息与晶片的识别号17一起发送到晶片历史储存装置6,在那里进行集中管理。
图2是说明根据本发明第二实施例的半导体加工设备的示意图。
半导体制造工艺不总是在真空中进行的。例如,清洗工艺还包括用氢氟酸溶液、亚硝酸盐溶液、硫酸溶液、酒精或纯水进行水清洗步骤。该清洗步骤在普通清洗气压下的水箱中进行,而要求真空状态下检验装置、包括清洗大气压区的单个容器、以及所有用于第一实施例中的装置都被作为单个半导体加工设备。
图2显示了这种检验设备,其中在连接半导体制造装置的运送部提供了晶片识别装置、所需要的检验装置和分检功能。在加工处理器21中设置用于监测半导体加工设备的状态的传感器。
尽管在处理过程中晶片是独立地被检验的,每个晶片运送器都要经过使用一种溶液的集中处理。因此,晶片运送器被暂时插入到处于真空的负载锁定室23中,而晶片按照需要被分别提取,并且在检验室24中被检验。这样,可以减少晶片在真空中的时间。在该实施例中,分别设置了一个粗略的负载锁定(load-lock)室23(其中整个晶片运送器被暂时放在真空中)和一个其中插入了被从晶片运送器中取出的独立晶片的真空室。
晶片在真空中所花费的时间和晶片的温度影响了晶片表面的状态。因此,最好晶片在真空中所花费的时间和晶片的温度用定时器和温度计来控制,以便晶片表面的状态可以被恒定地监测。
图3是显示通过将多个第二实施例中所描述的半导体制造装置3l布置成一行而提供的半导体生产线。对于个别的制造装置3l以及检验装置,提供数据端口34以从外部存储装置获得关于晶片状态的数据或是将数据发送至外部存储装置,这些数据是通过传感器所获得的检验和设备信息来获取的。数据端口34通过双向检验数据总线32连接,并且因为在半导体工厂中有更多的电磁噪声,优选检验数据总线32的连接由光纤LAN来提供,其足以克服电磁干扰。
在图3中,独立检验装置与运送装置配对以形成检验/运送装置33。
图4是显示根据本发明第四实施例的干腐蚀装置4l的图。因为腐蚀装置是真空装置,已经开发出多室干腐蚀装置来防止产生不想要的灰尘。
一般来说,对多室干腐蚀装置可以提供三到五个室,晶片可以在各室之间移动而不会失去真空。各室分别被用作原始腐蚀室42、检验室4和检验预备室44。
在腐蚀过程期间,形成有抗蚀剂图形的晶片被等离子束照射,以用物理-化学方法腐蚀形成在硅衬底上的绝缘膜,如氧化膜或金属膜。
如果在用于限定要被加工的形状的抗蚀剂图形上有缺陷如灰尘,即使腐蚀装置正常操作,也会发生局部的腐蚀故障,从而降低生产率。因此,除了在第一实施例中的装置之外,本实施例中的干腐蚀装置采用一小灰尘检验装置。在放入到设备中的晶片45被运送至腐蚀室42中时,该小灰尘检验装置通过用激光或电子束进行扫描来对其进行灰尘有无的检验。
当通过检验发现有灰尘时,运送装置46自动将晶片45返回到将灰尘从表面去除的工序中,或是将晶片45运送至可以重复进行PR工艺操作的地方。
如果没有发现灰尘,运送装置46将晶片45运送至腐蚀室42。然后各种测量数据发送至加工处理器,其然后准备优化的腐蚀参数,以便按照目标来进行加工。在腐蚀室42中,该数据被用于控制所进行的腐蚀。
尽管在腐蚀完成后立即进行检验是理想的,但是通常情况下,在腐蚀部分以及在未曝光的该部分的最外侧表面上淀积碳氟化合物,从而在此时进行检验是困难的。因此,在该实施例中,提供预备室44以进行预处理而除去淀积物,这至少对检验是必需的。为预备室44提供抗蚀剂灰化功能(通常称为灰化器),并设置一氧等离子体发生器,以去除含有抗蚀剂或碳氟化聚合物的淀积物。因为通过腐蚀露出的表面在用氧等离子体过度照射时会损坏,加工处理器提供不会对检验有不良影响的光学条件。
通过去除淀积物所获得的晶片通过输送装置如机器手臂等送到检验室43。在检验室43中,检验装置采用电子束或光束来检查晶片被加工表面的形状和底部的形状,或确定是否获得了导电性,以及在底部是否有外部物质。如同在第一实施例中一样,检测结果被发送到加工处理器中,以确定由加工得到的结果是否令人满意。
当没有按照需要完成加工时,向处理控制器发出控制参数改变指令,以实现目标,而加工也重复一直到达到目标加工结果为止。此外,加工处理器改变腐蚀条件,以便下一个要加工的晶片能够正常地处理。
图5显示了根据本发明第四实施例的CVD装置51。
CVD装置51的功能是淀积薄膜,在实施例中,其被用于在一平面上、或在形成于平面中的沟槽或孔中埋入薄膜。当在淀积该薄膜的衬底上有灰尘时,淀积薄膜的质量相应地就变差了。
因此,首先,放入CVD装置51中的晶片被送到检验室54中,在这里检测表面上的灰尘是否存在。当检测到预定数量的或更多的灰尘时,晶片被返回到从表面上去除灰尘的步骤中。
当没有发现灰尘时,晶片被送到淀积室52中,在其表面上形成薄膜。
然后将所得到的晶片运送到预备室53中,并且晶片的表面被大致清洗一下。然后,晶片被运送到检验室54,在该检验室中设置一检验装置55,其包括用激光散射检查产生的表面颗粒的装置、以及用于检测膜厚度的装置。由检验提供的结果然后被发送到信息处理装置56中。
当膜厚度在参考值范围内时,晶片被原样地带着相关的数据输送到下一步骤。如果膜的厚度小于参考值,根据从处理控制器58来的数据,晶片再次被发送到CVD室58,在那里在晶片上再次淀积一膜,以得到合适的膜厚。如果淀积的膜太厚,相关信息与晶片一起被送到抛光装置中,在那里晶片被抛光以减小膜厚,从而使膜厚在参考值的范围内。
当膜厚影响晶片的特性时,该晶片被发送至下一步骤,而不将膜厚调整至参考值、也不进行根据膜厚执行的加工。
通过干腐蚀形成的接触孔与上面例子中的相一致。
此外,同时该信息被反馈回去以用作下一晶片的淀积条件数据。
图6显示了根据本发明第五实施例的CMP装置61的图。晶片66被送到CMP室62,并被抛光直到获得所要的膜厚为止。
因为抛光是受支撑衬底厚度的精度的影响,通常由抛光所得到的晶片66的膜厚度是变化的。因为在抛光完毕后在晶片的表面上会有象颗粒之类的灰尘,晶片66被放入到预备室63、即一清洗室中,在那里将灰尘去掉。为了将灰尘去掉,将晶片浸入到溶液中进行清洗,或用擦洗器抛光晶片66的表面。因为在衬底的表面上有颗粒的存在会对下一光刻步骤有不良的影响,灰尘检测器65采用激光散射方法来确定是否清洗已令人满意地完成了。检验室64包括激光散射装置和膜厚控制装置,用于确定清洗是否已被完成。
自然,关于抛光晶片的厚度和形状被反馈和在后续晶片被处理时使用。此外,该信息还被发送并用作下列步骤的工作条件。
图7显示了根据本发明第六实施例的溅射装置71,溅射装置71与CVD装置51一样,是膜淀积装置。
因为在被溅射晶片表面上存在灰尘会使膜淀积失败,被引入到溅射装置71中的晶片72被送到测量室73中,而晶片72的表面被检查。如果在表面上有灰尘,晶片72被送到可执行灰尘去除工艺的位置。对于此工艺来说,采用了刮擦晶片表面的方法,或者当灰尘是有机物时采用灰化器。灰尘去除装置可以设置在预备室75中。
未检测到灰尘的晶片72被运送装置76传送到溅射室74。在溅射之后,晶片72被输送到测量室73以检查膜的厚度。当膜太薄时,晶片72被返回到溅射室74再次进行溅射,以获得所需厚度的膜。关于膜厚的信息与晶片72一起送至信息处理装置,用于下一加工参数的优化。
图8显示了根据本发明第七实施例的离子注入装置81。
对于离子注入装置81,杂质离子被注入到衬底中。当在衬底表面累积电荷时,可以改变杂质的形貌。因此,放入离子注入装置81中的晶片85的表面必须进行检查以确定是否不需要的电荷累积在表面上。这样,在检验装置3中设置电荷测量装置以检查晶片85。如果电荷已经累积在表面上,则采用在预备室86中的电荷去除装置来去除电荷。
在离子注入室82中注入离子。注入有离子的晶片与没有离子注入的晶片外观一样。因此,晶片可能被错误地识别,并可在未被离子注入或被离子注入两次后送到下一步骤中,从而可能发生故障。为了防止这种情况,在注入离子后必须检查晶片的状态。
因为整个晶片的介电常数在离子注入到衬底中时会改变,杂质的存在与否可以通过在表面上放置一个电极并测量介电常数来检测。此外,当杂质已经被注入到晶片的较大的区域中时,并且当该区域被电子束照射以检测所产生的X射线时,可以定量地检查杂质的密度。杂质的密度还可以通过用对具有特定波长的光的吸收率的变化来检查。用于这种检查的检验装置84被设置在检验室83中。
图9显示了根据本发明第八实施例的等离子剥除装置91。
等离子剥除装置91用于去除有机材料例如抗蚀剂。等离子剥除装置91采用这样的操作规则,根据该操作规则,为了去除在硅晶片94上的抗蚀剂,抗蚀剂被用氧等离子体氧化和变为二氧化碳。但是,等离子体应用的强度或处理时间的长度必须根据如何附接光刻胶而改变。
当通常将光刻胶在氧等离子体燃烧时,伴随着碳的氧化而发出光。这样光传感器92被置于等离子剥除装置中,以测量等离子的颜色并检测剥除的终止点。
被剥除的晶片94暂时放在预备室93中,以调整时间,然后从预备室93中输送到检验室95。晶片94表面上的外来物质通过使用激光散射方法的灰尘检验装置或是检查表面以检测碳的存在与否的检验装置96来检查。
当所发现的灰尘或碳等于或少于参考水平时,就认为完成了等离子剥除,晶片94被自动送到下一步骤中。
当等离子剥除未完全执行时,就通过自动的设置在内部的运送装置97将晶片94返回到等离子剥除室91中,再次进行剥除工艺。上述过程重复重复直到完成符合目标的剥除为止。
图10显示了根据本发明第九实施例的湿清洗装置101。
湿清洗装置101用于清洗放入的晶片的表面,以在晶片放入到电炉中之前去除有机材料,将在用于去除抗蚀剂的等离子剥除装置中不能完全除去的在孔中的外来物质去除,以及去除颗粒或布线灰尘,它们在CMP工艺中粘附在晶片的表面上。
因为由湿处理装置处理的晶片是湿的,不能进行测量。这样,首先,在预备室102中进行旋转干燥,以去除衬底表面的水份。然后,当温度按照需要升高到100度时,从预备室102中抽尽空气形成真空,并执行处理以去除衬底表面上所有的水份。然后,衬底被运送装置107送到检查室103以确定在孔的底部是否还有外来物质,并测量孔的开口直径,以及在孔底部的直径。
图11显示了根据本发明第十实施例的镀敷装置111。
镀敷装置111用于铜布线。
通过溅射或CVD法在衬底上事先形成用作镀敷种源的种源层,在其上进行镀敷。
用镀敷厚度和镀敷材料来控制镀敷,各种镀敷方法都可以使用。对于镀敷来说,其通常用于形成布线,要沉积下来的铜必须具有高的纯度,即使其可能或多或少地含有氢,并且根据法拉第定律,镀敷厚度可以用镀敷所需要的Coulomb体积来严格地计算。因此,在进行恒定厚度的镀敷的工艺中,当Coulomb体积与总镀敷重量之比达到某个水平时,或当测量到具有特定形状的电阻时,可以对镀敷材料的质量或镀敷厚度进行检查。
因此,在镀敷室115中设置Coulomb计114,以测量用于沉积的电荷。在检验室中,提供装置116以确定是否形成由于氢气泡而造成的粗糙表面。
也可以提供用于测量薄层电阻的检验装置。
图12显示了半导体生产线的具体图。
由半导体制造工艺所提供的详细形状在抗蚀剂加工中基本上被确定。因此,在光刻胶处理器附近设置一形状检验装置121,以确定是否能够获得具有正确形状的光刻胶。
形成有光刻胶图形的衬底通过各种半导体装置,并最终送到抗蚀剂剥除步骤中,在那里通过清洗装置完全剥除光刻胶。在这种状态下,检查粘附到晶片表面上的灰尘或孔底部的状态。
图13显示了包含有一般制造的芯片类型的电路块。每个块包括模拟电路100、处理器101和存储器103,它们都具有每个块的特征尺寸。
一般而言,当为了简化处理而根据相同的规则对每个块形成一图形时,构成块的电路的边界不同。因此,对于检验来说需要结构处理,从而具有小边界的特殊的、高速的逻辑电路可以被精确地形成。例如,提供给腐蚀装置的检验装置得到并累积示于图14中的每个芯片的数据。
例如,在用于形成1微米氧化膜的加工过程中,当氧化膜的厚度有10%的变化时,按倾斜88度形成的孔底部的直径变化约30%。因为这种变化导致孔面积接近两倍的变化,流过孔的电流的幅值大大地改变了。
在高速逻辑电路中,在孔电阻中的变化直接影响到信号的传输速度,以及电路工作是否稳定。在这种情况下,当膜的厚度超过参考值时,仅需要进行腐蚀同时改变倾斜角以便其大于88度。然后,在孔底部的区域将基本上与膜厚度为一微米时的一样,从而满足电路所要求的标准。
如上所述,根据本发明,利用图15所示的布局,加工处理器可以进行计算,并利用处理参数作为校正处理数据来控制加工设备。结果,晶片历史数据、设备状态数据和来自加工结果的数据可以集成在一起以在目前的工艺中尽可能地制造出更多更卓越的产品。
在这里尽管发送到下一步骤去的数据以及反馈回来以用于下一晶片的数据并没有详细地示出,但是这些步骤需要什么样的数据对于本领域的技术人员来说将是显而易见的。
根据该实施例,当被放进一个加工设备时,先前沉积有灰尘并且现在仍然有灰尘、以及淀积有故障图形的晶片可以被识别出。因此,即使当加工已经正常地进行了,其也可能防止加工失败的发生。此外,当检测到故障时,受影响的芯片自动返回到先前步骤中,从而故障发生率可以被减小。
此外,因为检查了刚被加工过的晶片的状态可以立即检测到加工失败情况的发生。而且,由于这些状态是被记录的,可以找出失败原因。再有,当把当前晶片的历史和设备的当前状态考虑进去时,可以完成目标工艺。
因为运送装置根据晶片被加工的状态自动确定下一工序,并且自动将晶片送往加工装置,所以可获得作为目标的加工结果,而又无需人工的干涉。
尽管参考特定的实施例对本发明进行了说明,应当理解这些说明只是为了对本发明进行解释而非对其的限定。此外,因为当参考附图研读本发明的说明书时,可以对所公开的实施例进行各种修改,而这种修改对本领域的技术人员来说是显而易见的,因此,本发明的真正的范围由权利要求书来确定。

Claims (6)

1.一种半导体制造设备,对由执行预备处理的预处理器提供的一组晶片执行预定处理,该设备包括:
数据储存装置,用于储存从所述预处理器收到的晶片处理历史数据;
目标值存储装置,用于储存所述半导体制造设备的处理目标值;
识别装置,用于识别由所述预处理器提供的晶片;
处理器装置,用于采用所述晶片处理历史数据和所述处理目标值,以确定对于由所述识别装置所识别的所述晶片的处理条件;
输送装置,用于从所述识别装置向所述晶片处理器输送所述晶片;
控制装置,用于根据由所述处理器装置指示的所述晶片条件控制所述晶片处理器;和
确定装置,用于检查由所述晶片处理器加工过的所述晶片的状况,以确定所述晶片是好是坏;
其中,根据由所述确定装置所获得的结果,所述处理器装置确定是否所述晶片的加工由所述晶片处理器再次进行,而且在需要时,再次设置所述处理条件。
2.根据权利要求1的半导体制造设备,其中所述确定装置包括:
检验装置,用于检查所述晶片的状态;和
结果判定装置,用于将所述检验装置获得的检验数据与目标数据比较,以确定所述检验数据是否令人满意。
3.根据权利要求2的半导体制造设备,其中所述识别装置、所述晶片处理器和所述检验装置集成在一个区域内,在该区域中所述晶片由所述运送装置运送。
4.根据权利要求1的半导体制造设备,还包括:
用于在对所述晶片进行一系列工艺操作之前,根据晶片识别号自动和顺序地积累所述晶片的状态、已经处理了所述晶片的所述设备的状态、以及已经被处理过的所述晶片的状态。
5.根据权利要求1的半导体制造设备,其中所述运送装置是机器手臂。
6.一种半导体制造设备,包括:
检验装置,用于检测输入到半导体加工设备中的晶片上是否有灰尘或图形缺陷;
改变装置,用于根据由所述检验装置获得的检验结果,改变已经被检验的所述晶片要输送到的位置,和
其中,所述检验装置和所述改变装置设置在所述半导体加工设备的内部。
CN00130084A 1999-10-26 2000-10-26 半导体制造设备 Pending CN1294410A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP304387/1999 1999-10-26
JP30438799 1999-10-26

Publications (1)

Publication Number Publication Date
CN1294410A true CN1294410A (zh) 2001-05-09

Family

ID=17932417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00130084A Pending CN1294410A (zh) 1999-10-26 2000-10-26 半导体制造设备

Country Status (4)

Country Link
US (1) US6614050B1 (zh)
KR (1) KR20010051255A (zh)
CN (1) CN1294410A (zh)
TW (1) TW543080B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388456C (zh) * 2005-12-08 2008-05-14 北京圆合电子技术有限责任公司 一种真空锁过渡腔室
CN102201324A (zh) * 2010-03-25 2011-09-28 台湾积体电路制造股份有限公司 半导体制造方法与系统
CN102222605A (zh) * 2011-06-08 2011-10-19 致茂电子(苏州)有限公司 一种具有破片检测的晶圆输送设备
CN102916092A (zh) * 2011-08-04 2013-02-06 政美应用股份有限公司 检测及分类晶片的装置及方法
CN103215572A (zh) * 2012-01-19 2013-07-24 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备工艺控制方法和半导体设备工艺控制装置
CN104699025A (zh) * 2013-12-09 2015-06-10 中芯国际集成电路制造(上海)有限公司 工艺流程控制方法以及工艺流程控制系统
CN106881328A (zh) * 2017-02-09 2017-06-23 东旭科技集团有限公司 玻璃生产线和玻璃生产方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675073B2 (en) * 2001-11-20 2004-01-06 Steve Kieman System and method for tuning the weight control of a flow of material
US20040193301A1 (en) * 2003-03-31 2004-09-30 Chen-Lin Chao Inventory control via a utility bill of materials (BOM) to minimize resource consumption
JP4208675B2 (ja) * 2003-09-04 2009-01-14 株式会社荏原製作所 基板の洗浄評価方法
US7227628B1 (en) 2003-10-10 2007-06-05 Kla-Tencor Technologies Corp. Wafer inspection systems and methods for analyzing inspection data
JP4705034B2 (ja) * 2004-08-12 2011-06-22 株式会社ニコン 基板処理装置、使用状況確認方法
WO2006098109A1 (ja) * 2005-02-23 2006-09-21 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及び装置
US8756230B2 (en) * 2007-12-31 2014-06-17 Atco Industries, Inc. Quality validation method
US20120266810A1 (en) * 2011-04-20 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization system for high wafer topography
JP5858770B2 (ja) * 2011-12-19 2016-02-10 芝浦メカトロニクス株式会社 基板処理システム
JP2017163088A (ja) 2016-03-11 2017-09-14 東芝メモリ株式会社 基板処理装置及び基板処理装置の制御方法
US9725302B1 (en) * 2016-08-25 2017-08-08 Applied Materials, Inc. Wafer processing equipment having exposable sensing layers
JP6765926B2 (ja) * 2016-10-07 2020-10-07 株式会社ディスコ 加工装置
US10763143B2 (en) 2017-08-18 2020-09-01 Applied Materials, Inc. Processing tool having a monitoring device
US11410830B1 (en) 2019-03-23 2022-08-09 Kla Corporation Defect inspection and review using transmissive current image of charged particle beam system
HUE065821T2 (hu) 2019-09-09 2024-06-28 Sturm Maschinen & Anlagenbau Gmbh Berendezés és eljárás féktárcsák vagy fékdobok réteggel való bevonására
US20220011757A1 (en) * 2020-06-22 2022-01-13 Changxin Memory Technologies, Inc. Laser Machine Automatic Operating Method and System

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128737A (en) * 1990-03-02 1992-07-07 Silicon Dynamics, Inc. Semiconductor integrated circuit fabrication yield improvements
JPH07178654A (ja) 1993-12-21 1995-07-18 Canon Inc 製造プロセス工程の生産管理システム
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
US5696689A (en) 1994-11-25 1997-12-09 Nippondenso Co., Ltd. Dispatch and conveyer control system for a production control system of a semiconductor substrate
JP3426838B2 (ja) 1996-03-14 2003-07-14 株式会社東芝 スマートハブ装置
US5955383A (en) 1997-01-22 1999-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for controlling etch rate when using consumable electrodes during plasma etching
JPH10242231A (ja) 1997-02-26 1998-09-11 Hitachi Ltd 半導体装置の製造方法
AU7597798A (en) 1997-05-29 1998-12-30 Paul P. Castrucci Semiconductor wafer processing apparatus and method with defect eradication
JPH11219874A (ja) 1998-02-04 1999-08-10 Hitachi Ltd 半導体製造方法および装置
US6208751B1 (en) * 1998-03-24 2001-03-27 Applied Materials, Inc. Cluster tool
US6281696B1 (en) * 1998-08-24 2001-08-28 Xilinx, Inc. Method and test circuit for developing integrated circuit fabrication processes

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388456C (zh) * 2005-12-08 2008-05-14 北京圆合电子技术有限责任公司 一种真空锁过渡腔室
CN102201324A (zh) * 2010-03-25 2011-09-28 台湾积体电路制造股份有限公司 半导体制造方法与系统
CN102201324B (zh) * 2010-03-25 2013-05-29 台湾积体电路制造股份有限公司 半导体制造方法与系统
CN102222605A (zh) * 2011-06-08 2011-10-19 致茂电子(苏州)有限公司 一种具有破片检测的晶圆输送设备
CN102222605B (zh) * 2011-06-08 2013-05-15 致茂电子(苏州)有限公司 一种具有破片检测的晶圆输送设备
CN102916092A (zh) * 2011-08-04 2013-02-06 政美应用股份有限公司 检测及分类晶片的装置及方法
CN102916092B (zh) * 2011-08-04 2015-12-02 政美应用股份有限公司 检测及分类晶片的装置及方法
CN103215572A (zh) * 2012-01-19 2013-07-24 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备工艺控制方法和半导体设备工艺控制装置
CN103215572B (zh) * 2012-01-19 2016-12-14 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备工艺控制方法和半导体设备工艺控制装置
CN104699025A (zh) * 2013-12-09 2015-06-10 中芯国际集成电路制造(上海)有限公司 工艺流程控制方法以及工艺流程控制系统
CN106881328A (zh) * 2017-02-09 2017-06-23 东旭科技集团有限公司 玻璃生产线和玻璃生产方法
CN106881328B (zh) * 2017-02-09 2020-11-03 东旭光电科技股份有限公司 玻璃生产线和玻璃生产方法

Also Published As

Publication number Publication date
TW543080B (en) 2003-07-21
KR20010051255A (ko) 2001-06-25
US6614050B1 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
CN1294410A (zh) 半导体制造设备
KR101124186B1 (ko) 유전체 에칭 효율 개선을 위해 통합된 계측을 이용하는방법 및 장치
EP3144963B1 (en) Method of measuring a gas introducing hole provided in an electrode for a plasma etching device, electrode regeneration method, plasma etching device, and display method for a gas introducing hole state distribution diagram
EP0898300A2 (en) Method and apparatus for processing a semiconductor wafer on a robotic track having access to in situ wafer backside particle detection
US20060246683A1 (en) Integrated equipment set for forming a low K dielectric interconnect on a substrate
JP7040869B2 (ja) 基板処理装置、及び基板処理装置の部品検査方法
CN107636450A (zh) 基板的检查方法、计算机存储介质以及基板检查装置
CN1848006A (zh) 质量管理系统、质量管理方法及批次单位的晶片处理方法
US20080031510A1 (en) Method of and apparatus for inspecting wafers in chemical mechanical polishing equipment
US8375964B2 (en) Template cleaning method, system, and apparatus
CN1628380A (zh) 接触孔生产的监测
US7968354B1 (en) Methods for correlating backside and frontside defects detected on a specimen and classification of backside defects
CN1777985A (zh) 半导体制造系统
JP3910324B2 (ja) 半導体製造装置
CN112071802B (zh) 晶圆键合工艺中预防空洞缺陷的方法及其装置
TW201920946A (zh) 晶圓固持設備上電鍍之遠程偵測
WO2019021586A1 (ja) 基板処理装置、及び基板処理装置の部品検査方法
US6724476B1 (en) Low defect metrology approach on clean track using integrated metrology
US20060112978A1 (en) Apparatus and method for wet-treating wafers
KR102699746B1 (ko) 프로브 카드의 탐침 세정 방법
CN106373878A (zh) 控片回收方法
Casper et al. Semiconductor Yield Enhancement through Particle Control
CN118824883A (zh) 硅晶圆的边缘缺陷的检测方法及装置、处理方法、产品
Hattori Particle reduction in VLSI manufacturing
JP2024511775A (ja) 統合されたスピンリンスドライと計測機能によるシリコン基板の自動ドライインドライアウト両面研磨

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
BB1A Publication of application
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FARSUR SEMICONDUCTOR

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030130

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030130

Address after: Kanagawa, Japan

Applicant after: Onmasuki Electronics Co., Ltd.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication