CN1293704C - 信息记录和再现装置，光盘装置以及数据再现方法 - Google Patents

信息记录和再现装置，光盘装置以及数据再现方法 Download PDF

Info

Publication number
CN1293704C
CN1293704C CNB031023363A CN03102336A CN1293704C CN 1293704 C CN1293704 C CN 1293704C CN B031023363 A CNB031023363 A CN B031023363A CN 03102336 A CN03102336 A CN 03102336A CN 1293704 C CN1293704 C CN 1293704C
Authority
CN
China
Prior art keywords
path probability
likelihood ratio
forward path
block
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031023363A
Other languages
English (en)
Other versions
CN1467727A (zh
Inventor
古田聡
福田克彥
板倉昭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1467727A publication Critical patent/CN1467727A/zh
Application granted granted Critical
Publication of CN1293704C publication Critical patent/CN1293704C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明公开了一种信息记录和再现装置，具有对特播编码数据进行解码的特播解码器，其中所述特播解码器具有：多个似然比计算单元，多个前向路径概率计算单元，所述前向路径概率计算单元的数量少于所述似然比计算单元的数量，以及多个后向路径概率计算单元，所述后向路径概率计算单元的数量少于所述似然比计算单元的数量；所述似然比计算单元并行地计算每个数据块的似然比；所述前向路径概率计算单元以时分形式计算所述数据块的前向路径概率，其中每个前向路径概率计算单元向多个似然比计算单元提供其计算结果；以及所述后向路径概率计算单元以时分形式计算所述数据块的后向路径概率，其中每个后向路径概率计算单元向多个似然比计算单元提供其计算结果。

Description

信息记录和再现装置， 光盘装置以及数据再现方法
技术领域
本发明一般涉及一种用于从光盘再现数据的方法，尤其涉及一种用于从磁光盘再现使用特播码记录的数据的方法。
背景技术
近来由于磁光盘的记录密度以及记录数据到磁光盘和从磁光盘恢复数据的数据率增大，从磁光盘再现的信号的S/N(信噪)比降低。因此正在研究使用特播码记录和再现数据。
图1是根据现有技术的特播编码器实例的框图。图1所示的特播编码器实例具有第一编码器101，交织器102和第二编码器103。第一编码器101和第二编码器103为递归系统卷积编码器。交织器102改变输入数据比特序列的比特排列顺序。如图1所示，输入数据比特序列u被第一编码器101卷积编码，而且所述经卷积编码的比特序列的比特排列顺序被交织器102改变。然后，从交织器102提供的输出比特序列被第二编码器103卷积编码，经编码的数据比特序列yk从第二编码器103输出。
图2是根据现有技术的信息记录和再现装置200实例的框图。信息记录和再现装置200是使用磁光(MO)盘221作为记录介质的光盘装置200。光盘装置200具有记录和再现系统202，将数据写入磁光盘221的写系统201，以及从磁光盘221读出记录数据的读系统203。记录和再现系统202具有光盘头，这个光盘头包含光束输出单元(例如，激光二极管(LD))和光电检测器，以及按预定角速度旋转磁光盘221的光盘驱动结构222。
写系统201具有编码器211，MUX和删截块212，交织器213和LD驱动电路214。图3是根据现有技术的写系统的编码器211实例的框图。编码器211是递归系统卷积编码器，例如其具有延迟单元311和312以及两个或非门315和316。图3所示的编码器生成奇偶校验位序列pk，其对应将借助约束长度3卷积编码用户数据序列uk所记录的用户数据序列uk。图2所示的MUX和删截块212根据预定规则组合用户数据序列uk与编码器211生成的奇偶校验位序列pk，并从组合的序列中删除数据位以生成经删截的编码数据位序列ai。从上述的组合序列中删除数据位称为删截功能。交织器213基于预定规则改变从MUX和删截块212提供的编码数据位序列ai的位序以生成经编码的数据位序列ci。
LD驱动电路214基于编码数据位序列ci控制和驱动记录和再现系统202中的光束输出单元，而光束输出单元提供光束。因此，信号借助从光束输出单元提供的光束被写入磁光盘221。
信息记录和再现装置200的读系统203主要有放大器231、AGC(自动增益控制器)232、低通滤波器233、均衡器234、模数变换器235、存储器236、重复解码器237以及控制器238。从记录和再现系统202中的光电检测器提供的MO信号223借助放大器231、AGC 232、低通滤波器233和均衡器234被均衡，以近似成为理想的部分响应波形(PR波形)。因此，在均衡器234的输出端来自磁光盘221的MO再现信号233实际上等同于通过部分响应(PR)信道的编码信号。因此，写系统中的编码器211以及PR信道的实际编码功能(通过该PR信道编码交织器213的输出)构成了图1所示的特播编码器。也就是说，图1所示的第一编码器101对应图2所示的编码器211以及MUX和删截块212，图1所示的交织器102对应图2所示的交织器213，而图1所示的第二编码器103对应图2所示的PR信道250。
此外，在读系统203中，从均衡器234输出的信号以预定周期被模数变换器235转换为数字值(抽样值)。于是，从模数变换器235顺序输出的抽样值yi被存储到存储器236。接着，存储器236中存储的抽样值yi被重复解码器237解码(特播解码)。控制器238控制重复解码器237的运算和解码条件。
用于解码特播码的方法有MAP(最大后验概率)解码方法，等等。然而，由于MAP解码方法需要较高的计算难度，使用MAP解码方法解码特播码的解码器需要复杂和大规模的电路。因此，不容易提高这种用于解码特播码的解码器的运算速度。
图4是在图2所示的重复解码器237由单个特播解码器组成的情况下，解码特播码的解码方法。每个数据块401和402分别为被图2所示的交织器213交织的一个交织单位，也就是说，该数据块是将通过特播编码过程被特播编码的一个单位。图4所示的水平轴表示过去的时间。
在图4中，在时刻t1将数据块401的起始提供给图2所示的存储器236，并在时刻t2将整个数据块401存储到存储器236。图2所示的重复解码器237从时刻t2开始解码数据块401。接着，在时刻t2将数据块402的起始提供给存储器236，并在时刻t3将整个数据块402存储到存储器236。然而，由于图2所示的重复解码器237当前正在解码数据块401，所以重复解码器237在时刻t3不能开始解码数据块402。
在时刻t4，重复解码器237完成数据块401的解码，开始输出数据块401的解码数据。同时，重复解码器237从时刻t4开始解码数据块402，并在时刻t5完成对数据块402的解码。接着，重复解码器237在时刻t5开始输出数据库402的解码数据。
如上所述，如果图2所示的重复解码器237由一个特播解码器构成，就不可能在数据块到达存储器236时立刻开始解码连续到达存储器236的数据块。因此，下一个数据块的开始解码需要等到完全解码了当前数据块之后才能进行，所以后续数据块必须保存在存储器236中。因此，处理时间被延长，无法连续从重复解码器237输出数据。
另一方面，为解决上述问题，如果在重复解码器237中提供多个同样的特播编码器，就有可能并行解码多个数据块。因此，就能缩短处理时间，而且能在数据块到达存储器236时开始处理连续到达存储器236的数据块。然而，如果在重复解码器中提供多个特播解码器，将增大电路尺寸和解码器的成本。
发明内容
本发明的一般目的是提供一种消除上述缺陷的信息记录和再现装置、光盘装置以及数据再现方法。
本发明的一个更具体目的是提供一种能对每个数据块并行执行特播解码以缩短特播解码的处理时间，同时能防止增大解码器的电路尺寸的信息记录和再现装置、光盘装置以及数据再现方法。
本发明的上述目的是通过提供多个特播编码器以并行执行多个解码过程来缩短处理时间，以及通过多个特播解码器共用电路防止增大电路尺寸实现的。
本发明的上述目的是通过一种信息记录和再现装置，具有对特播编码数据进行解码的特播解码器，其中
所述特播解码器具有：
多个似然比计算单元，
多个前向路径概率计算单元，所述前向路径概率计算单元的数量少于所述似然比计算单元的数量，以及
多个后向路径概率计算单元，所述后向路径概率计算单元的数量少于所述似然比计算单元的数量；
所述似然比计算单元并行地计算每个数据块的似然比；
所述前向路径概率计算单元以时分形式计算所述数据块的前向路径概率，其中每个前向路径概率计算单元向多个似然比计算单元提供其计算结果；以及
所述后向路径概率计算单元以时分形式计算所述数据块的后向路径概率，其中每个后向路径概率计算单元向多个似然比计算单元提供其计算结果。
根据本发明，能提供一种信息记录和再现装置，其中提供多个特播解码器以并行执行多个解码处理以缩短处理时间，而且解码器共用电路以防止增大电路尺寸。
本发明的上述目的是通过具有解码特播编码数据的特播解码器的信息记录和再现装置实现的。特播解码器具有多个似然比计算单元；前向路径概率计算单元，其数量少于似然比计算单元的数量；后向路径概率计算单元，其数量少于似然比计算单元的数量；前向路径概率存储器，存储由前向路径概率计算单元计算的计算结果；以及后向路径概率存储器，存储由后向路径概率计算单元计算的计算结果。这多个似然比计算单元并行计算每个数据块的似然比。前向路径概率计算单元以时分形式计算多个数据块的前向路径概率。后向路径概率计算单元以时分形式计算多个数据块的后向路径概率。前向路径概率存储器以时分形式存储由前向路径概率计算单元以时分形式计算的每个数据块的前向路径概率。后向路径概率存储器以时分形式存储由后向路径概率计算单元以时分形式计算的每个数据块的后向路径概率。
根据本发明，还提供了一种光盘装置，具有对特播编码数据进行解码的特播解码器，其中
所述特播解码器具有：
多个似然比计算单元，
多个前向路径概率计算单元，所述前向路径概率计算单元的数量少于所述似然比计算单元的数量，以及
多个后向路径概率计算单元，所述后向路径概率计算单元的数量少于所述似然比计算单元的数量；
所述似然比计算单元并行地计算每个数据块的似然比；
所述前向路径概率计算单元以时分形式计算所述数据块的前向路径概率，其中每个所述前向路径概率计算单元向多个似然比计算单元提供其计算结果；以及
所述后向路径概率计算单元以时分形式计算所述数据块的后向路径概率，其中每个所述后向路径概率计算单元向多个似然比计算单元提供其计算结果。
根据本发明的再一个方面，提供了一种用于对特播编码数据进行解码的数据再现方法，所述方法包括：
用于并行地计算多个数据块的似然比的步骤；
用于以时分形式计算经并行处理的每个数据块的前向路径概率的步骤；以及
用于以时分形式计算经并行处理的每个数据块的后向路径概率的步骤。
根据本发明能提供一种信息记录和再现装置，其中提供多个特播解码器以并行执行多个解码处理以缩短处理时间，以及解码器共用电路以防止增大电路尺寸。
附图说明
根据下面结合附图的详细描述能更清楚本发明的其它目的、特征和优点，其中：
图1是根据现有技术的特播编码器实例的框图；
图2是根据现有技术的信息记录和再现装置200实例的框图；
图3是根据现有技术的写系统的编码器实例的框图；
图4是在根据现有技术重复解码器由单个特播解码器组成的情况下，用于解码特播码的解码方法；
图5是用于特播码的重复解码方法的原理；
图6是利用单个特播解码器解码特播码的特播解码器框图；
图7是重复过程的一个处理周期的流程图；
图8是根据本发明一个实施例的特播解码器框图；
图9是根据本发明一个实施例的重复过程的一个处理周期的流程图；
图10是根据本发明另一个实施例的特播解码器框图；
图11是根据本发明另一个实施例的重复过程的流程图。
具体实施方式
下面参考图5至图11解释本发明的实施例。
首先参考图5解释本发明的原理。
图5是根据本发明用于特播码的重复解码方法的原理。根据本发明，特播解码电路由两部分组成，其中一部分计算前向路径概率和后向路径概率，而另一部分计算转移度量(branch metric)和对数似然比。根据本发明，计算转移度量和对数似然比的部分具有的电路数等于并行执行的处理数，而计算前向路径概率和后向路径概率的部分具有的电路数因共用电路而少于并行执行的处理数。
图5还示意了根据本发明的特播解码过程的时序，其中两个数据块同时接受处理。解码器电路A和B计算转移度量和对数似然比，而共用电路C以时分形式计算前向路径概率和后向路径概率。
在图5中，时刻t1输入数据块401的起始到图2所示的存储器236，并在时刻t2存储整个数据块401的数据到存储器236。重复解码器237中的解码器A从时刻t2开始解码数据块401。为解码数据块401，前向路径概率和后向路径概率在共用电路C计算，而解码器电路A利用由共用电路C计算的前向路径概率和后向路径概率重复解码数据块401。当在时刻t4完成了对数据块401的重复解码过程时，从时刻t4输出数据块401的解码数据。
另一方面，在时刻t2输入数据块402的起始到图2所示的存储器236，并在时刻t3存储整个数据块402的数据到存储器236。在时刻t3，由于共用电路C已经完成了对数据块401的前向路径概率和后向路径概率的计算，因此共用电路C能如上所述对数据块402计算前向路径概率和后向路径概率。解码器电路B利用由电路C计算的前向路径概率和后向路径概率重复解码数据块402，然后在时刻t5完成重复解码过程。接着，从时刻t5输出数据块402的解码数据。
如上所述，在时刻t3和时刻t4之间并行执行数据块401的解码过程和数据块402的解码过程。因此，解码过程所需的时间得以缩短。此外，由于对数据块401和数据块402的前向路径概率和后向路径概率是由解码器中的共用电路C交替计算的，因此可防止增大解码器电路的电路尺寸。
接着，参考图6至图9解释本发明的一个实施例。
首先，参考图6和图7解释使用单个特播解码器的特播解码方法。
图6是图2所示的重复解码器237实施例的解码器600。图6特别示意了使用单个特播解码器解码特播码的特播解码器框图。图6所示的解码器600主要拥有PR-MAP(部分响应-最大后验概率)解码器610，解码通过PR信道实际编码的再现信号；CODE-MAP解码器620，解码由图2所示的编码器211编码的信号；解交织器630，重新改变图2所示的交织器213交织的数据顺序为数据的原始顺序；以及交织器640，如交织器213那样改变数据的顺序。
PR-MAP解码器610主要拥有计算转移度量的y计算块611，计算前向路径概率的α计算块612，计算后向路径概率的β计算块613，以及计算对数似然比的LLR(ci)计算块614。此外，在α计算块612和LLR(ci)计算块614之间布置α存储器615以暂时存储由α计算块612计算的结果。减法器650从PR-MAP解码器610输出的对数似然比LLR(ci)617中减去交织器640输出的在先概率值628。接着，通过解交织器630提供对数似然比LLR(ci)617给CODE-MAP解码器620中的解删截块621作为在先概率值616。
CODE-MAP解码器620主要拥有解删截块621，将表示概率0的位插入到解删截块621的输入信号中的解删截位中，这些解删截位是由MUX和删截块212解删截的；y计算块622计算转移度量；α计算块623计算前向路径概率；β计算块624计算后向路径概率；以及LLR(uk)，LLR(pk)计算和删截块625计算对数似然比。此外，在β计算块624和LLR(uk)，LLR(pk)计算和删截块625之间布置β存储器626，暂时存储由β计算块624计算的结果。减法器660从CODE-MAP解码器620输出的对数似然比LLR(ai)627中减去CODE-MAP解码器620的在先概率值616，接着通过交织器640提供对数似然比LLR(ai)627给PR-MAP解码器610中的γ计算块611作为在先概率值628。
图7是循环过程的一个处理周期的流程图。因此，当执行两次重复解码时需要两次执行图7所示的操作。
在图7中，示意了是如何沿过去的时间线使用在PR-MAP解码器610和CODE-MAP解码器620中提供的每个计算块的。
首先，当提供数据块1给图2所示的读系统203中的存储器236时，开始数据块1的解码。
在图7所示的时间间隔(a)期间，在步骤S11，PR-MAP解码器610中的y计算块计算转移度量。接着在步骤S12，α计算块612计算前向路径概率，同时在步骤S13，存储前向路径概率的结果到α存储器615。因此，当存储数据块1到图2所示的存储器236时，前向路径概率的结果被存储到α存储器615。
在图7所示的时间间隔(b)期间，在步骤S21，PR-MAP解码器610中的γ计算块611计算转移度量。接着在步骤S22，β计算块613计算后向路径概率，同时在步骤S23，LLR(ci)计算块614计算对数似然比，同时从α存储器615中读出前向路径概率的计算结果，这个计算结果是在时间间隔(a)期间计算并存入α存储器615的。接着，减法器650从计算的对数似然比中减去在先概率628，然后生成由图6所示的解交织器630解交织的数据块702。
由于α计算块612对前向路径概率的计算先于β计算块613对后向路径概率的计算，因此就能提早开始计算前向路径概率。
接着，在时间间隔(c)期间，在步骤S31，由CODE-MAP解码器620中的解删截块621插入位到解交织的数据库702中，接着CODE-MAP解码器620中的γ计算块622利用经解交织和插入位的数据计算转移度量。接着在步骤S32，β计算块计算后向路径概率，同时在步骤S33，后向路径概率的结果被存储到β存储器626。
在图7所示的时间间隔(d)期间，在步骤S41，CODE-MAP解码器620中的γ计算块622利用从CODE-MAP解码器620的解删截块621提供的经解交织和插入位的数据计算转移度量。接着在步骤S42，α计算块623计算前向路径概率，同时在步骤S43，LLR(uk)，LLR(pk)计算和删截块625计算对数似然比，同时从β存储器625读出后向路径概率的计算结果。接着，以如同MUX和删截块612的相同方式从计算结果中删除位。减法器660从计算的对数似然比627中减去在先概率616。接着，生成由图6所示的交织器640交织的数据块703。
在CODE-MAP解码器620中，以与PR-MAP解码器610的相同方式计算前向路径概率和后向路径概率。然而，考虑到再现数据的顺序，后向路径概率的计算先于前向路径概率。
如上所述，参考图7描述了重复过程的一个处理周期的流程图。如果重复次数等于或大于两次，则PR-MAP解码器610如上所述进行解码。
接着，重复PR-MAP解码器610和CODE-MAP解码器620的解码，最后从LLR(uk)，LLR(pk)计算和删截块625提供的输出信号值LLR(uk)的每个符号与图2所示的重复解码器237解码的再现数据相同。
接着，参考图8和图9解释本发明的一个实施例，其中特播解码过程由多个解码器同时执行。
图8是根据本发明的重复解码器237实施例的解码器800的框图。图8特别示意了利用两个解码器801和802解码特播码的解码器800。图8所示的组件对应图6所示具有相同附图标记的组件。例如，图8所示的γ计算块611A和γ计算块611B与图6所示的γ计算块611为相同组件。
在图8中，解码器电路A 801等同于从图6所示的解码器电路600中去除α计算块612、β计算块613、α计算块623和β计算块624后的电路。解码器电路B 802也等同于从图6所示的解码器电路600中去除α计算块612、β计算块613、α计算块623和β计算块624后的电路。电路803主要有转换块810和811，α计算块812、β计算块813、转换块814和815，α计算块816、β计算块817。每个转换块801、811、814和815均有两个输入端和一个输出端，它们被控制以便根据从图2所示的控制器238提供的控制信号820，将输入到两个输入端的其中一个信号提供给输出端。
图9是用于解码特播码的重复过程的一个处理周期的流程图，这个过程是在具有图8所示的解码器电路A 801和解码器电路B 802的解码器800中执行的。因此，当执行两次重复解码时，由解码器A 801和解码器电路B 802执行的图9所示的操作需要执行两次。
图9中的步骤对应具有图7所示的相同附图标记的相同步骤。例如，图9所示的每个步骤S11A和S11B是在图7所示的步骤S11中执行相同操作的步骤。
首先，当数据块1提供给图2所示的存储器236时，开始数据块1的解码。
在图9所示的时间间隔(a)期间，转换块810受控制器238的输出820的控制以选择从γ计算块611A提供的输入信号作为输出信号。在解码器电路A 801，在步骤S11A，PR-MAP解码器610A中的γ计算块611A利用存储器236中存储的数据块1计算转移度量。接着，在步骤S12A，电路803中的α计算块计算前向路径概率，同时在步骤S13A，存储前向路径概率的结果到α存储器615A。因此，当数据块1存储到图2所示的存储器236时，前向路径概率的结果存储到α存储器615A。
在图9所示的时间间隔(b)期间，转换块810受控制器238的输出820的控制，以选择从γ计算块611B提供的输入信号作为输出信号，而转换块811受控选择从γ计算块611A提供的输入信号作为输出信号。
在解码器电路A 801，在S21A，PR-MAP解码器610A中的γ计算块611A利用图2所示的存储器236中存储的数据块1计算转移度量。接着在步骤S22A，β计算块813计算后向路径概率，同时在步骤S23A，由LLR(ci)计算块614A计算对数似然比，同时从α存储器615A读出前向路径概率的计算结果，这个计算结果在时间间隔(a)期间计算并存储到α存储器615A的。接着，减法器650A从计算的对数似然比中减去在先概率628A，接着生成由图8所示的解交织器630A解交织的数据块702A。
在解码器电路B 802，在步骤S11B，PR-MAP解码器610B中的γ计算块611B利用图2所示的存储器236中存储的数据块2计算转移度量。接着在步骤S12B，电路803中的α计算块812计算前向路径概率，同时在步骤S13B，前向路径概率的结果存储到α存储器615B。因此，当数据块2存储到图2所示的存储器236时，前向路径概率的结果存储到α存储器615B。
在图9所示的时间间隔(c)期间，转换块811受控制器238的输出820的控制以选择从γ计算块611B提供的输入信号作为输出信号。另一方面，转换块815受控制器238的输出820的控制以选择从γ计算块622A提供的输入信号作为输出信号。
在解码器电路A 801，在步骤S31A，由CODE-MAP解码器620A中的MUX和删截块621A插入位到经解交织的数据块702A中，接着，CODE-MAP解码器620A中的γ计算块622A利用经解交织和插入位的数据计算转移度量。接着在步骤S32A，β计算块817计算前向路径概率，同时在步骤S33A，前向路径概率的结果存储到β存储器626A。
在解码器电路B 802，在步骤S21B，PR-MAP解码器610B中的γ计算块611B利用图2所示的存储器236中存储的数据块2计算转移度量。接着在步骤S22B，β计算块813计算后向路径概率，同时在步骤S23B，由LLR(ci)计算块614B计算对数似然比，同时从α存储器615B读出前向路径概率的计算结果，这个结果是在时间间隔(b)期间计算并存储到α存储器615B中的。接着，减法器650B从计算的对数似然比中减去在先概率628B，接着生成由图8所示的解交织器630B解交织的数据块702B。
接着，在图9所示的时间间隔(d)期间，转换块814受控制器238的输出820的控制以选择从γ计算块622A提供的输入信号作为输出信号，而转换块815受控选择从γ计算块622B提供的输入信号作为输出信号。
在解码器电路A 801，在步骤S41A，CODE-MAP解码器620A中的γ计算块622A利用从CODE-MAP解码器620A中的解删截块621A提供的经解交织和插入位的数据计算转移度量。接着，在步骤S42A，α计算块816计算前向路径概率，同时在步骤S43A，由LLR(uk)，LLR(pk)计算和删截块625A计算对数似然比，同时从β存储器626A读出后向路径概率的计算结果。接着，以如同MUX和删截块212的相同方式从计算结果中删除位。接着，减法器660A从计算的对数似然比627A中减去在先概率616A，然后生成由图8所示的交织器640A交织的数据块703A。
在解码器电路B 802，在步骤S31B，由CODE-MAP解码器620B中的MUX和删截块621B插入位到经解交织的数据块702B中，接着CODE-MAP解码器620B中的γ计算块622B利用经解交织和插入位的数据计算转移度量。接着在步骤S32B，β计算块817计算后向路径概率，同时在步骤S33B，后向路径概率的结果存储到β存储器626B。
接着在图9所示的时间间隔(e)期间，转换块814受控制器238的输出820的控制以选择从γ计算块622B提供的输入信号作为输出信号。
在解码器电路B 802，在步骤S41B，CODE-MAP解码器620B中的γ计算块622B利用从CODE-MAP解码器620B的解删截块621B提供的经解交织和插入位的数据计算转移度量。接着在步骤S42B，α计算块816计算前向路径概率，同时在步骤S43B，由LLR(uk)，LLR(pk)计算和删截块625B计算对数似然比，同时从β存储器626B读出后向路径概率的计算结果。接着，以如同MUX和删截块212的相同方式从计算结果中删除位。接着，减法器660B从计算的对数似然比627B中减去在先概率616B。然后生成由图8所示的交织器640B交织的数据块703B。
如前所述，由于提供了计算前向路径概率和后向路径概率的解码器电路A 801，解码器电路B 802和电路803，而且电路803能被解码器电路A 801和解码器电路B 802时分使用，因此这两个特播解码器能同时解码特播码。此外，通过共用电路803计算前向路径概率和后向路径概率，相比图6所示提供双解码器电路600的情况能减小重复解码器237的电路尺寸。
接着，参考图10和图11解释本发明的另一个实施例。
图10是根据本发明的重复解码器237实施例的解码器1000的框图。图10特别示意了利用解码器C 1001和解码器D 1002以及解码器电路A 801和解码器电路B 802并行解码特播码的解码器1000。在图10中，解码器1000主要有四个解码器801、802、1001和1002，共用电路803和1003，转换块1004、1005、1006和1007，α存储器615A，α存储器615B，β存储器626A，以及β存储器626B。
图10所示的组件对应具有图8所示的相同附图标记的组件。此外，新添加的解码器电路C 1001与解码器电路A 801相同，新添加的解码器电路D 1002与解码器电路B 802相同，而共用电路1003与共用电路803相同。每个转换块1004、1005、1006和1007均有两个输入端和一个输出端，而且受从控制器238提供的控制信号1010的控制以选择其中一个输入信号作为输出信号。
在这个实施例中，解码运算由解码器电路A、B、C和D并行执行。此外，由于α存储器615A和β存储器626A被解码器电路A和C共用，而α存储器615B和β存储器626B被解码器电路B和D共用，因此减小了解码器1000的电路尺寸。
图11是在分别使用α存储器615A，β存储器626A，α存储器615B和β存储器626B的时间间隔。
在图11所示的时间间隔(a)期间，转换块1004受控制器238的输出1010的控制以选择从共用电路803提供的输入信号作为输出信号。因此，α存储器615A被解码器电路A使用。
在图11所示的时间间隔(b)期间，转换块1004受控制器238的输出1010的控制以选择从共用电路803提供的输入信号作为输出信号，而转换块1005受控选择从共用电路803提供的输入信号作为输出信号。因此，α存储器615A被解码器电路A使用，而α存储器615B被解码器电路B使用。
在图11所示的时间间隔(c)期间，转换块1006受控制器238的输出1010的控制以选择从共用电路803提供的输入信号作为输出信号，而转换块1005受控选择从共用电路803提供的输入信号作为输出信号，转换块1004受控选择从共用电路1003提供的输入信号作为输出信号。因此，β存储器626A被解码器电路A使用，而α存储器615B被解码器电路B使用，α存储器615A被解码器电路C使用。
在图11所示的时间间隔(d)期间，转换块1006受控制器238的输出1010的控制以选择从共用电路803提供的输入信号作为输出信号，而转换块1007受控选择从共用电路803提供的输入信号作为输出信号，转换块1004受控选择从共用电路1003提供的输入信号作为输出信号，而转换块1005受控选择从共用电路1003提供的输入信号作为输出信号。因此，β存储器626A被解码器电路A使用，β存储器626B被解码器电路B使用，α存储器615A被解码器电路C使用，而α存储器615B被解码器电路D使用。
在图11所示的时间间隔(e)期间，转换块1007受控制器238的输出1010的控制以选择从共用电路803提供的输入信号作为输出信号，转换块1006受控选择从共用电路1003提供的输入信号作为输出信号，而转换块1005受控选择从共用电路1003提供的输入信号作为输出信号。因此，β存储器626B被解码器电路B使用，β存储器626A被解码器电路C使用，而α存储器615B被解码器电路D使用。此外，如同在时间间隔(a)期间那样，α存储器615A被解码器电路A使用。
在图11所示的时间间隔(f)期间，转换块1006受控制器238的输出1010的控制以选择从共用电路1003提供的输入信号作为输出信号，而转换块1007受控选择从共用电路1003提供的输入信号作为输出信号。因此，β存储器626A被解码器电路C使用，而β存储器626B被解码器电路D使用。此外，如同在时间间隔(b)期间那样，解码器电路A和B使用相同的存储器。
在图11所示的时间间隔(g)期间，转换块1007受控制器238的输出1010的控制以选择从共用电路1003提供的输入信号作为输出信号。因此，β存储器626B被解码器电路D使用。此外，如同在时间间隔(c)期间那样，解码器电路A、B和C使用相同的存储器。
如上所述，α存储器615A，β存储器626A，α存储器615B和β存储器626B能被解码器电路A、B、C和D时分共用以便不会被不同解码器同时使用。因此，通过借助解码器电路共用存储器，相比提供两倍图8所示数量的存储器和解码器电路，能减少解码所用的存储器数量。
本发明并不局限于具体公开的实施例，而且不用偏离本发明的范围可进行变化和修改。
本发明基于2002年6月7日申请的日本优先申请No.2002-166899，其全部内容在此结合作为参考。

Claims (5)

1、一种信息记录和再现装置，具有对特播编码数据进行解码的特播解码器，其中
所述特播解码器具有：
多个似然比计算单元，
多个前向路径概率计算单元，所述前向路径概率计算单元的数量少于所述似然比计算单元的数量，以及
多个后向路径概率计算单元，所述后向路径概率计算单元的数量少于所述似然比计算单元的数量；
所述似然比计算单元并行地计算每个数据块的似然比；
所述前向路径概率计算单元以时分形式计算所述数据块的前向路径概率，其中每个前向路径概率计算单元向多个似然比计算单元提供其计算结果；以及
所述后向路径概率计算单元以时分形式计算所述数据块的后向路径概率，其中每个后向路径概率计算单元向多个似然比计算单元提供其计算结果。
2、根据权利要求1所述的信息记录和再现装置，其中
所述特播解码器还具有：
多个前向路径概率存储器，用于存储由所述前向路径概率计算单元计算的计算结果，以及
多个后向路径概率存储器，用于存储由所述后向路径概率计算单元计算的计算结果；
所述前向路径概率存储器以时分形式存储由所述前向路径概率计算单元以时分形式计算的每个数据块的前向路径概率；以及
所述后向路径概率存储器以时分形式存储由所述后向路径概率计算单元以时分形式计算的每个数据块的后向路径概率。
3、一种光盘装置，具有对特播编码数据进行解码的特播解码器，其中
所述特播解码器具有：
多个似然比计算单元，
多个前向路径概率计算单元，所述前向路径概率计算单元的数量少于所述似然比计算单元的数量，以及
多个后向路径概率计算单元，所述后向路径概率计算单元的数量少于所述似然比计算单元的数量；
所述似然比计算单元并行地计算每个数据块的似然比；
所述前向路径概率计算单元以时分形式计算所述数据块的前向路径概率，其中每个所述前向路径概率计算单元向多个似然比计算单元提供其计算结果；以及
所述后向路径概率计算单元以时分形式计算所述数据块的后向路径概率，其中每个所述后向路径概率计算单元向多个似然比计算单元提供其计算结果。
4、根据权利要求3所述的光盘装置，其中
所述特播解码器还具有：
多个前向路径概率存储器，用于存储由所述前向路径概率计算单元计算的计算结果，以及
多个后向路径概率存储器，用于存储由所述后向路径概率计算单元的计算结果；
所述前向路径概率存储器以时分形式存储由所述前向路径概率计算单元以时分形式计算的每个数据块的前向路径概率；
所述后向路径概率存储器以时分形式存储由所述后向路径概率计算单元以时分形式计算的每个数据块的后向路径概率。
5、一种用于对特播编码数据进行解码的数据再现方法，所述方法包括：
用于并行地计算多个数据块的似然比的步骤；
用于以时分形式计算经并行处理的每个数据块的前向路径概率的步骤；以及
用于以时分形式计算经并行处理的每个数据块的后向路径概率的步骤。
CNB031023363A 2002-06-07 2003-01-30 信息记录和再现装置，光盘装置以及数据再现方法 Expired - Fee Related CN1293704C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP166899/2002 2002-06-07
JP2002166899A JP4185314B2 (ja) 2002-06-07 2002-06-07 情報記録再生装置、光ディスク装置及び、データ再生方法

Publications (2)

Publication Number Publication Date
CN1467727A CN1467727A (zh) 2004-01-14
CN1293704C true CN1293704C (zh) 2007-01-03

Family

ID=29545875

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031023363A Expired - Fee Related CN1293704C (zh) 2002-06-07 2003-01-30 信息记录和再现装置，光盘装置以及数据再现方法

Country Status (6)

Country Link
US (1) US7180843B2 (zh)
EP (1) EP1369868B1 (zh)
JP (1) JP4185314B2 (zh)
KR (1) KR20030095199A (zh)
CN (1) CN1293704C (zh)
DE (1) DE60307369T2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167513A (ja) * 2003-12-01 2005-06-23 Matsushita Electric Ind Co Ltd 復号装置及び復号方法
JP4526293B2 (ja) * 2004-03-31 2010-08-18 パナソニック株式会社 ターボ復号装置及びターボ復号方法
EP1768263B1 (en) * 2004-05-26 2015-01-21 NEC Corporation Spatially-multiplexed signal detecting method and time space iterative decoder using same
US8396208B2 (en) * 2004-12-21 2013-03-12 Sandisk Technologies Inc. Memory system with in stream data encryption/decryption and error correction
US20060242429A1 (en) * 2004-12-21 2006-10-26 Michael Holtzman In stream data encryption / decryption method
US8693540B2 (en) * 2005-03-10 2014-04-08 Qualcomm Incorporated Method and apparatus of temporal error concealment for P-frame
US7653860B2 (en) * 2005-03-10 2010-01-26 Qualcomm Incorporated Transmit driver data communication
US7925955B2 (en) * 2005-03-10 2011-04-12 Qualcomm Incorporated Transmit driver in communication system
CA2600776C (en) * 2005-03-10 2012-07-17 Qualcomm Incorporated A decoder architecture for optimized error management in streaming multimedia
JP4730592B2 (ja) * 2005-07-11 2011-07-20 ソニー株式会社 復号装置および復号方法
US7669105B2 (en) * 2005-11-10 2010-02-23 Samsung Electronics Co., Ltd. Generic maximum aposteriori probability decoder for use in software-defined radio systems
US7624327B2 (en) * 2006-04-03 2009-11-24 Sigma Designs, Inc. Fast decoder and method for front end of convolutionally encoded information stream
US20080016425A1 (en) * 2006-04-04 2008-01-17 Qualcomm Incorporated Turbo decoder with symmetric and non-symmetric decoding rates
US7831894B2 (en) * 2006-10-10 2010-11-09 Broadcom Corporation Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves
US7827473B2 (en) * 2006-10-10 2010-11-02 Broadcom Corporation Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors
JP4755238B2 (ja) * 2008-11-27 2011-08-24 住友電気工業株式会社 復号器
CN102158235B (zh) * 2011-04-26 2016-11-23 中兴通讯股份有限公司 turbo译码的方法及装置
US20130142057A1 (en) * 2011-12-01 2013-06-06 Broadcom Corporation Control Channel Acquisition
GB2546544B (en) 2016-01-22 2018-04-18 Dyson Technology Ltd Cyclonic separation apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000018015A1 (de) * 1998-09-24 2000-03-30 Siemens Aktiengesellschaft Verfahren zur gemeinsamen quellen- und kanalcodierung
CN1338824A (zh) * 2000-08-17 2002-03-06 华为技术有限公司 一种特博码解码的方法以及解码器
CN1349361A (zh) * 2000-10-16 2002-05-15 Lg电子株式会社 特博码的解码方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563877B1 (en) * 1998-04-01 2003-05-13 L-3 Communications Corporation Simplified block sliding window implementation of a map decoder
US6687205B1 (en) * 1998-06-09 2004-02-03 Seagate Technology Llc Parallel coded spread spectrum communication for data storage
US6014411A (en) * 1998-10-29 2000-01-11 The Aerospace Corporation Repetitive turbo coding communication method
US6044116A (en) * 1998-10-29 2000-03-28 The Aerospace Corporation Error-floor mitigated and repetitive turbo coding communication system
JP2001127647A (ja) 1999-10-22 2001-05-11 Keio Gijuku 並列連接符号の復号器、復号方法及び復号プログラムを記録した記録媒体
JP2001266499A (ja) * 2000-03-23 2001-09-28 Sony Corp データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
JP2001266501A (ja) 2000-03-23 2001-09-28 Sony Corp データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
JP2001266500A (ja) * 2000-03-23 2001-09-28 Sony Corp データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
US6606725B1 (en) * 2000-04-25 2003-08-12 Mitsubishi Electric Research Laboratories, Inc. MAP decoding for turbo codes by parallel matrix processing
JP2002009633A (ja) 2000-06-19 2002-01-11 Mitsubishi Electric Corp 復号回路および復号方法、並びに符号化回路および符号化方法
SG97926A1 (en) * 2000-08-29 2003-08-20 Oki Techno Ct Singapore Pte Soft-in soft-out decoder used for an iterative error correction decoder
US7200799B2 (en) * 2001-04-30 2007-04-03 Regents Of The University Of Minnesota Area efficient parallel turbo decoding
US6885711B2 (en) * 2001-06-27 2005-04-26 Qualcomm Inc Turbo decoder with multiple scale selections
US6928599B2 (en) * 2001-12-05 2005-08-09 Intel Corporation Method and apparatus for decoding data
JP3781286B2 (ja) * 2001-12-25 2006-05-31 富士通株式会社 データ再生装置
JP4044774B2 (ja) * 2002-03-13 2008-02-06 富士通株式会社 データ記録装置及びデータ再生装置
US7032164B2 (en) * 2002-05-31 2006-04-18 Broadcom Corporation Efficient design to calculate extrinsic information for soft-in-soft-out (SISO) decoder

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000018015A1 (de) * 1998-09-24 2000-03-30 Siemens Aktiengesellschaft Verfahren zur gemeinsamen quellen- und kanalcodierung
CN1338824A (zh) * 2000-08-17 2002-03-06 华为技术有限公司 一种特博码解码的方法以及解码器
CN1349361A (zh) * 2000-10-16 2002-05-15 Lg电子株式会社 特博码的解码方法

Also Published As

Publication number Publication date
KR20030095199A (ko) 2003-12-18
US20030227851A1 (en) 2003-12-11
JP4185314B2 (ja) 2008-11-26
EP1369868A3 (en) 2005-06-08
DE60307369D1 (de) 2006-09-21
US7180843B2 (en) 2007-02-20
EP1369868B1 (en) 2006-08-09
JP2004014033A (ja) 2004-01-15
CN1467727A (zh) 2004-01-14
EP1369868A2 (en) 2003-12-10
DE60307369T2 (de) 2006-12-21

Similar Documents

Publication Publication Date Title
CN1293704C (zh) 信息记录和再现装置，光盘装置以及数据再现方法
CN100344067C (zh) 信号解码电路
CN1299292C (zh) 记录和再现设备、信号解码电路、纠错方法及迭代解码器
CN1311639C (zh) 软纠错代数解码器
CN101064162A (zh) 纠错装置、编码器、解码器、方法以及信息存储装置
US20050204255A1 (en) Cyclic redundancy check based message passing in Turbo Product Code decoding
US8024640B2 (en) Read/write channel coding and methods for use therewith
KR20070025145A (ko) 소프트 복호화 방법 및 장치, 에러 정정 방법 및 장치,소프트 출력 방법 및 장치
KR20120012960A (ko) 판독된 데이터 처리 시스템의 동적 스케일링을 위한 시스템 및 방법
CN1627415A (zh) 使用在盘驱动器中的迭代解码进行数据再现的方法和装置
JP5897384B2 (ja) パリティ共有データ符号化のためのシステム及び方法
JP5459878B2 (ja) パリティ共有データ処理のためのシステム及び方法
JP4910059B2 (ja) 信号処理装置、信号処理方法及び信号再生装置
JP2001266501A (ja) データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
CN1257457C (zh) 用于在磁盘驱动器中进行Turbo编码和解码的方法和设备
KR101385380B1 (ko) 듀얼 이진 및 비이진 디코딩 프로세싱을 위한 시스템 및 방법
EP1143440A2 (en) Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data
CN1235219C (zh) 盘驱动器读写通道中的Turbo编码和解码方法和设备
CN1273984C (zh) 盘驱动器读写通道中的Turbo编码和解码方法和设备
CN1484238A (zh) 具有替换部件的记录/再现装置和替换突发差错的方法
CN1331470A (zh) 光盘驱动装置的编码/解码系统
CN1700333A (zh) 用于编码数据的电路及方法和数据记录器
CN1585022A (zh) 纠错装置及方法
CN1675707A (zh) 使用了重复解码的数据记录再现装置及方法
CN1695192A (zh) 具有链接区的数据存储介质和将数据记录在该数据存储介质上或从该数据存储介质再现数据的设备和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070103

Termination date: 20110130