CN1293568C - 读出放大器 - Google Patents

读出放大器 Download PDF

Info

Publication number
CN1293568C
CN1293568C CNB001025295A CN00102529A CN1293568C CN 1293568 C CN1293568 C CN 1293568C CN B001025295 A CNB001025295 A CN B001025295A CN 00102529 A CN00102529 A CN 00102529A CN 1293568 C CN1293568 C CN 1293568C
Authority
CN
China
Prior art keywords
sensor amplifier
driver
coupled
amplifier according
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001025295A
Other languages
English (en)
Other versions
CN1271943A (zh
Inventor
G·米勒
H·赫尼格施米德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infenion Tech North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infenion Tech North America Corp filed Critical Infenion Tech North America Corp
Publication of CN1271943A publication Critical patent/CN1271943A/zh
Application granted granted Critical
Publication of CN1293568C publication Critical patent/CN1293568C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

提供增加读出放大器驱动器的栅极过驱动电压的激励信号，能够利用较小驱动器。这易于更有效地布图和/或提供较小的读出放大器，因此减少了芯片尺寸。

Description

读出放大器
本发明通常涉及半导体集成电路(IC)。尤其本发明涉及减少在IC，例如存储器IC，中使用的读出放大器的尺寸。
半导体IC，例如存储器IC，使用读出放大器，例如，读出，写入和还原存储单元中的信息。为存储器IC的位线对提供读出放大器。在操作期间，读出放大器读出和放大位线对的位线之间的电压差。电压差表示存储在选择存储单元的电荷是逻辑1或逻辑0。
对于较高集成度和较低制造成本的不断要求，使IC制造者增加压力，要制造越来越小的芯片。由于在典型的存储器IC中读出放大器占有芯片大约10％的尺寸，减少读出放大器的尺寸能够显著地减少整个芯片的尺寸。
通常，读出放大器包括交叉耦合锁存器，用于读出位线对之间的电压差。读出放大器还包括用于驱动锁存器的驱动器，以便放大读出电压差。驱动器是较大，并且对读出放大器的尺寸起重要作用。
减少驱动器的尺寸能够显著地减少读出放大器的尺寸。但是，由于设计要求，驱动器需要最小尺寸。减少驱动器的尺寸小于最小尺寸能够导致驱动器性能降低，它有害地影响IC性能或功能。
减少读出放大器尺寸的一种技术是把驱动器设置在整个读出放大器区域的外面。例如，能够把驱动器设置在针脚字线结构的读出放大器之间的针脚间隙区域，或设置在区段字线结构中读出放大器的区域字线驱动器区域。能够设置驱动器的其它区域包括行列解码区域。但是，较小的尺寸减少针脚间隙或局部字线驱动器区域的表面区域，使它难于容纳驱动器。
由上述讨论显而易见，希望减少读出放大器的尺寸，而不降低它们性能或影响它们的功能。
本发明涉及减少读出放大器的尺寸。在第1个实施例中，用来驱动读出放大器驱动器的驱动输入信号增加过驱动电压，使驱动器在增加的过驱动方式的情况下操作。这能够利用有利于更有效布图和/或减少读出放大器尺寸的较小驱动器。
图1表示本发明之一的方框图。
图2表示本发明的实施例。
读出放大器用于半导体IC中，例如，随机存储器(RAM)，它包括动态RAM(DRAM)，诸如Rambus DRAM和SLDRAM的高速DRAM，铁电RAM(FRAM)，同步DRAM(SDRAM)或合并DRAM逻辑芯片(嵌入DRAM)。其它类型的存储器IC或逻辑IC也能够利用读出放大器。
图1表示本发明实施例的读出放大器101。读出放大器耦连到位线120和121。包括选择单元的位线通常称为“位线真值部分”，其它的称为“位线补码部分”。
通常，均衡电路(没有表示)在存储存取之前均衡位线。关于位线的电压等于大约Vbleq。通常，Vbleq等于大约Vblh/2，其中，Vblh是位线的较高电压值。在位线均衡后，从位线对的一个位线选取一个单元。存储在选择存储单元的电荷增加或减小位线真值部分的电平，而位线补码部分的电平保持在Vblh/2。然后，放大位线真值部分和位线补码部分之间的电压差。
读出放大器包括分别连接到位线对的各位线的p-锁存器130和n-锁存器150。P-锁存器读出位线120和121之间的电压差。如果读到正的电压差，则p-锁存器连接位线真值部分到p-驱动器110，同时位线补码部分和p-驱动器隔离。位线120和121之间的负电位差使p-锁存器连接位线补码部分到p-驱动器和使位线真值部分和p-驱动器隔离。对于n-锁存器，当在位线对上存在正电压差时，使位线补码部分连接到n-驱动器140，并且使位线真值部分和n-驱动器隔离。如果读出负电位差，则n-锁存器连接位线到n驱动器和使位线补码部分和n-驱动器分离。
p-驱动器110包括输入端115和连接到p-锁存器的输出端116。输入端115的驱动p-驱动器输入信号激活p-驱动器，使它把连接到其输出端的负载充电到电压大约等于上部电源条117上的电压。上部电源条包括等于大约Vblh的电压。Vblh是例如大约1.6V。在1个实施例中，p-驱动器输入信号是驱动的低信号。
n-驱动器140包括输入端145和连接到n-锁存器的输出端146。在输入端145的驱动n-驱动器输入信号激活n-驱动器，使它把连接到其输出端的负载充电到电压大约等于下部电源条147的电压。下部电源条通常包括等于地的电压。在1个实施例，n-驱动器输入信号是驱动高信号。
已经很好地建立了利用驱动器来驱动读出放大器中的交叉耦合锁存器的概念。例如，Lu et al.，IEEE Journal of Solid State Circuits，Vol.SC-19，NO.4，August 1984，p.451-454，在这里引入作为参考。把控制NSET和PFET驱动器操作的信号称为“控制读出放大器锁存的时钟”。
p-驱动器和n-驱动器通常驱动许多读出放大器。为了满足驱动要求，需要相对大的驱动器。这些大的驱动器能够对读出放大器的尺寸起显著的作用。
按照本发明，构成驱动器按照增加的过驱动方式操作。通过提供具有驱动输入信号的驱动器来实现增加的过驱动方式，该信号增加驱动器过驱动电压的幅度。增加的过驱动电压提高了驱动器的性能，能够利用较小驱动器实现相同的性能。由于驱动器对芯片尺寸有相当大的贡献，本发明实现读出放大器尺寸的显著减少。
在1个实施例，通过提供驱动低p-驱动器输入信号，使p-驱动器以增加过驱动方式进行操作，该信号增加p-驱动器的过驱电压。驱动低p-驱动器输入信号包括相对地的负信号。在1个实施例，驱动低p-驱动器输入信号等于大约-0.2到-1.0V。在另一实施例，驱动低驱动器输入信号是大约-0.5V。最好，驱动低驱动器信号等于负字线低电压。负字线电压例如是大约-0.5V。利用负字线电压有利于提供负电压源以增加的过驱动方式操作驱动器，而不需要附加电压源。类似用于阱的现有的负偏压(例如，阵列阱或阵列背偏置电压)等的其它负电压，也能够用作驱动低p-驱动器输入信号，取决于设计要求和限制。
在1个实施例，提供驱动高n-驱动器输入信号，它增加n-驱动器过驱动电压。驱动高n-驱动器输入信号包括大于Vint的信号，其中Vint是IC电路的上部电源。例如，Vint是等于大约1.5V-3V。在1个实施例中，Vint等于大约2.2V。在1个实施例中，驱动高n-驱动器输入信号等于大约VPP，其中VPP是字线升压电压，通常是大约3.5V。也可能利用大于Vint的其它电平。
图2表示本发明的1个实施例。如图所示，读出放大器包括具有第1和第2晶体管220及230的交叉耦合p-锁存器130。在1个实施例中，晶体管是p-FET。第1晶体管包括第1端221，第2端222和栅极223。同样的，第2晶体管包括第1端231，第2端232，和栅极233。第1晶体管的第2端连接到第2晶体管的第1端。第1晶体管的栅极223和第1端221分别连接到第1位线120和另一位线121上。第2晶体管的第2端连接到第1位线120；栅极233连接到另一位线121上。
提供包括输入部分115和输出部分116的p-驱动器110，输出部分116和p-锁存器的第1晶体管及第2晶体管的公共端相连。p-驱动器包括具有第1端212和第2端213以及栅极214的驱动晶体管211。在1个实施例，驱动晶体管包括p-EFT。第1端连接到上部电压源117，第2端连接到输出端。上部电压源等于大约Vblh。提供栅极的驱动信号使驱动器的晶体管导电，连接上部电压源到输出部分。在1个实施例，驱动信号是逻辑0。
在操作中，交叉耦合p-锁存器读出位线120和121上的电压差。最初位线电压等于Vbleq。然后从位线对中的一个位线(位线真值部分)选择存储单元。然后，把选择存储单元电容器中的存储电荷耦合到位线。根据电荷是否表示逻辑1或0，则位线真值部分上升或下降。例如，位线真值部分上升或下降±0.15V，使位线真值部分是处于大约Vbleq±0.15。位线补码部分保持在Vbleq。
本发明的1个实施例，位线对之间的负电压差表示选择存储单元包括逻辑0。这使p-锁存器晶体管之一在p驱动器和位线补码部分之间形成导电通路，而另外的p-锁存器晶体管把位线真值部分和p-驱动器隔离。另一方面，位线对之间的正电压差表示选择存储单元包括逻辑1。这是使p-锁存器连接位线到p-驱动器，使位线补码部分和p-驱动器隔离。驱动p-驱动器输入信号驱动p-驱动器，充电其输出连接到大约Vblh电平的位线。
按照本发明一个实施例，提供驱动低p-驱动器的信号，它增加过驱动电压的幅度。过驱动电压是驱动器晶体管的栅源电压和阈值电压之间的差。低驱动p-驱动器输入信号包括相对地的负信号。在第1个实施例中，驱动低p-驱动器输入信号等于大约-0.2-1.0V。最好，驱动低驱动器输入信号等于大约负的字线电压或负阱偏压电压。通常，负字线电压等于-0.5V。其它负电压能够用作为驱动低p-驱动器输入信号，取决于设计的需要和限制。
在Vblh约为1.6V的情况，Vbleq是大约0.8V，驱动器晶体管的栅阈值电压是大约0.7V，用等于地电压的常规驱动低信号驱动p-驱动器，产生大约0.9V的过驱动电压|(VGS-VT)|。但是，按照本发明的1个实施例，用例如大约-0.5V的负驱动低信号驱动p-驱动器产生大约1.4V的过驱动电压。
由于增加栅极过驱动电压，因此能够减少驱动器晶体管的宽度，产生明显更紧凑的核心电路布图。因为诸如读出放大器的核心电路必须设置在间距上，这能够显著地减少芯片尺寸。这有利于增加每个晶片的芯片数量，减少每个芯片的成本。
读出放大器也包括交叉耦合n-锁存器150。n-锁存器包括例如是n-FET的第1和第2晶体管250和260。第1晶体管包括第1端251，第2端252和栅极253；第2晶体管包括第1端261，第2端262和栅极263。这些晶体管的结构是第1晶体管的第2端连接第2晶体管的第1端。第1晶体管的栅极253和第1端251分别连接到第1位线120和另一位线121。第2晶体管的第2端连接到第1位线120，栅极263连接到另一位线121。
提供包括输入部分145和输出部分146的n-驱动器140。n-锁存器中的晶体管公共端作为接收n-驱动器的输出的输入端。n-驱动器包括具有第1端242，第2端243和栅极244的驱动器晶体管211。驱动器晶体管例如包括n-FET。第1端连接到输出，第2端连接到下部电源条147。通常下部电源条包括大约等于地的电压。在栅极提供驱动信号使驱动器晶体管导通，连通下部电压源和输出。在第1实施例中，驱动信号是逻辑1信号。
在运行过程中，n-锁存器读出位线120和121之间的电压差。在1个实施例中，位线对的位线之间的负电压差表示选择存储单元包括表示逻辑0的电荷。在这种情况下，开通适当的n-锁存器晶体管连接位线真值部分到n-驱动器，关闭另外的n-锁存器晶体管使位线补码部分和n-驱动器隔离。
当位线对的位线之间存在正电压差时，选择存储单元包括表示逻辑1的电荷。通过开关适当的n-驱动器的晶体管，使n-锁存器连接位线补码部分到n-驱动器和使位线真值部分和n-驱动器隔离。驱动n-驱动器输入信号驱动n-驱动器使位线放电，连接它的输出大约到地。
按照本发明的实施例，提供增加过驱动电压的驱动高n-驱动输入驱动器信号，以增加的过驱动方式操作n-驱动器。驱动高n-驱动器输入信号包括大于Vint的信号，其中Vint是IC电路的上部电源。通常，Vint等于大约2.1V。在1个实施例，驱动高n-驱动器信号大约等于Vpp，其通常是大约3.5V。大于Vint的其它电平也能够利用，这取决于设计的需要和限制。
在Vint是大约2.1V和驱动晶体管的栅阈值电压是大约0.6V的情况下，利用等于Vint的常规驱动高信号，产生大约1.5V的过驱动电压(Vgs-Vt)来驱动n-驱动器。但是，按照本发明的1个实施例利用等于Vpp(大约3.5V)的驱动高信号产生大约2.9V的过驱动电压来驱动n-驱动器。
通过增加驱动器的过驱动电压可以提高驱动器的性能。这导致减少例如大约50％驱动晶体管的尺寸。减少驱动器晶体管的尺寸，能够更有效的布图，导致较小的芯片尺寸。例如，能够使较小的驱动器位于在窄的针脚间隙中，或局部的字线驱动器区中。此外，驱动器可以分布在整个读出放大器旁，如Mueller等人的US专利5831912所公开的那样，在这里作为参考引入。虽然这增加读出放大器的尺寸，但是和在读出放大器中使用常规驱动器比较，较小的驱动器减少了面积的损失。
虽然参考各种实施例详细地表示和叙述了本发明，但是本领域的普通技术人员应该理解，在不脱离本发明的精神和保护范围的情况下，可以进行修改和变化。因此，不是参考上述的叙述而是参考附加的权利要求和它们的全部等效范围来确定本发明的保护范围。

Claims (20)

1.读出放大器，包括：
耦合到第1和第2位线的第一锁存器，所述第一锁存器包括一个驱动端；
第一参考电压源；
第一驱动器电路，通过输出端耦合到第一参考电压源和所述第一锁存器的所述驱动端，所述第一驱动器电路通过在输入端接收一个驱动低输入信号而被激活，其中所述驱动低输入信号包括一个负电压，使所述第一驱动器电路在增加的过驱动方式操作，将位线之一驱动到大约为所述第一参考电压源的参考电压；
耦合在第1和第2位线之间的第二锁存器，所述第二锁存器包括一个驱动端；
第二参考电压源；
第二驱动器电路，通过输出端耦合到第二参考电压源和所述第二锁存器的所述驱动端，所述第二驱动器电路通过在输入端接收一个驱动高输入信号而被激活，其中所述驱动高信号包括一个高于Vint的电压，使所述第二驱动器电路在增加的过驱动方式操作，将位线之一驱动到大约为所述第二参考电压源的参考电压。
2.按照权利要求1的读出放大器，其中：
所述第一锁存器是一个P-锁存器；
所述第一参考电压源包括一个较高供电电平；
所述第一驱动器电路是一个P驱动器。
3.根据权利要求2所述的读出放大器，其所述P驱动器包括一个具有栅极和第一、第二端子的P-FET驱动器晶体管，所述第一端子被耦合到所述较高供电电平，所述第二端子被耦合到输出端，而所述栅极被耦合到输入端。
4.根据权利要求3所述的读出放大器，其中驱动低信号在-0.2到-1.0V之间。
5.根据权利要求3所述的读出放大器，其中驱动低信号包括一个负字线低电压。
6.根据权利要求1所述的读出放大器，其中所述第一驱动器电路包括一个具有栅极和第一、第二端子的P-FET驱动器晶体管，所述第一端子被耦合到第一参考电压源，所述第二端子被耦合到输出端，而所述栅极被耦合到输入端。
7.根据权利要求6所述的读出放大器，其中驱动低信号在-0.2到-1.0V之间。
8.根据权利要求6所述的读出放大器，其中驱动低信号包括一个负字线低电压。
9.根据权利要求1所述的读出放大器，其中驱动低信号在-0.2到-1.0V之间。
10.根据权利要求1所述的读出放大器，其中驱动低信号包括一个负字线低电压。
11.按照权利要求1的读出放大器，其中：
所述第二锁存器是一个n-锁存器；
所述第二参考电压源包括一个较低供电电平；
所述第二驱动器电路是一个n驱动器。
12.根据权利要求11所述的读出放大器，其中所述第二驱动器电路包括一个具有栅极和第一、第二端子的n-FET驱动器晶体管，所述第一端子被耦合到所述较低供电电平，所述第二端子被耦合到输出端，而所述栅极被耦合到输入端。
13.根据权利要求12所述的读出放大器，其中驱动高信号包括一个增高电压Vpp。
14.根据权利要求1所述的读出放大器，其中第二驱动器电路包括一个具有栅极和第一、第二端子的n-FET驱动器晶体管，所述第一端子被耦合到第二参考电压源，所述第二端子被耦合到输出端，而所述栅极被耦合到输入端。
15.根据权利要求14所述的读出放大器，其中驱动高信号包括一个增高电压Vpp。
16.根据权利要求14所述的读出放大器，其中所述第二参考电压源包括一个较低供电电平。
17.根据权利要求16所述的读出放大器，其中驱动高信号包括一个增高电压Vpp。
18.根据权利要求1所述的读出放大器，其中所述第二参考电压源包括一个较低供电电平。
19.根据权利要求18所述的读出放大器，其中驱动高信号包括一个增高电压Vpp。
20.根据权利要求1所述的读出放大器，其中驱动高信号包括一个增高电压Vpp。
CNB001025295A 1999-01-05 2000-01-05 读出放大器 Expired - Fee Related CN1293568C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/225665 1999-01-05
US09/225,665 US6420908B2 (en) 1999-01-05 1999-01-05 Sense amplifier

Publications (2)

Publication Number Publication Date
CN1271943A CN1271943A (zh) 2000-11-01
CN1293568C true CN1293568C (zh) 2007-01-03

Family

ID=22845750

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001025295A Expired - Fee Related CN1293568C (zh) 1999-01-05 2000-01-05 读出放大器

Country Status (5)

Country Link
US (1) US6420908B2 (zh)
EP (1) EP1026694A1 (zh)
KR (1) KR20000057709A (zh)
CN (1) CN1293568C (zh)
TW (1) TW459244B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002039456A1 (fr) * 2000-11-09 2002-05-16 Fujitsu Limited Memoire a semi-conducteurs et son procede de commande
US7023243B2 (en) * 2002-05-08 2006-04-04 University Of Southern California Current source evaluation sense-amplifier
KR102368878B1 (ko) 2015-07-31 2022-03-02 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 비트 라인 센스 앰프 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680349A (en) * 1991-07-25 1997-10-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having row decoder supplying a negative potential to word lines during erase mode
US5856945A (en) * 1996-03-29 1999-01-05 Aplus Flash Technology, Inc. Method for preventing sub-threshold leakage in flash memory cells to achieve accurate reading, verifying, and fast over-erased Vt correction

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938670B2 (ja) * 1976-10-15 1984-09-18 日本電気株式会社 差信号増巾回路
US4421996A (en) * 1981-10-09 1983-12-20 Advanced Micro Devices, Inc. Sense amplification scheme for random access memory
US5051959A (en) * 1985-08-14 1991-09-24 Fujitsu Limited Complementary semiconductor memory device including cell access transistor and word line driving transistor having channels of different conductivity type
US4816706A (en) * 1987-09-10 1989-03-28 International Business Machines Corporation Sense amplifier with improved bitline precharging for dynamic random access memory
US4980862A (en) * 1987-11-10 1990-12-25 Mosaid, Inc. Folded bitline dynamic ram with reduced shared supply voltages
KR920010346B1 (ko) * 1990-05-23 1992-11-27 삼성전자 주식회사 반도체 메모리의 센스앰프 구동회로
US5075571A (en) * 1991-01-02 1991-12-24 International Business Machines Corp. PMOS wordline boost cricuit for DRAM
US5357462A (en) * 1991-09-24 1994-10-18 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller
US5265047A (en) * 1992-03-09 1993-11-23 Monolithic System Technology High density SRAM circuit with single-ended memory cells
KR0122108B1 (ko) * 1994-06-10 1997-12-05 윤종용 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
JPH09213078A (ja) 1996-02-01 1997-08-15 Hitachi Ltd 半導体メモリ、デバイス、信号の増幅方法、パストランジスタを制御するための方法および装置
JP3386684B2 (ja) * 1997-03-19 2003-03-17 シャープ株式会社 半導体記憶装置
US6021083A (en) * 1997-12-05 2000-02-01 Macronix International Co., Ltd. Block decoded wordline driver with positive and negative voltage modes
US5933386A (en) * 1997-12-23 1999-08-03 Mitsubishi Semiconductor America, Inc. Driving memory bitlines using boosted voltage
US5949720A (en) * 1998-10-30 1999-09-07 Stmicroelectronics, Inc. Voltage clamping method and apparatus for dynamic random access memory devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680349A (en) * 1991-07-25 1997-10-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having row decoder supplying a negative potential to word lines during erase mode
US5856945A (en) * 1996-03-29 1999-01-05 Aplus Flash Technology, Inc. Method for preventing sub-threshold leakage in flash memory cells to achieve accurate reading, verifying, and fast over-erased Vt correction

Also Published As

Publication number Publication date
EP1026694A1 (en) 2000-08-09
US6420908B2 (en) 2002-07-16
TW459244B (en) 2001-10-11
KR20000057709A (ko) 2000-09-25
CN1271943A (zh) 2000-11-01
US20020000839A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
US5293563A (en) Multi-level memory cell with increased read-out margin
KR100395260B1 (ko) 반도체장치
US5943258A (en) Memory with storage cells having SOI drive and access transistors with tied floating body connections
JP5132032B2 (ja) ゲート制御ダイオード・メモリ・セル
US7567477B2 (en) Bias sensing in sense amplifiers through a voltage-coupling/decoupling device
US6611474B2 (en) Semiconductor device
JP2012181918A (ja) ロジックプロセスで埋め込まれたｄｒａｍのためのワード線ドライバ
US6169701B1 (en) Semiconductor memory device using shared sense amplifier system
US4397003A (en) Dynamic random access memory
US5946243A (en) Signal line driving circuits with active body pull-up capability for reducing boost delay
EP0499478A2 (en) Semiconductor memory unit array
JPH0518198B2 (zh)
US20030002322A1 (en) Current leakage reduction for loaded bit-lines in on-chip memory structures
JP2661842B2 (ja) データ伝送回路
US5453950A (en) Five transistor memory cell with shared power line
US7382177B2 (en) Voltage charge pump and method of operating the same
CN1293568C (zh) 读出放大器
US6690198B2 (en) Repeater with reduced power consumption
US6166976A (en) Multiple equilibration circuits for a single bit line
US6226205B1 (en) Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM)
JP4075090B2 (ja) 半導体装置
US5991217A (en) Fast SRAM design using embedded sense amps
KR100369360B1 (ko) 강유전체 메모리 장치
US20020085405A1 (en) Memory architecture with controllable bitline lengths
KR100316521B1 (ko) 반도체 메모리의 오버 드라이브 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1032286

Country of ref document: HK

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160309

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: American California

Patentee before: Infenion Tech. North America Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070103

Termination date: 20170105

CF01 Termination of patent right due to non-payment of annual fee