CN1288528A - 液晶显示装置中安装半导体装置的安装构造和半导体装置 - Google Patents

液晶显示装置中安装半导体装置的安装构造和半导体装置 Download PDF

Info

Publication number
CN1288528A
CN1288528A CN99802257A CN99802257A CN1288528A CN 1288528 A CN1288528 A CN 1288528A CN 99802257 A CN99802257 A CN 99802257A CN 99802257 A CN99802257 A CN 99802257A CN 1288528 A CN1288528 A CN 1288528A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
electrode
liquid crystal
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99802257A
Other languages
English (en)
Other versions
CN1125368C (zh
Inventor
田口昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Publication of CN1288528A publication Critical patent/CN1288528A/zh
Application granted granted Critical
Publication of CN1125368C publication Critical patent/CN1125368C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

向分别形成了电极(83、84)的第1基极(81)和第2基极(82)之间封入液晶(85)构成的液晶显示装置(80)内,安装用来驱动它的半导体装置(1)。在该半导体装置(1)中,在已形成了集成电路的半导体芯片(12)的表面上设置的电极焊盘上,把通过下部电极导通的多个突起电极(24)设置为分别跨接半导体芯片(12)的表面和2个侧面。使半导体芯片(12)的一方的侧面与液晶显示装置(80)的第1基极的延伸出来设置的部分的表面面对面地装设该半导体装置(1),并使突起电极(24)与该基板上边的电极(83)连接。在半导体芯片(12)的另一方的侧面上连接PFC(60)的端部。借助于此,使连接面积减少,使液晶显示装置的小型化成为可能。

Description

液晶显示装置中安装半导体 装置的安装构造和半导体装置
技术领域
本发明涉及在液晶显示装置的基板上边，安装用来驱动该液晶显示装置的半导体装置，使得进行电和机械连接的安装构造及其半导体装置，特别是涉及具备用来与液晶显示装置进行电连的突起电极(焊料突点)的表面安装式的半导体装置。
技术背景
作为构成集成电路(IC)或大规模集成电路(LSI)等的半导体装置，现在大多使用表面安装式的半导体装置。
在表面安装式半导体装置中，在把它安装到电路基板上之际，为了与其布线图形进行电连接和机械连接，有的在表面上排列有多个突起电极(Bump，焊料凸点)。作为其一个例子，图15示出了具备直立墙壁形状的突起电极的半导体装置的剖面构造。
该半导体装置，在已形成了集成电路(图示省略)半导体芯片72的表面(图中为上表面)上，沿着与纸面垂直的方向的侧缘设置多个用来与外部电路连接的电极焊盘74。另外，在图15中，还仅仅示出了沿半导体衬底72的左右两侧缘的各列的每列一个的电极焊盘74、74。
被覆该各个电极焊盘74的周缘部分，并形成开口部分使得其内侧露出来的绝缘膜76，在该半导体芯片72上边的整个面上设置，把下部电板79设置为使之紧密附着于该绝缘膜76的开口部分的周缘部分和电极焊盘74的露出部分上。此外，在该下部电极79上边设置直立墙壁状地形成的突起电极78。
该半导体装置直立墙壁状地形成有突起电极78。对此，也有的上部比其基部还大的蘑菇状地形成突起电极。但是，直立墙壁状的突起电极这一方可以减少向沿半导体衬底72的横向的扩展，可以与此减少的量相应地提高突起电极的配设密度，因而可以使与外部电路之间进行连接的连接节距微细化。
作为液晶显示装置的驱动用半导体装置，也变成为使用具备这样的突起电极的表面安装式半导体装置，变成为把构成液晶显示装置的液晶面板的玻璃基板的周边部分上，安装多个驱动用(扫描用和信号输入用)的半导体装置。
用图16说明半导体装置向现有的这样的液晶显示装置中进行安装的安装构造的例子。
80是液晶显示装置，在用密封剂86封入液晶85构成液晶面板的第1、第2基板81、82之间，第1基板81从第2基板82延伸出来的区域8，是用来安装驱动该液晶显示装置80的半导体装置71的区域。作为第1、第2基板，一般可以使用玻璃基板，但也可以使用透明的树脂基板。
在第1基板81的上表面上，从封入了液晶85的内部开始在区域8内延伸的多个扫描电极83和将变成为连往外部的连接端子的多个端子电极88，用透明导电膜在垂直于纸面的方向上并排地形成了图形。在与扫描电极83面对面的内面上，把第2基板82的液晶85夹在中间，在图中在左右方向上并排地、用透明的导电膜形成多个信号电极84的图形。
在该液晶显示装置80的第1基板81的区域8上边，涂敷使导电性粒子52分散到绝缘性粘接剂中的各向异性导电粘接剂50。然后，使半导体装置71以对于图15所示的姿势上下颠倒过来的姿势，使连接各个突起电极78的扫描电极83和端子电极88进行位置对准后，配置到该第1基板81的区域8上边。
这样一来，采用在把半导体装置71载置到已涂敷上各向异性导电粘接剂50的第1基板81上边的状态下，在对第1基板81加压的同时对半导体装置71进行热处理的办法，中间存在着各向异性导电粘接剂50中的导电性粒子52地使各个突起电极78电连到扫描电极83和端子电极88上。同时，用各向异性导电粘接剂50中的绝缘性粘接剂，把半导体装置71粘接固定到第1基板81上。
此外，在第1基板81上边的已形成了端子电极88的部分上，配置挠性印制基板(PFC)60的端部。在该PFC60上形成了用来给半导体装置71提供电源和输入信号的用铜箔制成的布线图形(未画出来)。
然后，该布线图形也中间存在着各向异性导电粘接剂50中的导电性粒子52地电连到第1基板81上边端子电极88上，同时该PFC60的端部还粘接固定到第1基板81上。
采用象这样地安装半导体装置71的办法，就可以分别确保在突起电极78与第1基板81上边的扫描电极83之间，和PFC60的布线图形与第1基板81上边的端子电极88之间各向异性导电粘接剂50中的导电性粒子52，就可以借助于此进行各自的电连，或者用绝缘性粘接剂接机械性地进行连接。
然后，向半导体装置71和PFC60的连接部分的上表面上涂敷保护剂(mold resin，模铸树脂)62。借助于此，可以防止水分进入突起电极78和扫描电极83之间的连接部分和PFC60和端子电极88之间的连接部分中去，同时还可以进行机械性的保护以提高可靠性。
但是，若用这样的现有的向液晶显示装置中安装半导体装置的安装构造，由于作为其连接部分(图16的区域8)需要相当大的面积，故存在着不利于液晶显示装置的小型化的问题。
例如，向液晶显示装置80中安装的半导体装置71和将成为PFC60的连接部分的区域8，由于半导体装置71的宽度尺寸为2mm，作为半导体装置71的连接冗余度需要1mm，作为PFC60的连接代价需要2mm，故约为5mm。
用来安装这样的液晶显示装置80的半导体装置的区域8，是液晶面板的非显示部分，对于显示部分的面积来说，液晶面板的组件尺寸就变得相当大。
发明的公开
本发明就是为解决上述的问题而发明的，液晶显示装置的安装半导体装置的部分的面积，此外还包括用来把挠性印制基板连接到半导体装置上的部分，以减小上述面积实现液晶显示装置的小型化为目的，提供为了该目的而向液晶显示装置中安装的半导体装置的安装构造及其半导体装置。
就是说，本发明的向液晶显示装置中安装的半导体装置的安装构造，是这样的一种构造：在把液晶封入到已形成了扫描电极的第1基板和已形成了与该扫描电极面对面的信号电极的第2基板之间而构成的液晶显示装置内，把跨接该半导体芯片的表面和侧面设置有中间存在着下部电极进行导通的突起电极的半导体装置，安装在已形成了集成电路的半导体芯片的表面上设置的电极焊盘上。接着，使上述半导体衬底的侧面，与液晶显示装置的第1基板和第2基板的一方从另一方延伸出来设置的部分的表面面对面地装设该半导体装置，使上述突起电极与该一方的基板上边的电极进行连接。
可以这样地进行安装：跨接半导体芯片的表面和第1侧面地设置该半导体装置的突起电极的同时，还跨接该半导体芯片的表面和对于该第1侧面来说相反一侧的第2侧面地设置该半导体装置的突起电极，使上述半导体芯片的第1侧面与液晶显示装置的上述第1和第2基板的一方从另一方延伸出来设置的部分的表面面对面地装设该半导体装置，使跨接该第1侧面的突起电极与上述一方的基板上边的电极进行连接，同时，使挠性印制基板连接到该半导体芯片的上述第2侧面上，并使该布线图形(印制基板)与跨接该第2侧面的突起电极导通。
或者，也可以这样地进行安装：跨接半导体芯片的表面和第1侧面地设置该半导体装置的突起电极的同时，还跨接该半导体芯片的表面和对于该第1侧面垂直的第3侧面地设置该半导体装置的突起电极，使上述半导体芯片的第1侧面与液晶显示装置的上述第1和第2基板的一方从另一方延伸出来设置的部分的表面面对面地装设该半导体装置，使跨接该第1侧面的突起电极与上述一方的基板上边的电极进行连接，同时，使挠性印制基板连接到该半导体芯片的上述第3侧面上，并使该布线图形(印制基板)与跨接该第3侧面的突起电极导通。
此外，本发明的半导体装置，是安装到把液晶封入到已形成了扫描电极的第1基板和已形成了与该扫描电极面对面的信号电极的第2基板之间构成的液晶显示装置内，并驱动该液晶显示装置的半导体装置，具有：将形成集成电路的同时还在表面的周缘部分附近设置了用来使该集成电路连接到外部的电极焊盘的半导体芯片；在该半导体芯片上边形成且具有使上述各个电极焊盘露出来的开口的绝缘膜；在上述各个电极焊盘上边分别设置的下部电极；通过该下部电极与上述电极焊盘导通，并跨接上述半导体芯片的表面和侧面设置的多个突起电极。
上述半导体芯片的设置突起电极的侧面，可以形成在上述表面上具有台阶的形状。
此外，理想的是上述突起电极设置得从半导体芯片的上述侧面突出出来。在上述半导体芯片的侧面具有台阶的情况下，则可以把上述突起电极设置为使得从其侧面的最外面突出出来。
再有，从下部电极一侧开始，可以用铜层和金层、铜层和镍层和金层这样的多层金属层构成。
附图的简单说明
图1的剖面图示出了本发明的向液晶显示装置中安装的半导体装置的安装构造的一个实施例。
图2的剖面图示出了在本发明的液晶显示装置中安装的半导体装置的一个实施例。
图3到图10的剖面图示出了图2所示的半导体装置的制造工序的各个阶段。
图11的斜视图示出了本发明的半导体装置和液晶显示装置的基板和PFC之间的关系的一个例子。
图12的平面图示出了图11所示的已安装上半导体装置并已连接上PFC的液晶显示装置的一部分。
图13的斜视图示出了本发明的半导体装置和液晶显示装置的基板和PFC之间的关系的另一个例子。
图14的平面图示出了图13所示的已安装上半导体装置并已连接上PFC的液晶显示装置的一部分。
图15的剖面图示出了现有的具备突起电极的半导体装置的一个例子。
图16向现有的液晶显示装置中安装的半导体装置的安装构造的一个例子。
优选实施例
以下，用附图说明用来实施本发明的向液晶显示装置中安装半导体装置的安装构造及该半导体装置的优选实施例。
[半导体装置的构造：图2]
首先，用图2，说明本发明的向液晶显示装置中安装的半导体装置的实施例。
图2的剖面图示出了向液晶显示装置中安装，并驱动该液晶显示装置的本发明的表面安装式半导体装置的构造。
该半导体装置1由下述部分构成：半导体芯片12，该半导体芯片在形成集成电路的同时，还在表面12a的周缘部分(在本例中是垂直的左右两侧面12b、12c的边缘部分)附近设置用来使之连接到外部的电极焊盘14；绝缘膜16在该半导体芯片12上边形成，且具有使各个电极焊盘14露出来的开口16a；下部电极19分别在各个电极焊盘14上边设置；突起电极(焊料凸点)24，通过该下部电极19与上述电极焊盘14分别导通，并跨接上述半导体芯片12的表面12a和第1侧面12b和与其相对一侧的第2侧面12c设置。
设置该半导体芯片12的突起电极24的侧面12b、12c，在表面12a一侧形成具有台阶12d、12e的形状，从电极焊盘14上边开始，沿着该台阶部分延伸出来设置下部电极19，形成各个突起电极24使得把该下部电极19覆盖起来。
该各个突起电极24的侧面，从半导体衬底的侧面12b、12c，就是说从具有台阶的侧面的最外面突出1～10微米。本实施例的突起电极24用由铜(Cu)层形成的内侧突起电极22和由金(Au)层形成的外侧突起电极23这2个金属层构成。
另外，既可以用金等不易氧化的单一金属构成，也可以用铜层和镍层和金层等的3层构成。
[安装构造：图1]
其次，用图1说明把半导体装置安装到液晶显示装置中的安装构造。
80是液晶显示装置，在构成其液晶面板的各个部分内，对于与图16所示的现有的液晶显示装置相对应的部分，赋予同一标号。
把用来驱动该液晶显示装置80的半导体装置1，安装到用密封剂86把液晶85封入到本身为形成了扫描电极83的玻璃基板的第1基板81，和本身为形成了与该扫描电极面对面的信号电极84的玻璃基板的第2基板82之间构成的液晶显示装置80内。
该半导体装置1，如用图2所说明的那样，把突起电极24设置为跨接已形成了集成电路的半导体芯片12的表面12a和第1侧面12b或第2侧面12c。
使该半导体装置1，如图1所示，变成为站立状态，把半导体芯片12的一方的侧面装设为使液晶显示装置80的第1基板81与从第2基板82延伸出来设置的区域(部分)的表面面对面，在图中，使下侧的突起电极24与第1基板81上边的扫描电极83连接。
此外，在该半导体装置1的图中的上侧的侧面上边，用各向异性导电粘接剂50，加压粘接挠性印制基板(PFC)60的端部，用其导电性粒子使在图中在上侧的突起电极24和PFC60上形成的布线图形进行电连(导通)。
在进行该半导体装置1的各个突起电极24和液晶显示装置80的第1基板81的扫描电极83和PFC60的布线图形之间的连接之际，边对PFC60和半导体装置1和第1基板81之间以400kg/cm2的压力加压，边用180℃～220℃的温度进行加热。然后，采用向半导体装置1的周围和液晶显示装置80的第1、第2基板81、82和PFC60之间充填被覆保护剂(模树脂)65的办法，实现防止水分向各个连接部分的侵入和机械性的保护的同时，还对半导体装置1和液晶显示装置80和PFC60确实地进行固定粘接。
如上所述，采用在半导体装置的半导体芯片12的侧面进行液晶显示装置的基板及其电极之间的电连接和机械连接的办法，与图16所示的现有的安装构造比，可以大幅度地减少在液晶显示装置的基板上安装半导体装置所必须的面积，可以减小液晶面板的非显示部分，从而可以实现液晶显示装置的小型化。
[半导体装置的制造方法：图2到图10]
其次，参照图3到图10，对本发明的图2所示的半导体装置的制造方法进行说明。
如图3所示，形成多个半导体芯片用的未画出来的集成电路，在已在表面10a上列设有多个电极焊盘14的半导体衬底(晶片)10上，从其表面10a一侧进行第1切片加工(沟加工)，形成沟状的街道线(street line)10s。该街道线10s，在相邻2列的半导体芯片12、12用的各个电极焊盘14的列中间形成，半导体衬底10的板厚要作成为使得剩下例如厚度t=200微米～300微米。
各个电极焊盘14由铝构成，用来使用来驱动在该半导体衬底10内形成的液晶显示装置的多个集成电路分别与外部电路进行连接。
其次，如图4所示，在半导体衬底10的表面(上表面)10a和街道线10s内的整个面上，都用旋转涂敷法形成厚度2微米到3微米的由感光性聚酰亚胺构成的绝缘膜16。作为绝缘膜16，除感光性聚酰亚胺外，既可以用化学气相淀积(CVD)工艺形成含有硼或磷、硼和磷的氧化硅膜，也可以用等离子体CVD工艺形成氮化硅膜。
然后，用规定的光刻掩模对由感光性聚酰亚胺膜构成的绝缘膜16进行了暴光处理之后，进行显影处理，如图5所示，进行图形化使得在各个电极焊盘14上边形成开口16a。
其次，如图6所示，在包括绝缘膜16上边和电极焊盘14上边在内的半导体衬底10的整个面上，用溅射法分别依次形成膜厚0.8微米的铝，膜厚0.01微米的铬和膜厚0.8微米的铜，借助于此，用3层构造形成公用电极膜18。
另外，作为该公用电极膜18，必须使用与形成电极焊盘14和图2所示的内部突起电极22的电极材料电连性良好及机械贴紧性良好，且不存在电极材料相互扩散的稳定的电极材料。
为此，作为公用电极膜18，除前边说的由铝和铬和铜形成的3层构造的公用电极外，钛和钯、钛和金、钛和白金、钛钨合金和钯、钛钨合金和金、钛钨合金和白金、钛钨合金和铜、或铬和铜等的2层构造，或者铝和钛和铜的3层构造等是有效的。
另外，若把铜作成为公用电极膜18的最上层，则易于用后边要讲的电镀法形成突起电极，此外，即便是在该铜的表面上形成了图形，在加热时在该图形中铜也没有进行熔融的可能。
然后，如图7所示，用旋转涂敷法在公用电极膜10上边的整个面上形成厚度17微米的感光性树脂20。再使用规定的光刻掩模暴光处理该感光性树脂20，然后进行显影处理，用这样的办法使感光性树脂20图形化为使得在预定形成各个突起电极的区域上形成开口(参照图8)。
其次，以该感光性树脂20为电镀掩模，电镀10微米到15微米厚度的铜，以便如图8所示，在感光性树脂20的开口内的公用电极膜18上边形成由铜电镀层形成的内侧突起电极22。
另外，作为在这里形成的内侧突起电极22，其材料也可以使用金和镍。
然后，使用湿式剥离液除去作为电镀掩模使用的感光性树脂20(参照图9)。接着，以内侧突起电极22为刻蚀掩模，使用本身为メルテックス(生产厂家-译者注)生产的铜刻蚀液的ェンストリップC(商品名)进行刻蚀，除去作为公用电极膜18的铜之内，从内侧突起电极22露出来的区域。该刻蚀处理用比恰到好处的刻蚀过刻蚀30％的时间进行。
其次，用硝酸铈铵和铁氰化钾和氢氧化钠的混合液，刻蚀作为公用电极膜18的阻挡层和紧密附着层的铬(中层)和铝(最下层)。该处理也用比恰到好处的刻蚀过刻蚀30％的时间进行刻蚀。
采用象这样地除去公用电极膜18的不需要部分的办法，如图9所示，仅仅在对内侧突起电极22进行整合的下部区域内，形成下部电极19。
其次，这回用第2次的切片工序，切断用图3所说明的第1次切片(沟加工)工序使半导体衬底10的板厚变得很薄的街道线10s的部分，如图10所示，把半导体衬底10切断成单个的半导体芯片12。用该第2次切片工序形成的切断宽度W，比第1次切片工序的切断宽度窄30微米到50微米左右。
然后，如图2所示，用无电解电镀法，在各个半导体芯片12的各个内侧突起电极22的露出来的整个表面上电镀2微米到3微米厚度的金，形成外侧突起电极24。
另外，该外侧突起电极24，也可以作成为镍和金的2层构造。
在顺次经过这样的工序后，如图2所示，完成用绝缘膜1分别进行隔离形成多个突起电极24，使得分别跨接半导体芯片12的表面12a和第1侧面12b及表面12a和与第1侧面相反的一侧的第2侧面12c的半导体装置1。
[半导体装置和安装构造的补充说明：图11到图14]
在这里，对半导体装置1和向液晶显示装置进行安装的安装构造，用图11到图14，进行补充说明。
图2所示的半导体装置1，如图11所示，在长边方向上隔以间隔地列设多个突起电极24，使得跨接半导体芯片12的表面12a和第1侧面12b，同时在长边方向上隔以间隔地列设多个突起电极24，也使得跨接半导体芯片12的表面12a和第2侧面12c。该第1侧面12b和第2侧面12c，是在半导体芯片12的相反一侧平行的各个侧面。
在这种情况下，如图11所示，在液晶显示装置的第1基板81的上表面上与半导体芯片12的第1侧面12b面对面地安装该半导体装置，并把PFC60的端部连接到第2侧面12c上。在图11中，用假想线表示该第1基板81和PFC60。
图12的平面图示出了安装该半导体装置1并把PFC60连接到该半导体装置1上的液晶显示装置80的一部分。
图13和图14是与图11和图12同样的图，示出了与上述不同的实施例。
该例的半导体装置1’，把突起电极24设置为跨接半导体芯片12的表面12a和第1侧面12b的同时，还把突起电极24设置为跨接半导体芯片12的表面12a和与第1侧面12b垂直相交的第3侧面12f。其它的构成与图2所示的半导体装置1是相同的。
然后，为要把该半导体装置1’安装到液晶显示装置内，如图13和图14所示，与液晶显示装置80的第1基板81从第2基板82延伸出来设置的部分的表面面对面地装设半导体芯片12的第1侧面12b，使跨接第1侧面12b的突起电极24与第1基板81上边的扫描电极83连接。此外，把挠性印制基板(PFC)60连接到半导体芯片12的第3侧面12f上，使跨接该印制布线和第3侧面12f的突起电极24导通。
这样地制作，将减少液晶显示装置的厚度方向的尺寸，对于薄型化是有利的。
另外，在上边所说的各个实施例中，虽然把半导体装置装设到液晶显示装置的已形成了扫描电极的第1基板上，但是，在已形成了信号电极的第2基板这一方比第1基板还延伸出来设置的情况下，也可以装设到第2基板上。此外，还可以作成为把与扫描电极连接的半导体装置连接到第1基板上，把与信号电极连接的半导体装置连接到第2基板上。另外，有时候还可以使扫描电极和信号电极颠倒过来，或者变成为显示电极或数据电极等。
工业上利用的可能性
由以上的说明可知，倘采用向本发明的液晶显示装置内安装半导体装置的安装构造及其半导体装置，则由于液晶显示装置驱动用的半导体装置将形成为使得跨接其半导体芯片的表面和侧面的突起电极，可以用半导体装置的侧面进行与液晶显示装置的电路基板之间的连接和用来给半导体装置提供电源或信号的挠性印制基板之间的连接，故可以使连接面积微小化而且可以进行可靠性高的连接。
借助于此，可以实现半导体装置向液晶显示装置中安装的高密度安装化，可以实现液晶显示装置的小型化。

Claims (10)

1．一种把向已形成了扫描电极的第1基板和已形成了与该扫描电极面对面的信号电极的第2基板之间封入液晶构成的液晶显示装置中，安装用来驱动该液晶显示装置的半导体装置的安装构造，其特征是：
在上述半导体装置中，在已形成了集成电路的半导体芯片的表面上设置的电极焊盘上，把通过下部电极导通的突起电极设置为跨接该半导体芯片的表面和侧面，
使上述半导体芯片的侧面与上述液晶显示装置的上述第1和第2基板的一方从另一方延伸出来设置的部分的表面面对面地装设该半导体装置，并使上述突起电极与该一方基板上边的电极进行连接。
2．权利要求1所述的向液晶显示装置中安装半导体装置的安装构造，其特征是：
把上述半导体装置的突起电极设置为跨接上述半导体芯片的表面和第1侧面的同时，还设置为跨接该半导体芯片的表面和对于上述第1侧面为相反一侧的第2侧面，
使上述半导体芯片的上述第1侧面与上述液晶显示装置的上述第1和第2基板的一方从另一方延伸出来设置的部分的表面面对面地装设该半导体装置，并使跨接上述第1侧面的突起电极与上述一方的基板上边的电极进行连接，同时，使挠性印制基板连接到上述半导体芯片的上述第2侧面上，并使该印制布线和跨接该第2侧面的突起电极导通。
3．权利要求1所述的向液晶显示装置中安装半导体装置的安装构造，其特征是：
上述半导体装置的突起电极被设置为跨接上述半导体芯片的表面和第1侧面的同时，还被设置为跨接该半导体芯片的表面和与上述第1侧面垂直相交的第3侧面，
使上述半导体芯片的上述第1侧面与上述液晶显示装置的上述第1和第2基板的一方从另一方延伸出来设置的部分的表面面对面地装设该半导体装置，并使跨接上述第1侧面的突起电极与上述一方基板上边的电极进行连接，同时，使挠性印制基板连接到上述半导体芯片的上述第3侧面上，并使该印制布线和跨接该第3侧面的突起电极导通。
4．一种半导体装置，该半导体装置被安装到把液晶封入到已形成了扫描电极的第1基板和已形成了与该扫描电极面对面的信号电极的第2基板之间而构成的液晶显示装置内，并驱动该液晶显示装置，其特征是：
具有：将形成集成电路的同时还在表面的周缘部分附近设置了用来使该集成电路连接到外部的电极焊盘的半导体芯片；使在该半导体芯片上边形成具有使上述各个电极焊盘露出来的开口的绝缘膜；在上述各个电极焊盘上边分别设置的下部电极；通过该下部电极与上述电板焊盘导通，并跨接上述半导体芯片的表面和侧面设置的多个突起电极。
5．权利要求4所述的半导体装置，其特征是：设置上述半导体芯片的上述突起电极的侧面，形成为在上述表面一侧具有台阶的形状。
6．权利要求4所述的半导体装置，其特征是：上述突起电极被设置为从上述半导体芯片的上述侧面突出出来。
7．权利要求5所述的半导体装置，其特征是：上述突起电极被设置为从上述半导体芯片的具有上述台阶的侧面的最外面突出出来。
8．权利要求4所述的半导体装置，其特征是：上述突起电极由多层金属层构成。
9．权利要求6所述的半导体装置，其特征是：上述突起电极由多层金属层构成。
10．权利要求7所述的半导体装置，其特征是：上述突起电极由多层金属层构成。
CN99802257A 1999-01-20 1999-01-20 液晶显示装置中安装半导体装置的安装构造和半导体装置 Expired - Fee Related CN1125368C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/000184 WO2000043834A1 (en) 1999-01-20 1999-01-20 Structure for mounting semiconductor device on liquid crystal display, and semiconductor device

Publications (2)

Publication Number Publication Date
CN1288528A true CN1288528A (zh) 2001-03-21
CN1125368C CN1125368C (zh) 2003-10-22

Family

ID=14234746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99802257A Expired - Fee Related CN1125368C (zh) 1999-01-20 1999-01-20 液晶显示装置中安装半导体装置的安装构造和半导体装置

Country Status (7)

Country Link
US (1) US6339247B1 (zh)
EP (1) EP1065555A4 (zh)
JP (1) JP3440238B2 (zh)
KR (1) KR100375809B1 (zh)
CN (1) CN1125368C (zh)
AU (1) AU2073699A (zh)
WO (1) WO2000043834A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101408688B (zh) * 2003-03-31 2011-10-12 德塞拉互连材料股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
CN107065334A (zh) * 2017-03-09 2017-08-18 友达光电股份有限公司 显示面板
CN108957878A (zh) * 2018-07-19 2018-12-07 武汉天马微电子有限公司 显示模组及其制备方法和显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948883B2 (ja) * 2000-06-19 2007-07-25 シャープ株式会社 液晶表示装置
JP2002072235A (ja) * 2000-08-29 2002-03-12 Sharp Corp 液晶モジュールとプリント基板との接続構造および半導体装置並びに液晶モジュール
JP3993475B2 (ja) * 2002-06-20 2007-10-17 ローム株式会社 Ｌｅｄチップの実装構造、およびこれを備えた画像読み取り装置
KR100571218B1 (ko) * 2003-07-15 2006-04-13 엘지전자 주식회사 접속 부재 및 플라즈마 디스플레이 패널 구동 장치
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
TWI292296B (en) * 2006-01-27 2008-01-01 Au Optronics Corp The fpc having next door to pads can prevent a short circuit
US8907485B2 (en) 2012-08-24 2014-12-09 Freescale Semiconductor, Inc. Copper ball bond features and structure
JP6348759B2 (ja) * 2014-04-16 2018-06-27 オリンパス株式会社 半導体モジュール、接合用治具、および半導体モジュールの製造方法
KR102666884B1 (ko) * 2016-07-15 2024-05-17 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668032A (en) * 1982-04-08 1987-05-26 Harris Corporation Flexible solder socket for connecting leadless integrated circuit packages to a printed circuit board
KR970005714B1 (ko) * 1990-06-01 1997-04-19 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
US5808357A (en) * 1992-06-02 1998-09-15 Fujitsu Limited Semiconductor device having resin encapsulated package structure
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6150716A (en) * 1995-01-25 2000-11-21 International Business Machines Corporation Metal substrate having an IC chip and carrier mounting
JP3571825B2 (ja) * 1995-10-06 2004-09-29 シチズン時計株式会社 液晶表示装置
WO1998033217A1 (en) * 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
US6207475B1 (en) * 1999-03-30 2001-03-27 Industrial Technology Research Institute Method for dispensing underfill and devices formed

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101408688B (zh) * 2003-03-31 2011-10-12 德塞拉互连材料股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
CN107065334A (zh) * 2017-03-09 2017-08-18 友达光电股份有限公司 显示面板
CN107065334B (zh) * 2017-03-09 2020-03-10 友达光电股份有限公司 显示面板
CN108957878A (zh) * 2018-07-19 2018-12-07 武汉天马微电子有限公司 显示模组及其制备方法和显示装置
CN108957878B (zh) * 2018-07-19 2022-03-11 武汉天马微电子有限公司 显示模组及其制备方法和显示装置

Also Published As

Publication number Publication date
AU2073699A (en) 2000-08-07
CN1125368C (zh) 2003-10-22
KR100375809B1 (ko) 2003-03-15
JP3440238B2 (ja) 2003-08-25
EP1065555A4 (en) 2005-05-04
WO2000043834A1 (en) 2000-07-27
US6339247B1 (en) 2002-01-15
KR20010106096A (ko) 2001-11-29
EP1065555A1 (en) 2001-01-03

Similar Documents

Publication Publication Date Title
CN1099711C (zh) 半导体器件及其制造方法
CN1246899C (zh) 半导体装置
CN1184683C (zh) 半导体器件和采用半导体器件的液晶模块
CN1265451C (zh) 半导体装置及其制造方法
TW423133B (en) Manufacturing method of semiconductor chip package
CN1257550C (zh) 半导体装置及其制造方法
CN1125368C (zh) 液晶显示装置中安装半导体装置的安装构造和半导体装置
CN1146040C (zh) 半导体器件的基片及其制造方法、半导体器件
CN1638103A (zh) 具有减小尺寸带基薄膜的带型电路衬底
CN1551712A (zh) 电子电路的连接结构及其连接方法
CN1343007A (zh) 半导体装置及其制造方法,电路基板及电子设备
CN1945817A (zh) 半导体器件及其制造方法
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1521842A (zh) 电子部件的安装体及其制造方法
CN1421922A (zh) 半导体器件
CN1266765C (zh) 半导体装置及其制造方法
CN1607663A (zh) 带式电路衬底及使用该衬底的半导体芯片封装
CN1601713A (zh) 半导体装置的制造方法
CN1678175A (zh) 电路部件模块及其制造方法
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
CN1231971C (zh) 表面安装型片式半导体器件和制造方法
CN1301542C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
EP1589576A2 (en) Heat dissipation in a drive circuit module for a plasma display device, for example
CN1489202A (zh) 电子器件模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee