CN1282236C - 闪存隧穿氧化层的测试元件及方法 - Google Patents
闪存隧穿氧化层的测试元件及方法 Download PDFInfo
- Publication number
- CN1282236C CN1282236C CN 02102530 CN02102530A CN1282236C CN 1282236 C CN1282236 C CN 1282236C CN 02102530 CN02102530 CN 02102530 CN 02102530 A CN02102530 A CN 02102530A CN 1282236 C CN1282236 C CN 1282236C
- Authority
- CN
- China
- Prior art keywords
- diffusion region
- floating grid
- tunnel oxide
- flash memory
- contact holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种闪存隧穿氧化层的测试元件及方法，此测试方法首先提供一测试元件，其中此测试元件具有一扩散区、形成在扩散区上方的一浮置栅极以及形成于扩散区与浮置栅极之间的一隧穿氧化层。此外，在测试元件周围的浮置栅极上形成有数个浮置栅极接触窗，且在测试元件周围的扩散区上形成有数个扩散区接触窗。之后，于浮置栅极接触窗施加一第一偏压，并于扩散区接触窗施加一第二偏压，以测试隧穿氧化层的品质。
Description
技术领域
本发明是有关于一种测试元件及其测试方法，且特别是有关一种闪存(Flash Memory)隧穿氧化层(Tunnel Oxide)的测试元件及方法。
背景技术
闪存为一种可电气擦除式可编程只读存储器(EEPROM)，其具有可写入、可擦除、以及断电后仍可保存数据的优点，是个人计算机和电子设备所广泛采用的一种内存元件。此外，闪存为非易失性内存(Non-Volatile Memory；NVM)的一种，其具有非易失性内存体积小、存取速度快、耗电量低的优点，且因其数据擦除(Erasing)时采用“一块一块”(Block by Block)擦除的方式，所以更具有操作速度快的优点。
由于闪存元件的隧穿氧化层的品质优劣会影响闪存元件的使用寿命。因此，通常闪存元件于制作完成之后，都会进行一测试步骤，以测试其隧穿氧化层的品质。而通过测试的结果便可以预测隧穿氧化层的寿命。
图1所示，其为公知一种闪存隧穿氧化层的测试元件的上视图。
请参照图1，公知的测试元件100包括一控制栅极101、一浮置栅极102、一隧穿氧化层(未绘示)、一扩散区104以及数个接触窗106。
其中，浮置栅极102配置在扩散区104的上方。控制栅极101配置在浮置栅极102的上方。隧穿氧化层则是配置在浮置栅极102与扩散区104之间。而数个接触窗106配置在浮置栅极102的一边缘。其中，数个接触窗106之间通过一金属线108以使数个接触窗106彼此之间电性连接。
而公知测试隧穿氧化层的品质的方法，是于公知的测试元件100的金属线108上施加一偏压。接着，便可以得到一测试结果，进而预测隧穿氧化层的寿命。
图2所示，其为利用公知的测试元件及测试方法所测得的电压分布图。
请参照图2，图2中的X轴与Y轴所表示的是测试元件的位置，而图2中的Z轴所表示的是电压值(伏特)。由图2中电压分布的情形可知，以公知的测试元件以测试闪存的隧穿氧化层时，其电压降(Voltage Drop)的分布明显的不均匀，如此将使得隧穿电流(TunnelingCurrent)的分布也不均匀。
而上述电压降与隧穿电流分布不均匀的原因，是因为公知测试元件的接触窗仅配置在浮置栅极的一边缘，因此仅会在此测试元件上配置有接触窗的部分，才会有电压降的情形。如此一来，所测试的结果也仅是表现出此边缘部分的品质而已，而忽略了测试元件的其它边缘部分及中间部分隧穿氧化层的品质。因此，以公知的测试元件与测试方法所测试的结果较不准确且可信度低。
另外，由于公知测试元件在较大面积的浮置栅极上测试，因浮置栅极的较高片电阻(Sheet Resistance)的缘故，因此隧穿氧化层品质的测试结果，往往会较真实的结果佳。
再者，由于公知的测试元件仅有一列接触窗配置在测试元件的一边缘。因此在进行测试的过程中，会导致不均匀的电压降以及不均匀的隧穿电流。而这样不均匀的电压降及隧穿电流，会使得隧穿氧化层的测试结果较真实的情形佳。因此，公知的测试元件及测试方法无法提供一准确且可信的测试结果。
发明内容
本发明的目的就是在提供一种闪存隧穿氧化层的测试元件及方法，以避免如公知的测试方法会有不均匀的电压降与隧穿电流的情形发生。
本发明的另一目的就是在提供一种闪存隧穿氧化层的测试元件及方法，以使隧穿氧化层的寿命预测更加准确，而使测试结果更具有可信度。
本发明提出一种闪存隧穿氧化层的测试方法，此方法首先提供一测试元件，其中此测试元件包括一扩散区、形成在扩散区上方的一浮置栅极以及形成于扩散区与浮置栅极之间的一隧穿氧化层。此外，在测试元件周围的浮置栅极上形成有数个浮置栅极接触窗，其中形成有此数个浮置栅极接触窗的浮置栅极的下方，并未形成有扩散区。另外，在测试元件周围的扩散区上形成有数个扩散区接触窗。而数个浮置栅极接触窗之间利用一第一导线以使其彼此之间电性连接，数个扩散区接触窗之间则是利用一第二导线以使其彼此之间电性连接。之后，于浮置栅极接触窗施加一第一偏压，并于扩散区接触窗施加一第二偏压，以测试隧穿氧化层的品质。
本发明提出一种闪存隧穿氧化层的测试元件，此测试元件包括一扩散区、一隧穿氧化层、一浮置栅极、数个浮置栅极接触窗以及数个扩散区接触窗。其中浮置栅极配置在扩散层上方。隧穿氧化层配置在扩散区与浮置栅极之间。数个浮置栅极接触窗配置在浮置栅极的周围，其中配置有此数个浮置栅极接触窗的浮置栅极的下方，并未配置有扩散区。而数个扩散区接触窗则是配置在扩散区的周围。本发明的测试元件，其浮置栅极的周围例如是呈一齿状结构，其中齿状结构的凹入区域暴露出部分扩散区上方的隧穿氧化层，且在齿状结构的凹入区域系配置此数个扩散区接触窗。而齿状结构的凸出区域则是配置此数个浮置栅极接触窗。另外，在测试元件的内部区域，即浮置栅极的内部区域上更包括配置有数个扩散区接触窗，暴露出下方的扩散区，以使浮置栅极形成一呈网状的结构。此外，本发明的测试元件更包括一第一导线与一第二导线。其中第一导线配置在数个浮置栅极接触窗上，以使数个浮置栅极接触窗之间彼此电性连接。第二导线配置在数个扩散区接触窗上，以使数个扩散区接触窗之间彼此电性连接。
本发明的闪存隧穿氧化层的测试元件与方法，由于测试元件的接触窗是均匀的配置在测试元件的周围，甚至是测试元件的内部。因此，于测试时，其电压降以及隧穿电流的分布会较为均匀。如此，测试结果的准确度及可信度较高。
本发明的闪存隧穿氧化层的测试元件，与公知的测试元件不同的是有扩散区接触窗的设计。因此，当本发明的测试元件于进行累积崩溃电荷量测(Qbd Measurement)的测试时，其偏压的设定可以近似于此闪存元件的栅极负电压源极擦除(Negative Gate Source-side Erase，NGSE)的偏压值。
附图说明
图1为公知一种闪存隧穿氧化层的测试元件的上视图；
图2是为利用公知的测试元件及测试方法所测得的电压分布图；
图3是依照本发明一较佳实施例的闪存隧穿氧化层的测试元件的上视图；
图4是利用本发明一较佳实施例的测试元件以及测试方法所测得的电压分布图；以及
图5为公知的测试元件与本发明的测试元件的累积崩溃电荷量测的曲线分布图。
100、300：测试元件
101：控制栅极
102、302：浮置栅极
104、304：扩散区
106：接触窗
108、310、312：导线(金属线)
306：浮置栅极接触窗
308：扩散区接触窗
具体实施方式
图3所示，其为依照本发明一较佳实施例的闪存隧穿氧化层的测试元件的上视图。
请参照图3，本发明的测试元件300包括一扩散区304、一隧穿氧化层(未绘示)、一浮置栅极302、数个浮置栅极接触窗306以及数个扩散区接触窗308。
其中，浮置栅极302配置在扩散区304的上方。浮置栅极302的材质例如为多晶硅。而扩散区304例如为掺杂有N型离子的扩散区。而隧穿氧化层则是配置在扩散区304与浮置栅极302之间。
其中，浮置栅极接触窗306配置在此测试元件300周围的浮置栅极302上，且配置有浮置栅极接触窗306的浮置栅极302，其下方并未配置有扩散区304。在本实施例中，浮置栅极302的周围边缘的部分例如为一呈齿状的结构。其中齿状结构的凸出区域下方并未配置有扩散区，因此于本实施例中，此齿状结构的凸出区域配置此数个浮置栅极接触窗306。另外，浮置栅极接触窗306之间通过一导线310以使数个浮置栅极接触窗306彼此之间电性连接，其中导线310的材质例如为一金属。
扩散区接触窗308配置在此测试元件300周围的扩散区304上。其中，由于本实施例中的浮置栅极302边缘呈齿状结构，而此齿状结构之凹入区域暴露出部分扩散区304上方的隧穿氧化层。因此，在本实施例中，扩散区接触窗308可以配置在浮置栅极302齿状结构的凹入区域上。
另外，本发明的扩散区接触窗308除了配置在测试元件300的扩散区304周围之外，还包括配置在测试元件300的内部区域。意即配置在浮置栅极302的内部区域配置数个扩散区接触窗308，暴露出扩散区304，以使浮置栅极302呈一网状的图案。另外，数个扩散区接触窗308之间通过另一导线312以使数个扩散区接触窗308彼此之间电性连接，其中导线312的材质例如为一金属。
之后，于用以连接数个浮置栅极接触窗306的导线310上施加一偏压Vg，并且于用以连接数个扩散区接触窗308的导线312上施加另一偏压Vd。接着，便可以得到一测试结果。
图4所示，其为利用本发明一较佳实施例的测试元件以及测试方法所测得的电压分布图。
请参照图4，图4中的X轴与Y轴所表示的是测试元件的位置，而图4中的Z轴所表示的是电压值(伏特)。由图4中可清楚的看见，利用本发明的测试元件与测试方法，于测试时的电压降与隧穿电流的分布较为均匀。这是因为，本发明的测试元件的浮置栅极接触窗的配置并非如公知测试元件仅配置在部分区域，而是均匀的配置在整个测试元件的周围。且在扩散区的周围也有配置扩散区接触窗，甚至在测试元件的内部区域也配置有扩散区接触窗。因此，以本发明的测试元件与测试方法以测试隧穿氧化层的品质，可得到较准确且可信度较高的测试结果。
图5所示，其为公知的测试元件与本发明的测试元件的累积崩溃电荷量测的曲线分布图。
请参照图5，以本发明的测试元件以进行累积崩溃电荷量测，与公知的测试元件进行累积崩溃电荷量测相较起来，本发明的测试元件所测得的累积崩溃电荷的曲线分布，较公知测试元件所测得的累积崩溃电荷的曲线分布低(Lower)且宽(Wider)。换言之，以本发明的测试元件所得到的隧穿氧化层的预测寿命，会较公知的测试元件与测试方法所预测的寿命短。
如上述说明可知，以公知的测试元件与测试方法所得的测试结果，对于隧穿氧化层的品质往往有高估的情形。因此，公知的测试方法及测试元件的测试准确度与可信度较低。反之，以本发明的测试元件与测试方法所测试的结果，较能呈现真实的情形，而较不会有高估隧穿氧化层的寿命的结果发生。
综合以上所述，本发明具有下列优点：
1.本发明的闪存隧穿氧化层的测试元件与方法，由于测试元件的接触窗是均匀的配置在测试元件的周围，甚至是测试元件的内部。因此，于测试时，其电压降以及隧穿电流的分布会较为均匀。如此，便可使测试的结果较为准确且可信。
2.本发明的闪存隧穿氧化层的测试元件，与公知的测试元件不同的是有扩散区接触窗的设计。因此，当本发明的测试元件于进行累积崩溃电荷量测时，其偏压的设定可以近似于此闪存元件的栅极负电压源极擦除的偏压值。
Claims (18)
1、一种闪存隧穿氧化层的测试方法，其特征是，该方法至少包括：
提供一测试元件，该测试元件包括一扩散区，形成在该扩散区上的一浮置栅极以及形成于该扩散区与该浮置栅极之间的一隧穿氧化层，其中在该浮置栅极的周围形成有多个浮置栅极接触窗，且形成有该些浮置栅极接触窗的该浮置栅极下方并未形成有该扩散区，另外在该扩散区周围形成有多个扩散区接触窗；以及
于该些浮置栅极接触窗施加一第一偏压，并于该些扩散区接触窗施加一第二偏压，以测试该隧穿氧化层。
2、如权利要求1所述的闪存隧穿氧化层的测试方法，其特征是，该浮置栅极的周缘部分呈一齿状结构，该齿状结构的一凹入区域暴露出部分该扩散区上方的该隧穿氧化层。
3、如权利要求2所述的闪存隧穿氧化层的测试方法，其特征是，该齿状结构的该凹入区域形成有该些扩散区接触窗。
4、如权利要求2所述的闪存隧穿氧化层的测试方法，其特征是，该齿状结构的一凸出区域形成有该些浮置栅极接触窗。
5、如权利要求1所述的闪存隧穿氧化层的测试方法，其特征是，该浮置栅极的一内部区域也形成有该些扩散区接触窗，暴露出该扩散区。
6、如权利要求1所述的闪存隧穿氧化层的测试方法，其特征是，该浮置栅极的材质包括多晶硅。
7、如权利要求1所述的闪存隧穿氧化层的测试方法，其特征是，更包括利用一第一导线使该些浮置栅极接触窗电性连接。
8、如权利要求1所述的闪存隧穿氧化层的测试方法，其特征是，更包括利用一第二导线使该些扩散区接触窗电性连接。
9、如权利要求1所述的闪存隧穿氧化层的测试方法，其特征是，该扩散区包括一掺杂N型离子的扩散区。
10、一种闪存隧穿氧化层的测试元件，其特征是，该元件至少包括：
一扩散区；
一浮置栅极，配置在该扩散区的上方；
一隧穿氧化层，配置在该扩散区与该浮置栅极之间；
多个浮置栅极接触窗，配置在该浮置栅极的周围，其中配置有该些浮置栅极接触窗的该浮置栅极下方并未配置有该扩散区；以及
多个扩散区接触窗，配置在该扩散区的周围。
11、如权利要求10所述的闪存隧穿氧化层的测试元件，其特征是，该浮置栅极的边缘部分呈一齿状结构，该齿状结构的一凹入区域暴露出部分该扩散区上方的该隧穿氧化层。
12、如权利要求11所述的闪存隧穿氧化层的测试元件，其特征是，该齿状结构的该凹入区域配置有该些扩散区接触窗。
13、如权利要求11所述的闪存隧穿氧化层的测试元件，其特征是，该齿状结构的一凸出区域配置有该些浮置栅极接触窗。
14、如权利要求10所述的闪存隧穿氧化层的测试元件，其特征是，该浮置栅极的一内部区域也配置有该些扩散区接触窗，暴露出该扩散区。
15、如权利要求10所述的闪存隧穿氧化层的测试元件，其特征是，该浮置栅极的材质包括多晶硅。
16、如权利要求10所述的闪存隧穿氧化层的测试元件，其特征是，更包括一第一导线，配置在该些浮置栅极接触窗上，以使该些浮置栅极接触窗之间彼此电性连接。
17、如权利要求10所述的闪存隧穿氧化层的测试元件，其特征是，更包括一第二导线，配置在该些扩散区接触窗上，以使该些扩散区接触窗之间彼此电性连接。
18、如权利要求10所述的闪存隧穿氧化层的测试元件，其特征是，该扩散区包括一N型扩散区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02102530 CN1282236C (zh) | 2002-01-25 | 2002-01-25 | 闪存隧穿氧化层的测试元件及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02102530 CN1282236C (zh) | 2002-01-25 | 2002-01-25 | 闪存隧穿氧化层的测试元件及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1434499A CN1434499A (zh) | 2003-08-06 |
| CN1282236C true CN1282236C (zh) | 2006-10-25 |
Family
ID=27627597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02102530 Expired - Fee Related CN1282236C (zh) | 2002-01-25 | 2002-01-25 | 闪存隧穿氧化层的测试元件及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1282236C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100362642C (zh) * | 2004-06-28 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 |
| CN106997857B (zh) * | 2016-01-25 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其检测结构、电子装置 |
-
2002
- 2002-01-25 CN CN 02102530 patent/CN1282236C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1434499A (zh) | 2003-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1855510B (zh) | 集成电路存储器及其操作方法 | |
| US7050344B1 (en) | Failure test method for split gate flash memory | |
| JP3863921B2 (ja) | フローティングゲートメモリのプログラミング方法 | |
| US6684173B2 (en) | System and method of testing non-volatile memory cells | |
| US5604699A (en) | Method of evaluating the dielectric layer of nonvolatile EPROM, EEPROM and flash-EEPROM memories | |
| US5515318A (en) | Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories | |
| JP4422556B2 (ja) | 不揮発性半導体記憶装置およびその書き込み方法 | |
| CN1949392A (zh) | 对存储器元件进行编程的系统及方法 | |
| US6606273B1 (en) | Methods and systems for flash memory tunnel oxide reliability testing | |
| US4963825A (en) | Method of screening EPROM-related devices for endurance failure | |
| CN1836289A (zh) | 改进的电荷俘获非易失性存储器的擦除和读取方案 | |
| JP2015502000A (ja) | フローティングゲートを有する不揮発性メモリセルのデータ保持力を試験する方法 | |
| CN1881592A (zh) | 编程硅氧化物氮化物氧化物半导体存储器件的方法 | |
| CN1282236C (zh) | 闪存隧穿氧化层的测试元件及方法 | |
| US6339557B1 (en) | Charge retention lifetime evaluation method for nonvolatile semiconductor memory | |
| CN108305663B (zh) | Sonos闪存的干扰性测试方法 | |
| US5636168A (en) | Method for testing a nonvolatile semiconductor memory device | |
| KR100363842B1 (ko) | 플래쉬 메모리의 소오스 콘택 모니터링 방법 | |
| US6613595B2 (en) | Test structure and method for flash memory tunnel oxide quality | |
| CN1113366C (zh) | 用于自行确定电可擦可编程只读存储器的编程/擦除所需高电压的方法和装置 | |
| CN1921014A (zh) | 增加一氮化物只读存储器阵列的抹除均匀性的结构及方法 | |
| JP3984109B2 (ja) | 半導体装置の製造方法 | |
| TW202001911A (zh) | 具有改善讀取效能的分離閘快閃記憶體單元 | |
| US20030085727A1 (en) | Test structure and method for determining a minimum tunnel opening size in a non-volatile memory cell | |
| JP3596414B2 (ja) | 不揮発性半導体記憶装置の評価用装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061025 Termination date: 20210125 |