JP3951863B2 - 不揮発メモリのデータ保持寿命予測方法、良否判定方法、及び予測装置 - Google Patents
不揮発メモリのデータ保持寿命予測方法、良否判定方法、及び予測装置 Download PDFInfo
- Publication number
- JP3951863B2 JP3951863B2 JP2002250256A JP2002250256A JP3951863B2 JP 3951863 B2 JP3951863 B2 JP 3951863B2 JP 2002250256 A JP2002250256 A JP 2002250256A JP 2002250256 A JP2002250256 A JP 2002250256A JP 3951863 B2 JP3951863 B2 JP 3951863B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- voltage
- acceleration voltage
- lifetime
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000014759 maintenance of location Effects 0.000 title claims description 63
- 238000000034 method Methods 0.000 title claims description 30
- 230000001133 acceleration Effects 0.000 claims description 46
- 238000005259 measurement Methods 0.000 claims description 24
- 238000004364 calculation method Methods 0.000 claims description 8
- 230000000717 retained effect Effects 0.000 claims description 7
- 230000002950 deficient Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 description 13
- 238000013213 extrapolation Methods 0.000 description 10
- 230000014509 gene expression Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 101150018759 CG10 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003446 memory effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発メモリのデータ保持寿命予測方法、良否判定方法、及び予測装置にかかり、特に、制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリにおけるデータ保持寿命を短時間で予測することができる不揮発メモリのデータ保持寿命予測方法、この予測方法の原理を利用した不揮発メモリの良否判定方法、及び予測装置に関する。
【０００２】
【従来の技術】
ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やフラッシュメモリは、電気的にデータが書き換え消去可能な不揮発性メモリデバイスであり、現在、さまざまな電子機器に使用されている。ＥＥＰＲＯＭは、制御ゲート、浮遊ゲート、ドレイン、及びソースを備えており、制御ゲートの電圧を制御すること等によりデータの書き換え消去が可能である。
【０００３】
ＥＥＰＲＯＭに要求される寿命の一つとして、使用環境によって決定される所定の温度条件で放置した時にしきい値電圧が変化し、データ書込み後のデータと異なるデータに変化するまでの時間、いわゆる電荷保持寿命がある。このとき、寿命を求める温度は、例えば、メモリが搭載される機器の環境温度となるため、一般に用いられる機器の場合では、１００℃以下の温度になることが多い。これらの性能を満たすためには、高い信頼性を備えたデバイス構造及びプロセスが必要である。
【０００４】
ＥＥＰＲＯＭのデータ（電荷）保持寿命とは、浮遊ゲートに蓄えられた電荷がある量抜ける（流出する）までの時間である。したがって、この電荷保持寿命を保証することによって、ＥＥＰＲＯＭの信頼性を大きく向上することができる。
【０００５】
従来では、この電荷保持寿命は、主に温度加速法を用い、高温で保持寿命を測定し、その温度依存性を示す直線から外挿により目的とする温度での寿命を求めていた。図１に温度加速法の温度と電荷保持寿命との関係を示す直線の例（ＩＥＩＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ Ｖｏｌ．Ｅ７７−Ｃ．Ｎｏ．８ ＡＵＧＵＳＴ １９４４ ｐ１２８７）を示す。図に示すように、測定点からはなれた点の電荷保持寿命が外挿により予測されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の方法では、予測精度を向上するためには、低い温度での寿命測定を行なう必要があるため、評価に膨大な時間が必要になる、という問題がある。したがって、ＥＥＰＲＯＭの開発期間を短縮させることが困難であった。
【０００７】
また、高温で測定した寿命の温度特性を基に実動作温度での電荷保持寿命を推定すると、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ Ｖｏｌ．４６ Ｎｏ．７ Ｊｕｌｙ １９９９．ｐ１５１８に報告されるように、過大評価になる（長寿命側に評価される）ことが報告されている。
【０００８】
本発明は、上記従来の問題点を解消するためになされたもので、従来の温度加速法より短時間で、かつ精度良く電荷保持寿命を予測することができる不揮発メモリのデータ保持寿命予測方法、この予測方法の原理を利用した不揮発メモリの良否判定方法、及び予測装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明の不揮発メモリのデータ保持寿命予測方法は、制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリにおけるデータ保持寿命を予測する不揮発メモリのデータ保持寿命予測方法であって、浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧を前記制御ゲート及び前記ドレインの少なくとも一方に印加する印加工程と、前記加速電圧印加時の測定データに基づいて、前記加速電圧に対する電荷保持寿命時間を演算する演算工程と、前記加速電圧と前記電荷保持寿命時間との関係に基づいて、加速電圧が０Ｖになるときの電荷保持寿命時間をデータ保持寿命時間として予測する予測工程と、を含んで構成したものである。
【００１０】
本発明では、浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧を印加し、そのときの測定データ基づいて加速電圧に対する電荷保持寿命時間を演算する。そして、加速電圧が０Ｖになるときの電荷保持寿命時間、すなわち加速電圧を印加することなくリーク電流のみによって浮遊ゲートに蓄積された電荷が抜け出るまでの時間を、データ保持寿命時間として予測する。
【００１１】
本発明の演算工程では、経過時間ｔと保持電荷に起因するしきい値電圧Ｖ（ｔ）との関係を表す以下の式と測定データとに基づいて、電荷保持寿命時間を演算することができる。
【００１２】
【数３】
【００１３】
ただし、Ｐ1、Ｐ2は測定データから抽出される定数であり、ＶT0は保持電荷に起因する電圧Ｖ（ｔ）の初期値である。
【００１４】
また、本発明の不揮発メモリの良否判定方法は、制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリの良否を判定する不揮発メモリの良否判定方法であって、浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧と前記加速電圧に対する電荷保持寿命時間との関係に基づいて、電荷保持寿命時間が所定時間のときの加速電圧を求め、求めた加速電圧を前記制御ゲート及び前記ドレインの少なくとも一方に前記所定時間印加し、前記保持電圧に起因するしきい値電圧の変化が予め定めた所定値を越えたか否かを判断することにより、不揮発メモリが良品か不良品かを判定するようにしたものである。
【００１５】
本発明では、電荷保持寿命時間が所定時間のときの加速電圧を印加し、その時のしきい値電圧の変化が予め定めた所定値を越えたか否かを判断し、しきい値電圧の変化が予め定めた所定値を越えたかときには不良品と判定し、しきい値電圧の変化が予め定めた所定値以下の場合には良品と判定するようにしている。
【００１６】
また、不揮発メモリのデータ保持寿命予測装置は、制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリにおけるデータ保持寿命を予測する不揮発メモリのデータ保持寿命予測装置であって、浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧を前記制御ゲート及び前記ドレインの少なくとも一方に印加する印加手段と、前記加速電圧を印加したときの保持電荷に起因するしきい値電圧が所定値を越えて変化したときの時間を測定する測定手段と、経過時間ｔとしきい値電圧Ｖ（ｔ）との関係を表す上記の式と測定データとに基づいて、前記電荷保持寿命時間を演算する演算手段と、前記加速電圧と前記電荷保持寿命時間との関係に基づいて、加速電圧が０Ｖになるときの電荷保持寿命時間をデータ保持寿命時間として予測する予測手段と、を含んで構成したものである。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。まず、本実施の形態の電荷抜けモデルについて説明する。
【００１８】
ＥＥＰＲＯＭは、図２（Ａ）に示すように、ソース及びドレインを備えたシリコン基板１０のソース−ドレイン間の上方に、トンネル酸化膜１２を介して浮遊ゲート１４を形成し、浮遊ゲート１４の上面に絶縁膜１６を介して制御ゲート１８を形成して構成されている。
【００１９】
このＥＥＰＲＯＭは、浮遊ゲート１４における電荷の有無により、メモリ効果を発現するデバイスであり、制御ゲートに電圧Ｖｐｐを印加すると共にドレイン−ソース間の電圧を０Ｖにして、浮遊ゲートに電荷を注入することで０を書き込む。
【００２０】
浮遊ゲート１４に電荷Ｑが存在すると、浮遊ゲート１４の電位ＶFGで定まり、かつトンネル酸化膜１２を介して流れるリーク電流ＪLにより、浮遊ゲート１４から電荷が流出する。電荷が流出すること浮遊ゲート電位ＶFGが低下し、メモリ効果を失う。すなわち、図２（Ｂ）に示すように時間の経過と共に、浮遊ゲート電位ＶFG、リーク電流ＪL共に低下する。この関係は下記の式で表すことができる。
【００２１】
【数４】
【００２２】
ここで、ＣFGは浮遊ゲートと制御ゲート間の絶縁膜の容量、ＶFG0は初期（時間０）浮遊ゲート電位であり、下記（２）式で表される。
【００２３】
【数５】
【００２４】
ここで、αはカップリング係数、ＶCGは制御ゲート電圧である。
【００２５】
トンネル酸化膜１２に流れるリーク電流ＪLは、下記の３つの電流式のいずれかで記述することができる。
【００２６】
１）Ｐ−Ｆ（プール・フレンケル）電流式
【００２７】
【数６】
【００２８】
２）Ｆ―Ｎ（ファウラー・ノルドハイム）電流式
【００２９】
【数７】
【００３０】
３）指数関数電流式
【００３１】
【数８】
【００３２】
ここで、（４）式〜（５）式のＡ１、Ｂ１、Ａ２、Ｂ２、Ａ３、Ｂ３は定数である。
【００３３】
上記３つの式のいずれかを（１）式に代入し展開すると、どの式を用いても次の（７）式が得られる。
【００３４】
【数９】
【００３５】
ここで、Ｃ１は定数である。
（７）式の微分方程式を解くと、次の（８）式が得られる。
【００３６】
【数１０】
【００３７】
ここで、ｃは定数である。
（８）式において、ｔ＝０での初期（時間０）リーク電流をＪL0とすると、定数ｃは、−１／ＪL0と表されるので、上記（８）式は以下の（９）式ように表される。
【００３８】
【数１１】
【００３９】
ここで、上記（９）式の分母のｔの係数を（１０）式のように表すと
【００４０】
【数１２】
【００４１】
上記（９）式は簡単に下記の（１１）式で表すことができる。
【００４２】
【数１３】
【００４３】
この（１１）式より、リーク電流ＪLは、時間に反比例して減少する特性を持つことが理解できる。また、ｔBはＪL0が１／２になるまでの時間であり、ＪL0に反比例して短くなる特徴を持っている。
【００４４】
次に、浮遊ゲートから抜ける電荷量ΔＱはリーク電流の時間積分であるので、下記の式で表される。
【００４５】
【数１４】
【００４６】
ｔ＝０でΔＱ＝０であるので、定数ｃは
【００４７】
【数１５】
【００４８】
となる。従って、ΔＱ（ｔ）は、以下の（１３）式で表される。
【００４９】
【数１６】
【００５０】
ところで、浮遊ゲートに保持された電荷量に起因するしきい値電圧の時間変化は初期（時間０）のしきい値電圧をＶT0とすると、以下の（１４）式で記述することができる。
【００５１】
【数１７】
【００５２】
上記（１４）式より、しきい値電圧は時間の対数に比例して変化することが理解できる。この（１４）式の関係をグラフで表すと図３のようになる。
【００５３】
また、（１４）式より、しきい値電圧が所定の変化量△ＶT変化する間での時間ＴＴＦは次の（１５）式で表される。
【００５４】
【数１８】
【００５５】
ここで、Ｍは以下の式で表される定数である。
【００５６】
【数１９】
【００５７】
上記（１５）式はしきい値電圧の変化が△ＶTの時には、初期リーク電流ＪL0としきい値電圧の変化係数Ｐ１が求まれば寿命が予測できることを意味している。
【００５８】
次に、上記のモデルを用いて寿命予測を行なう寿命予測装置について図４を参照して説明する。
【００５９】
試料であるＥＥＰＲＯＭの制御ゲートは、制御ゲートを電圧源２０、または接地に接続するように切り換える切り換えスイッチ３２に接続され、ソースおよび基板は接地されている。また、ドレインは、ドレインを電圧源２２及び電流計２４、または接地に接続するように切り換える切り換えスイッチ２６に接続されている。
【００６０】
そして、ＥＥＰＲＯＭは全自動プローバ２８上に載置され、任意の場所のＥＥＰＲＯＭの測定が可能なようになっている。全自動プローバ２８、電圧源２０、２２、及び電流計２４には制御用コンピュータ３０が接続されている。
【００６１】
次に、図５を参照して、制御用コンピュータ３０による寿命予測の測定ルーチンについて説明する。まず、ステップ１００において、切り換えスイッチ３２を電圧源２０側に、また、切り換えスイッチ２６を接地側に切り換えて、電圧源２０からパルス状電圧を制御ゲートに印加することにより、ＥＥＰＲＯＭに書き換えストレスを加えた後、浮遊ゲートに電荷を注入した状態にする。
【００６２】
浮遊ゲートに電荷を注入した後、次のステップ１０１において、しきい値電圧の初期値を測定する。しきい値電圧の測定は切り換えスイッチ２６を電圧源２２、電流計２４側に、また、切り換えスイッチ３２を電圧源２０側に切り替え、電圧源２２からドレインに一定の電圧を印加すると共に、電圧源２０から制御ゲートに階段状に増加する電圧を印加し、電流計２４で測定した電流が所望の値になる電圧源２０の電圧をしきい値電圧とする。
【００６３】
次のステップ１０２において、制御ゲートまたはドレインに浮遊ゲートに注入された電荷が加速されてより早く抜けるような電圧（加速電圧）を印加する。浮遊ゲートに注入された電荷が加速されてより早く抜けるような電圧を制御ゲートに印加する場合は、切り換えスイッチ３２を電圧源２０側に、また、切り替えスイッチ２６を接地側に切り換える。一方、浮遊ゲートに注入された電荷が加速されてより早く抜けるような電圧をドレインに印加する場合は、切り替えスイッチ３２を接地側に、また、切り換えスイッチ２６を電圧源２２及び電流計２４側に切り換える。
【００６４】
浮遊ゲートに保持された電荷を加速して流出させるには、電圧源２０から制御ゲートに一定の電圧を印加するか、または、電圧源２２からドレインに一定電圧を印加すればよい。本実施形態では、制御ゲートに一定電圧ＶＣＧ１〜ＶＣＧ５を印加している。ステップ１０３では所望の時間電圧を印加し保持する。
【００６５】
次のステップ１０４では、ステップ１０１と同様な方法でしきい値電圧の測定を行う。ステップ１０６では、ステップ１０４で測定したしきい値電圧が予め定められた所定値△ＶTを超えたか否かを判断し、しきい値電圧の変化が所定値△ＶTを超えた場合には、ステップ１０８において、そのとき制御ゲートに印加した電圧、電圧印加時間、しきい値電圧ＶT（ｔ）、しきい値電圧の初期値ＶT0を制御用コンピュータ３０の記憶装置に記憶する。
【００６６】
次のステップ１１０では、予め定められた測定回数ｎ（本実施の形態では、ｎ＝５）だけ測定したか否かを判断し、ｎ回測定されていない場合にはステップ１１２で次の加速電圧（制御ゲートに対して一定電圧ＶＣＧ２）を印可する準備を行ない、ステップ１００に戻って上記で説明したように特性を測定して記憶装置に記憶する。この測定は、測定回数がｎになるまで、制御ゲートに印加する電圧ＶＣＧを順に変更して継続する。
【００６７】
以上の結果、各々値が異なる加速電圧を制御ゲートまたはドレインに順に印加し、各加速電圧印加時の電圧印加時間、しきい値電圧、しきい値電圧の初期値、及び制御ゲート電圧が測定データとして測定され、制御用コンピュータの記憶装置保存される。
【００６８】
図７に示す解析ルーチンのステップ１２０では、ステップ１０８で保存したデータ（しきい値電圧、しきい値電圧の初期値、及び電圧印加時間）をロードし、ステップ１２２で各々の制御ゲートに加速電圧を加えたときの特性を上記の（１４）式でフィッティングし、ステップ１２４で測定データから定数であるパラメータＰ1、Ｐ2を抽出する。図３から理解されるように、Ｐ１は（１４）式のグラフの直線部分の傾きであり、ｔ＝Ｐ2のときしきい値電圧ＶT（ｔ）は、ｌｎ（２）・Ｐ１だけ低下するので、（１４）式のグラフの直線部分の傾きを求めれば、パラメータＰ1を抽出することができ、抽出したパラメータＰ1を用いれば、しきい値電圧が初期値からｌｎ（２）・Ｐ１だけ低下する時の時間を示すパラメータＰ2を抽出することができる。
【００６９】
ステップ１２６では、抽出したパラメータＰ１，Ｐ２を（１５）式に代入し、しきい値電の変化が所定値ΔＶTになるまでの時間ＴＴＦ（ＶCG）を計算する。
【００７０】
次のステップ１２８では、予め定められた測定回数ｎだけ時間ＴＴＦを計算したか否かを判断し、予め定められた測定回数ｎだけ時間ＴＴＦを計算した場合には、ステップ１３０で計算した時間ＴＴＦを制御ゲートに印加した加速電圧ＶCGと共に記憶装置にセーブする。一方、ｎ回計算されていない場合にはステップ１３２で次の加速電圧のデータをロードする準備を行ない、ステップ１２０に戻って上記で説明したように時間ＴＴＦの計算を継続する。
【００７１】
図７の寿命計算ルーチンのステップ１４０では、時間ＴＴＦ及び制御ゲート電圧ＶCGのデータをロードし、ステップ１４２で外挿関数へのフィッティングを行ない、ステップ１４４でパラメータを抽出する。次のステップ１４６では、制御ゲート電圧ＶCGが０ＶのときのＴＴＦを寿命として演算する。これにより、制御ゲート電圧が０Ｖのときの保持寿命が外挿により求められることになる。
【００７２】
ここで、問題となるのは、どの関数を用いて外挿するかということである。（１５）式から明らかなように外挿で用いる関数はＪL0の関数であることが理解できる。
【００７３】
以下、実験結果を基に外挿に用いる関数の考察を行う。ＥＥＰＲＯＭに１０万回の書き換えを行った後、電荷保持特性を測定した。制御ゲート電圧に印加する電圧は、−４Ｖ〜−８Ｖの間で変化させた。書き換えストレス印加、及び保持特性の評価は１２５℃の雰囲気温度で行った。
【００７４】
電荷保持特性の印加制御ゲート依存性の測定結果は、図８に示すようであった。また、図中の実線は（１４）式を用いてフィッティングした結果である。相関係数はすべての特性において０．９９以上であった。すなわち、本結果より上記で説明したモデルの妥当性が証明される。また、カーブフィッティングより抽出されたパラメータを表１に示す。
【００７５】
【表１】
【００７６】
また、これらのパラメータを用いてＴＴＦ，ＪL0，ＶFG0を計算した結果を表２に示す。
【００７７】
【表２】
【００７８】
また、これらのパラメータを用いてＴＴＦを計算し、制御ゲート電圧とＴＴＦの関係をプロットすると図９に示す結果が得られた。
【００７９】
ここで、求めたいのは制御ゲートが０Ｖのときの寿命である。外挿関数は、（１５）式より明らかなように、リーク電流ＪL0の関数である。図１２中の実線及び破線は、各々（４）式、（５）式、（６）式を用いてフィッティングした結果である。図から、指数関数モデル、Ｐ−Ｆモデルがよく一致していることが理解できる。しかしながら。制御ゲート０Ｖの寿命は、両モデルで１桁程度の差がある。
【００８０】
そこで、指数関数モデル、Ｐ−Ｆモデルのどちらのモデルを用いればよいかを制御ゲート電圧０Ｖで測定した電荷保持特性と比較した。その結果を図１０に示す。図から明らかなようにＰ−Ｆモデルがよい一致を示している。しかしながら、指数関数モデルでも寿命の誤差は１桁程度であり、また、その寿命は短い方向を評価、すなわち過少評価している。言い換えれば、指数関数モデルを用いて予測した結果がＥＥＰＲＯＭの電荷保持寿命の仕様を満たしていれば、Ｐ−Ｆモデルで予測した寿命（実際の寿命）も仕様を満たしていると言える。なお、デバイスにより検証し、より精度の高いモデルを適用することも可能である。
【００８１】
以上説明したように、本実施の形態は、浮遊ゲートに蓄積された電荷が加速的に抜けるような電圧を制御ゲートに印加し、そのときの寿命の制御ゲート電圧依存性を求め、その関係から制御ゲート電圧０Ｖの点を外挿することによって、ＥＥＰＲＯＭの電荷保持寿命を予測している。その時の外挿関数は、ＴＴＦ＝Ａ・ｅｘｐ（−Ｂ｜ＶCG｜）である。
【００８２】
本実施の形態を用いることにより、従来の温度加速では１０００時間程度評価時間が必要であったが、制御ゲートに加える電圧にもよるが、１００時間程度で寿命が予測可能となる。
【００８３】
本実施の形態を用いることにより、ＥＥＰＲＯＭの評価時間が飛躍的に短縮でき、開発期間の短縮及びより高信頼性のあるデバイス開発が期待できる。
【００８４】
次に第２の実施の形態について説明する。本実施の形態は、上記の第１の実施の形態でパラメータＡ，Ｂを求めた曲線（ＴＴＦ＝Ａ・ｅｘｐ（−Ｂ｜ＶCG｜））を用いて、製品の良否を判定するようにしたものである。本実施の形態の制御ルーチンを図１１を参照して説明する。ステップ１５０では、上記ステップ１００で説明したのと同様に書換え処理を行ない、ステップ１５１では初期しきい値電圧の測定を行ないステップ１５２において上記の曲線に基づいて、時間ＴＴＦを１０秒とした時の加速電圧ＶCG10（＝−ｌｎ（１０／Ａ）／Ｂ）を求め、この加速電圧ＶCG10を１０秒間印加する。
【００８５】
次のステップ１５４ではしきい値電圧を測定し、ステップ１５６でしきい値電圧の変化が所定値ΔＶTを越えているか否かを判断する。しきい値電圧の変化が所定値ΔＶTを越えていなければ、上記の第１の実施の形態でパラメータＡ，Ｂ求めた曲線を満足しているので、ステップ１５８で良品と判断し、逆にしきい値電圧の変化が所定値ΔＶTを越えていれば、ステップ１６０で不良品と判断する。
【００８６】
ステップ１６２では、予め定めた数ｎの素子の測定が終了したか否かを判断し、予め定めた数ｎの素子の測定が終了していなければ、ステップ１５２に戻って上記の測定を継続し、予め定めた数ｎの素子の測定が終了した場合には、ステップ１６４で素子の良否マップを表示してこのルーチンを終了する。
【００８７】
なお、上記では、時間ＴＴＦを１０秒としたが、時間ＴＴＦは１０秒限定されるものではなく、任意の時間を採用することができる。
【００８８】
【発明の効果】
以上説明したように本発明の不揮発メモリのデータ保持寿命予測方法及び装置によれば、短時間で、かつ精度良く電荷保持寿命を予測することができる、という効果が得られる。
【００８９】
また、本発明の不揮発メモリの良否判定方法によれば、短時間で、かつ精度良く不揮発メモリの良否を判定することができる、という効果が得られる。
【図面の簡単な説明】
【図１】従来の寿命評価方法の例を示す線図である。
【図２】（Ａ）はＥＥＰＲＯＭの電荷抜けモデルを示す模式図であり、（Ｂ）は浮遊ゲート電位ＶFGとリーク電流の対数との関係を示す線図である。
【図３】時間の対数としきい値電圧との関係を示す線図である。
【図４】本発明の実施の形態のデータ保持寿命予測装置を示すブロック図である。
【図５】本実施の形態の測定ルーチンを示す流れ図である。
【図６】本実施の形態の解析ルーチンを示す流れ図である。
【図７】本実施の形態の寿命計算ルーチンを示す流れ図である。
【図８】電荷保持特性の印加制御ゲート電圧依存性の測定結果を示す示す線図である。
【図９】時間ＴＴＦの制御ゲート電圧依存性及び各外挿関数でのフィッティング結果を示す線図である。
【図１０】電荷保持特性の実験結果と計算結果とを比較して示す線図である。
【図１１】本実施の形態の良否判定ルーチンを示す流れ図である。
【符号の説明】
１０ シリコン基板
１２ トンネル酸化膜
１４ 浮遊ゲート
１８ 制御ゲート
【発明の属する技術分野】
本発明は、不揮発メモリのデータ保持寿命予測方法、良否判定方法、及び予測装置にかかり、特に、制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリにおけるデータ保持寿命を短時間で予測することができる不揮発メモリのデータ保持寿命予測方法、この予測方法の原理を利用した不揮発メモリの良否判定方法、及び予測装置に関する。
【０００２】
【従来の技術】
ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やフラッシュメモリは、電気的にデータが書き換え消去可能な不揮発性メモリデバイスであり、現在、さまざまな電子機器に使用されている。ＥＥＰＲＯＭは、制御ゲート、浮遊ゲート、ドレイン、及びソースを備えており、制御ゲートの電圧を制御すること等によりデータの書き換え消去が可能である。
【０００３】
ＥＥＰＲＯＭに要求される寿命の一つとして、使用環境によって決定される所定の温度条件で放置した時にしきい値電圧が変化し、データ書込み後のデータと異なるデータに変化するまでの時間、いわゆる電荷保持寿命がある。このとき、寿命を求める温度は、例えば、メモリが搭載される機器の環境温度となるため、一般に用いられる機器の場合では、１００℃以下の温度になることが多い。これらの性能を満たすためには、高い信頼性を備えたデバイス構造及びプロセスが必要である。
【０００４】
ＥＥＰＲＯＭのデータ（電荷）保持寿命とは、浮遊ゲートに蓄えられた電荷がある量抜ける（流出する）までの時間である。したがって、この電荷保持寿命を保証することによって、ＥＥＰＲＯＭの信頼性を大きく向上することができる。
【０００５】
従来では、この電荷保持寿命は、主に温度加速法を用い、高温で保持寿命を測定し、その温度依存性を示す直線から外挿により目的とする温度での寿命を求めていた。図１に温度加速法の温度と電荷保持寿命との関係を示す直線の例（ＩＥＩＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ Ｖｏｌ．Ｅ７７−Ｃ．Ｎｏ．８ ＡＵＧＵＳＴ １９４４ ｐ１２８７）を示す。図に示すように、測定点からはなれた点の電荷保持寿命が外挿により予測されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の方法では、予測精度を向上するためには、低い温度での寿命測定を行なう必要があるため、評価に膨大な時間が必要になる、という問題がある。したがって、ＥＥＰＲＯＭの開発期間を短縮させることが困難であった。
【０００７】
また、高温で測定した寿命の温度特性を基に実動作温度での電荷保持寿命を推定すると、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ Ｖｏｌ．４６ Ｎｏ．７ Ｊｕｌｙ １９９９．ｐ１５１８に報告されるように、過大評価になる（長寿命側に評価される）ことが報告されている。
【０００８】
本発明は、上記従来の問題点を解消するためになされたもので、従来の温度加速法より短時間で、かつ精度良く電荷保持寿命を予測することができる不揮発メモリのデータ保持寿命予測方法、この予測方法の原理を利用した不揮発メモリの良否判定方法、及び予測装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明の不揮発メモリのデータ保持寿命予測方法は、制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリにおけるデータ保持寿命を予測する不揮発メモリのデータ保持寿命予測方法であって、浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧を前記制御ゲート及び前記ドレインの少なくとも一方に印加する印加工程と、前記加速電圧印加時の測定データに基づいて、前記加速電圧に対する電荷保持寿命時間を演算する演算工程と、前記加速電圧と前記電荷保持寿命時間との関係に基づいて、加速電圧が０Ｖになるときの電荷保持寿命時間をデータ保持寿命時間として予測する予測工程と、を含んで構成したものである。
【００１０】
本発明では、浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧を印加し、そのときの測定データ基づいて加速電圧に対する電荷保持寿命時間を演算する。そして、加速電圧が０Ｖになるときの電荷保持寿命時間、すなわち加速電圧を印加することなくリーク電流のみによって浮遊ゲートに蓄積された電荷が抜け出るまでの時間を、データ保持寿命時間として予測する。
【００１１】
本発明の演算工程では、経過時間ｔと保持電荷に起因するしきい値電圧Ｖ（ｔ）との関係を表す以下の式と測定データとに基づいて、電荷保持寿命時間を演算することができる。
【００１２】
【数３】
ただし、Ｐ1、Ｐ2は測定データから抽出される定数であり、ＶT0は保持電荷に起因する電圧Ｖ（ｔ）の初期値である。
【００１４】
また、本発明の不揮発メモリの良否判定方法は、制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリの良否を判定する不揮発メモリの良否判定方法であって、浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧と前記加速電圧に対する電荷保持寿命時間との関係に基づいて、電荷保持寿命時間が所定時間のときの加速電圧を求め、求めた加速電圧を前記制御ゲート及び前記ドレインの少なくとも一方に前記所定時間印加し、前記保持電圧に起因するしきい値電圧の変化が予め定めた所定値を越えたか否かを判断することにより、不揮発メモリが良品か不良品かを判定するようにしたものである。
【００１５】
本発明では、電荷保持寿命時間が所定時間のときの加速電圧を印加し、その時のしきい値電圧の変化が予め定めた所定値を越えたか否かを判断し、しきい値電圧の変化が予め定めた所定値を越えたかときには不良品と判定し、しきい値電圧の変化が予め定めた所定値以下の場合には良品と判定するようにしている。
【００１６】
また、不揮発メモリのデータ保持寿命予測装置は、制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリにおけるデータ保持寿命を予測する不揮発メモリのデータ保持寿命予測装置であって、浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧を前記制御ゲート及び前記ドレインの少なくとも一方に印加する印加手段と、前記加速電圧を印加したときの保持電荷に起因するしきい値電圧が所定値を越えて変化したときの時間を測定する測定手段と、経過時間ｔとしきい値電圧Ｖ（ｔ）との関係を表す上記の式と測定データとに基づいて、前記電荷保持寿命時間を演算する演算手段と、前記加速電圧と前記電荷保持寿命時間との関係に基づいて、加速電圧が０Ｖになるときの電荷保持寿命時間をデータ保持寿命時間として予測する予測手段と、を含んで構成したものである。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。まず、本実施の形態の電荷抜けモデルについて説明する。
【００１８】
ＥＥＰＲＯＭは、図２（Ａ）に示すように、ソース及びドレインを備えたシリコン基板１０のソース−ドレイン間の上方に、トンネル酸化膜１２を介して浮遊ゲート１４を形成し、浮遊ゲート１４の上面に絶縁膜１６を介して制御ゲート１８を形成して構成されている。
【００１９】
このＥＥＰＲＯＭは、浮遊ゲート１４における電荷の有無により、メモリ効果を発現するデバイスであり、制御ゲートに電圧Ｖｐｐを印加すると共にドレイン−ソース間の電圧を０Ｖにして、浮遊ゲートに電荷を注入することで０を書き込む。
【００２０】
浮遊ゲート１４に電荷Ｑが存在すると、浮遊ゲート１４の電位ＶFGで定まり、かつトンネル酸化膜１２を介して流れるリーク電流ＪLにより、浮遊ゲート１４から電荷が流出する。電荷が流出すること浮遊ゲート電位ＶFGが低下し、メモリ効果を失う。すなわち、図２（Ｂ）に示すように時間の経過と共に、浮遊ゲート電位ＶFG、リーク電流ＪL共に低下する。この関係は下記の式で表すことができる。
【００２１】
【数４】
ここで、ＣFGは浮遊ゲートと制御ゲート間の絶縁膜の容量、ＶFG0は初期（時間０）浮遊ゲート電位であり、下記（２）式で表される。
【００２３】
【数５】
ここで、αはカップリング係数、ＶCGは制御ゲート電圧である。
【００２５】
トンネル酸化膜１２に流れるリーク電流ＪLは、下記の３つの電流式のいずれかで記述することができる。
【００２６】
１）Ｐ−Ｆ（プール・フレンケル）電流式
【００２７】
【数６】
２）Ｆ―Ｎ（ファウラー・ノルドハイム）電流式
【００２９】
【数７】
３）指数関数電流式
【００３１】
【数８】
ここで、（４）式〜（５）式のＡ１、Ｂ１、Ａ２、Ｂ２、Ａ３、Ｂ３は定数である。
【００３３】
上記３つの式のいずれかを（１）式に代入し展開すると、どの式を用いても次の（７）式が得られる。
【００３４】
【数９】
ここで、Ｃ１は定数である。
（７）式の微分方程式を解くと、次の（８）式が得られる。
【００３６】
【数１０】
ここで、ｃは定数である。
（８）式において、ｔ＝０での初期（時間０）リーク電流をＪL0とすると、定数ｃは、−１／ＪL0と表されるので、上記（８）式は以下の（９）式ように表される。
【００３８】
【数１１】
ここで、上記（９）式の分母のｔの係数を（１０）式のように表すと
【００４０】
【数１２】
上記（９）式は簡単に下記の（１１）式で表すことができる。
【００４２】
【数１３】
この（１１）式より、リーク電流ＪLは、時間に反比例して減少する特性を持つことが理解できる。また、ｔBはＪL0が１／２になるまでの時間であり、ＪL0に反比例して短くなる特徴を持っている。
【００４４】
次に、浮遊ゲートから抜ける電荷量ΔＱはリーク電流の時間積分であるので、下記の式で表される。
【００４５】
【数１４】
ｔ＝０でΔＱ＝０であるので、定数ｃは
【００４７】
【数１５】
となる。従って、ΔＱ（ｔ）は、以下の（１３）式で表される。
【００４９】
【数１６】
ところで、浮遊ゲートに保持された電荷量に起因するしきい値電圧の時間変化は初期（時間０）のしきい値電圧をＶT0とすると、以下の（１４）式で記述することができる。
【００５１】
【数１７】
上記（１４）式より、しきい値電圧は時間の対数に比例して変化することが理解できる。この（１４）式の関係をグラフで表すと図３のようになる。
【００５３】
また、（１４）式より、しきい値電圧が所定の変化量△ＶT変化する間での時間ＴＴＦは次の（１５）式で表される。
【００５４】
【数１８】
ここで、Ｍは以下の式で表される定数である。
【００５６】
【数１９】
上記（１５）式はしきい値電圧の変化が△ＶTの時には、初期リーク電流ＪL0としきい値電圧の変化係数Ｐ１が求まれば寿命が予測できることを意味している。
【００５８】
次に、上記のモデルを用いて寿命予測を行なう寿命予測装置について図４を参照して説明する。
【００５９】
試料であるＥＥＰＲＯＭの制御ゲートは、制御ゲートを電圧源２０、または接地に接続するように切り換える切り換えスイッチ３２に接続され、ソースおよび基板は接地されている。また、ドレインは、ドレインを電圧源２２及び電流計２４、または接地に接続するように切り換える切り換えスイッチ２６に接続されている。
【００６０】
そして、ＥＥＰＲＯＭは全自動プローバ２８上に載置され、任意の場所のＥＥＰＲＯＭの測定が可能なようになっている。全自動プローバ２８、電圧源２０、２２、及び電流計２４には制御用コンピュータ３０が接続されている。
【００６１】
次に、図５を参照して、制御用コンピュータ３０による寿命予測の測定ルーチンについて説明する。まず、ステップ１００において、切り換えスイッチ３２を電圧源２０側に、また、切り換えスイッチ２６を接地側に切り換えて、電圧源２０からパルス状電圧を制御ゲートに印加することにより、ＥＥＰＲＯＭに書き換えストレスを加えた後、浮遊ゲートに電荷を注入した状態にする。
【００６２】
浮遊ゲートに電荷を注入した後、次のステップ１０１において、しきい値電圧の初期値を測定する。しきい値電圧の測定は切り換えスイッチ２６を電圧源２２、電流計２４側に、また、切り換えスイッチ３２を電圧源２０側に切り替え、電圧源２２からドレインに一定の電圧を印加すると共に、電圧源２０から制御ゲートに階段状に増加する電圧を印加し、電流計２４で測定した電流が所望の値になる電圧源２０の電圧をしきい値電圧とする。
【００６３】
次のステップ１０２において、制御ゲートまたはドレインに浮遊ゲートに注入された電荷が加速されてより早く抜けるような電圧（加速電圧）を印加する。浮遊ゲートに注入された電荷が加速されてより早く抜けるような電圧を制御ゲートに印加する場合は、切り換えスイッチ３２を電圧源２０側に、また、切り替えスイッチ２６を接地側に切り換える。一方、浮遊ゲートに注入された電荷が加速されてより早く抜けるような電圧をドレインに印加する場合は、切り替えスイッチ３２を接地側に、また、切り換えスイッチ２６を電圧源２２及び電流計２４側に切り換える。
【００６４】
浮遊ゲートに保持された電荷を加速して流出させるには、電圧源２０から制御ゲートに一定の電圧を印加するか、または、電圧源２２からドレインに一定電圧を印加すればよい。本実施形態では、制御ゲートに一定電圧ＶＣＧ１〜ＶＣＧ５を印加している。ステップ１０３では所望の時間電圧を印加し保持する。
【００６５】
次のステップ１０４では、ステップ１０１と同様な方法でしきい値電圧の測定を行う。ステップ１０６では、ステップ１０４で測定したしきい値電圧が予め定められた所定値△ＶTを超えたか否かを判断し、しきい値電圧の変化が所定値△ＶTを超えた場合には、ステップ１０８において、そのとき制御ゲートに印加した電圧、電圧印加時間、しきい値電圧ＶT（ｔ）、しきい値電圧の初期値ＶT0を制御用コンピュータ３０の記憶装置に記憶する。
【００６６】
次のステップ１１０では、予め定められた測定回数ｎ（本実施の形態では、ｎ＝５）だけ測定したか否かを判断し、ｎ回測定されていない場合にはステップ１１２で次の加速電圧（制御ゲートに対して一定電圧ＶＣＧ２）を印可する準備を行ない、ステップ１００に戻って上記で説明したように特性を測定して記憶装置に記憶する。この測定は、測定回数がｎになるまで、制御ゲートに印加する電圧ＶＣＧを順に変更して継続する。
【００６７】
以上の結果、各々値が異なる加速電圧を制御ゲートまたはドレインに順に印加し、各加速電圧印加時の電圧印加時間、しきい値電圧、しきい値電圧の初期値、及び制御ゲート電圧が測定データとして測定され、制御用コンピュータの記憶装置保存される。
【００６８】
図７に示す解析ルーチンのステップ１２０では、ステップ１０８で保存したデータ（しきい値電圧、しきい値電圧の初期値、及び電圧印加時間）をロードし、ステップ１２２で各々の制御ゲートに加速電圧を加えたときの特性を上記の（１４）式でフィッティングし、ステップ１２４で測定データから定数であるパラメータＰ1、Ｐ2を抽出する。図３から理解されるように、Ｐ１は（１４）式のグラフの直線部分の傾きであり、ｔ＝Ｐ2のときしきい値電圧ＶT（ｔ）は、ｌｎ（２）・Ｐ１だけ低下するので、（１４）式のグラフの直線部分の傾きを求めれば、パラメータＰ1を抽出することができ、抽出したパラメータＰ1を用いれば、しきい値電圧が初期値からｌｎ（２）・Ｐ１だけ低下する時の時間を示すパラメータＰ2を抽出することができる。
【００６９】
ステップ１２６では、抽出したパラメータＰ１，Ｐ２を（１５）式に代入し、しきい値電の変化が所定値ΔＶTになるまでの時間ＴＴＦ（ＶCG）を計算する。
【００７０】
次のステップ１２８では、予め定められた測定回数ｎだけ時間ＴＴＦを計算したか否かを判断し、予め定められた測定回数ｎだけ時間ＴＴＦを計算した場合には、ステップ１３０で計算した時間ＴＴＦを制御ゲートに印加した加速電圧ＶCGと共に記憶装置にセーブする。一方、ｎ回計算されていない場合にはステップ１３２で次の加速電圧のデータをロードする準備を行ない、ステップ１２０に戻って上記で説明したように時間ＴＴＦの計算を継続する。
【００７１】
図７の寿命計算ルーチンのステップ１４０では、時間ＴＴＦ及び制御ゲート電圧ＶCGのデータをロードし、ステップ１４２で外挿関数へのフィッティングを行ない、ステップ１４４でパラメータを抽出する。次のステップ１４６では、制御ゲート電圧ＶCGが０ＶのときのＴＴＦを寿命として演算する。これにより、制御ゲート電圧が０Ｖのときの保持寿命が外挿により求められることになる。
【００７２】
ここで、問題となるのは、どの関数を用いて外挿するかということである。（１５）式から明らかなように外挿で用いる関数はＪL0の関数であることが理解できる。
【００７３】
以下、実験結果を基に外挿に用いる関数の考察を行う。ＥＥＰＲＯＭに１０万回の書き換えを行った後、電荷保持特性を測定した。制御ゲート電圧に印加する電圧は、−４Ｖ〜−８Ｖの間で変化させた。書き換えストレス印加、及び保持特性の評価は１２５℃の雰囲気温度で行った。
【００７４】
電荷保持特性の印加制御ゲート依存性の測定結果は、図８に示すようであった。また、図中の実線は（１４）式を用いてフィッティングした結果である。相関係数はすべての特性において０．９９以上であった。すなわち、本結果より上記で説明したモデルの妥当性が証明される。また、カーブフィッティングより抽出されたパラメータを表１に示す。
【００７５】
【表１】
また、これらのパラメータを用いてＴＴＦ，ＪL0，ＶFG0を計算した結果を表２に示す。
【００７７】
【表２】
また、これらのパラメータを用いてＴＴＦを計算し、制御ゲート電圧とＴＴＦの関係をプロットすると図９に示す結果が得られた。
【００７９】
ここで、求めたいのは制御ゲートが０Ｖのときの寿命である。外挿関数は、（１５）式より明らかなように、リーク電流ＪL0の関数である。図１２中の実線及び破線は、各々（４）式、（５）式、（６）式を用いてフィッティングした結果である。図から、指数関数モデル、Ｐ−Ｆモデルがよく一致していることが理解できる。しかしながら。制御ゲート０Ｖの寿命は、両モデルで１桁程度の差がある。
【００８０】
そこで、指数関数モデル、Ｐ−Ｆモデルのどちらのモデルを用いればよいかを制御ゲート電圧０Ｖで測定した電荷保持特性と比較した。その結果を図１０に示す。図から明らかなようにＰ−Ｆモデルがよい一致を示している。しかしながら、指数関数モデルでも寿命の誤差は１桁程度であり、また、その寿命は短い方向を評価、すなわち過少評価している。言い換えれば、指数関数モデルを用いて予測した結果がＥＥＰＲＯＭの電荷保持寿命の仕様を満たしていれば、Ｐ−Ｆモデルで予測した寿命（実際の寿命）も仕様を満たしていると言える。なお、デバイスにより検証し、より精度の高いモデルを適用することも可能である。
【００８１】
以上説明したように、本実施の形態は、浮遊ゲートに蓄積された電荷が加速的に抜けるような電圧を制御ゲートに印加し、そのときの寿命の制御ゲート電圧依存性を求め、その関係から制御ゲート電圧０Ｖの点を外挿することによって、ＥＥＰＲＯＭの電荷保持寿命を予測している。その時の外挿関数は、ＴＴＦ＝Ａ・ｅｘｐ（−Ｂ｜ＶCG｜）である。
【００８２】
本実施の形態を用いることにより、従来の温度加速では１０００時間程度評価時間が必要であったが、制御ゲートに加える電圧にもよるが、１００時間程度で寿命が予測可能となる。
【００８３】
本実施の形態を用いることにより、ＥＥＰＲＯＭの評価時間が飛躍的に短縮でき、開発期間の短縮及びより高信頼性のあるデバイス開発が期待できる。
【００８４】
次に第２の実施の形態について説明する。本実施の形態は、上記の第１の実施の形態でパラメータＡ，Ｂを求めた曲線（ＴＴＦ＝Ａ・ｅｘｐ（−Ｂ｜ＶCG｜））を用いて、製品の良否を判定するようにしたものである。本実施の形態の制御ルーチンを図１１を参照して説明する。ステップ１５０では、上記ステップ１００で説明したのと同様に書換え処理を行ない、ステップ１５１では初期しきい値電圧の測定を行ないステップ１５２において上記の曲線に基づいて、時間ＴＴＦを１０秒とした時の加速電圧ＶCG10（＝−ｌｎ（１０／Ａ）／Ｂ）を求め、この加速電圧ＶCG10を１０秒間印加する。
【００８５】
次のステップ１５４ではしきい値電圧を測定し、ステップ１５６でしきい値電圧の変化が所定値ΔＶTを越えているか否かを判断する。しきい値電圧の変化が所定値ΔＶTを越えていなければ、上記の第１の実施の形態でパラメータＡ，Ｂ求めた曲線を満足しているので、ステップ１５８で良品と判断し、逆にしきい値電圧の変化が所定値ΔＶTを越えていれば、ステップ１６０で不良品と判断する。
【００８６】
ステップ１６２では、予め定めた数ｎの素子の測定が終了したか否かを判断し、予め定めた数ｎの素子の測定が終了していなければ、ステップ１５２に戻って上記の測定を継続し、予め定めた数ｎの素子の測定が終了した場合には、ステップ１６４で素子の良否マップを表示してこのルーチンを終了する。
【００８７】
なお、上記では、時間ＴＴＦを１０秒としたが、時間ＴＴＦは１０秒限定されるものではなく、任意の時間を採用することができる。
【００８８】
【発明の効果】
以上説明したように本発明の不揮発メモリのデータ保持寿命予測方法及び装置によれば、短時間で、かつ精度良く電荷保持寿命を予測することができる、という効果が得られる。
【００８９】
また、本発明の不揮発メモリの良否判定方法によれば、短時間で、かつ精度良く不揮発メモリの良否を判定することができる、という効果が得られる。
【図面の簡単な説明】
【図１】従来の寿命評価方法の例を示す線図である。
【図２】（Ａ）はＥＥＰＲＯＭの電荷抜けモデルを示す模式図であり、（Ｂ）は浮遊ゲート電位ＶFGとリーク電流の対数との関係を示す線図である。
【図３】時間の対数としきい値電圧との関係を示す線図である。
【図４】本発明の実施の形態のデータ保持寿命予測装置を示すブロック図である。
【図５】本実施の形態の測定ルーチンを示す流れ図である。
【図６】本実施の形態の解析ルーチンを示す流れ図である。
【図７】本実施の形態の寿命計算ルーチンを示す流れ図である。
【図８】電荷保持特性の印加制御ゲート電圧依存性の測定結果を示す示す線図である。
【図９】時間ＴＴＦの制御ゲート電圧依存性及び各外挿関数でのフィッティング結果を示す線図である。
【図１０】電荷保持特性の実験結果と計算結果とを比較して示す線図である。
【図１１】本実施の形態の良否判定ルーチンを示す流れ図である。
【符号の説明】
１０ シリコン基板
１２ トンネル酸化膜
１４ 浮遊ゲート
１８ 制御ゲート
Claims (3)
- 制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリにおけるデータ保持寿命を予測する不揮発メモリのデータ保持寿命予測方法であって、
浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧を前記制御ゲート及び前記ドレインの少なくとも一方に印加する印加工程と、
前記加速電圧印加時の測定データに基づいて、前記加速電圧に対する電荷保持寿命時間を演算する演算工程と、
前記加速電圧と前記電荷保持寿命時間との関係に基づいて、加速電圧が０Ｖになるときの電荷保持寿命時間をデータ保持寿命時間として予測する予測工程と、を含み、
前記演算工程では、経過時間ｔと前記保持電荷に起因するしきい値電圧Ｖ（ｔ）との関係を表す以下の式と測定データとに基づいて、前記電荷保持寿命時間を演算する不揮発メモリのデータ保持寿命予測方法。
- 制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリの良否を判定する不揮発メモリの良否判定方法であって、
浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧と前記加速電圧に対する電荷保持寿命時間との関係に基づいて、電荷保持寿命時間が所定時間のときの加速電圧を求め、
求めた加速電圧を前記制御ゲート及び前記ドレインの少なくとも一方に前記所定時間印加し、
前記保持電荷に起因するしきい値電圧の変化が予め定めた所定値を越えたか否かを判断することにより、不揮発メモリが良品か不良品かを判定し、
浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧と前記加速電圧に対する電荷保持寿命時間との関係は、以下の式で表される不揮発メモリの良否判定方法。
ＴＴＦ＝Ａ・ｅｘｐ（−Ｂ｜Ｖ CG ｜）
ただし、Ｖ CG は加速電圧、ＴＴＦは電荷保持寿命時間、Ａ及びＢは所定の数である。 - 制御ゲート、浮遊ゲート、ドレイン、及びソースを有する不揮発メモリにおけるデータ保持寿命を予測する不揮発メモリのデータ保持寿命予測装置であって、
浮遊ゲートに保持された保持電荷を加速して流出させる加速電圧を前記制御ゲート及び前記ドレインの少なくとも一方に印加する印加手段と、
前記加速電圧を印加したときのしきい値電圧が所定値を越えて変化したときの時間を測定する測定手段と、
経過時間ｔと前記保持電荷に起因する電圧Ｖ（ｔ）との関係を表す以下の式と測定データとに基づいて、前記電荷保持寿命時間を演算する演算手段と、
前記加速電圧と前記電荷保持寿命時間との関係に基づいて、加速電圧が０Ｖになるときの電荷保持寿命時間をデータ保持寿命時間として予測する予測手段と、
を含む不揮発メモリのデータ保持寿命予測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002250256A JP3951863B2 (ja) | 2002-08-29 | 2002-08-29 | 不揮発メモリのデータ保持寿命予測方法、良否判定方法、及び予測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002250256A JP3951863B2 (ja) | 2002-08-29 | 2002-08-29 | 不揮発メモリのデータ保持寿命予測方法、良否判定方法、及び予測装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004085510A JP2004085510A (ja) | 2004-03-18 |
| JP3951863B2 true JP3951863B2 (ja) | 2007-08-01 |
Family
ID=32057130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002250256A Expired - Fee Related JP3951863B2 (ja) | 2002-08-29 | 2002-08-29 | 不揮発メモリのデータ保持寿命予測方法、良否判定方法、及び予測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951863B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4967476B2 (ja) * | 2005-07-04 | 2012-07-04 | 株式会社デンソー | 半導体装置の検査方法 |
| US8599609B2 (en) * | 2010-12-22 | 2013-12-03 | HGST Netherlands B.V. | Data management in flash memory using probability of charge disturbances |
-
2002
- 2002-08-29 JP JP2002250256A patent/JP3951863B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004085510A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075724A (en) | Method for sorting semiconductor devices having a plurality of non-volatile memory cells | |
| JPH03195060A (ja) | 持続的な障害のある集積回路を選別する方法 | |
| CN109215725B (zh) | 闪存器件可靠性测试方法、存储介质及电子设备 | |
| JP3951863B2 (ja) | 不揮発メモリのデータ保持寿命予測方法、良否判定方法、及び予測装置 | |
| JP3613072B2 (ja) | 不揮発性半導体メモリの電荷保持寿命評価方法 | |
| JP2720860B2 (ja) | 不揮発性半導体記憶装置の動作条件の設定方法 | |
| San et al. | A new technique for determining the capacitive coupling coefficients in flash EPROMs | |
| US20070083342A1 (en) | Electronic timer and system lsi | |
| Kuhn et al. | A reliability methodology for low temperature data retention in floating gate non-volatile memories | |
| CN103714863B (zh) | 测试闪存单元电流分布的系统及方法 | |
| US6530064B1 (en) | Method and apparatus for predicting an operational lifetime of a transistor | |
| Kalyan et al. | Design and simulation equivalent model of floating gate transistor | |
| Larcher et al. | SILC effects on E/sup 2/PROM memory cell reliability | |
| JP4040446B2 (ja) | Ｍｉｓ型半導体層装置の評価方法 | |
| JP2003151298A (ja) | 電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置 | |
| Portal et al. | Floating-gate EEPROM cell model based on MOS model 9 | |
| KR100532752B1 (ko) | 반도체에서 에스오엔오에스 소거시 문턱 전압 수치 해석방법 | |
| Scarpa et al. | Fast-bit-limited lifetime modeling of advanced floating gate non-volatile memories | |
| CN102610538A (zh) | 通过测量隧穿电场来快速评价sonos可靠性的方法 | |
| US6808945B1 (en) | Method and system for testing tunnel oxide on a memory-related structure | |
| Zhang et al. | Research on Retention Evaluation Method of Floating Gate Memory Used in Aerospace | |
| Schuler et al. | Failure rate prediction and accelerated detection of anomalous charge loss in flash memories by using an analytical transient physics-based charge loss model | |
| Postel-Pellerin et al. | Leakage paths identification in NVM using biased data retention | |
| Yang et al. | Endurance and Data Retention Characteristics of 0.15 μm EEPROM cells | |
| CN110660446B (zh) | 一种评估单片机中非易失性存储器数据残留的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3951863 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |