CN1279854A - 使用超线性积分器的频移键控解调器 - Google Patents
使用超线性积分器的频移键控解调器 Download PDFInfo
- Publication number
- CN1279854A CN1279854A CN98811449A CN98811449A CN1279854A CN 1279854 A CN1279854 A CN 1279854A CN 98811449 A CN98811449 A CN 98811449A CN 98811449 A CN98811449 A CN 98811449A CN 1279854 A CN1279854 A CN 1279854A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- value
- process control
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
在此公开一种用于对编码信号解码的方法和装置。编码信号的第一数据位被接收并且用超线性积分器(502)来积分,以提供第一积分信号(120,122)。如果前一数据位具有第一数值则通过把前一积分信号(126)乘以大于1的数,并且如果前一数据位具有第二数值则通过把前一积分信号乘以小于1的数,使得第一参考信号(130)被提供作为与该编码信号的前一数据位相关的前一积分信号的函数。第一积分信号(120)被与第一参考信号(130)相比较,并且根据该比较提供输出信号(142)的第一数据位。输出信号的第一数据位表示编码于该编码信号的第一数据位中的信息。
Description
本发明一般涉及过程控制装置的领域。更加特别地,本发明涉及用于促进在过程控制装置中的串行通信的系统和方法。
在过程控制工业中的变送器一般通过双线电路或者控制环路与控制器进行通信。变送器通过双线控制环路从控制器接收命令,并且把表示所感应的物理参数的输出信号发送回该控制器。该变送器本身可以包括象微处理器、存储器件、模数转换器、数模转换器、数字信号处理器(DSP)、传感器和其它外围设备这样的多个器件。在该变送器内部的多个器件之间的通信一般在包括时钟线和多个数据线的数据总线上进行。由于考虑到电流消耗和复杂度,因此使各种器件之间的通信所需的数据总线的数目最小化是很重要的。
在许多过程控制装置中,为了安全的目的,过程控制装置的传感器必须与在该过程控制装置中的测量电路或者其它器件电绝缘。绝缘阻挡器被用于使该传感器与在该变送器中的其它电路电绝缘。该传感器通过阻挡器接收能量并且与测量电路进行通信。该阻挡器避免有时存在于过程控制环路上的有害放电进入该测量电路。同时对安全或其它目的的需要,包括该绝缘阻挡器减少了允许在传感器和其它器件之间用于通信、时钟信息和能量的电连接的数目。用于通过绝缘阻挡器传输数据的常规串行通信技术通常导致所不期望的高能耗和/或复杂电路。
在此公开一种用于对编码信号解码的方法和装置。编码信号的第一数据位被接收并且用超线性积分器来积分,以提供第一积分信号。如果前一数据位具有第一数值则通过把前一积分信号乘以大于1的数,并且如果前一数据位具有第二数值则通过把前一积分信号乘以小于1的数,使得第一参考信号被提供作为与该编码信号的前一数据位相关的前一积分信号的函数。第一积分信号被与第一参考信号相比较,并且根据该比较提供输出信号的第一数据位。输出信号的第一数据位表示编码于该编码信号的第一数据位中的信息。
本发明的方法和装置特别适用于跨过过程控制装置中的阻挡器进行串行通信。用于该过程控制装置的壳体具有第一隔间、第二隔间和第一与第二隔间之间的电阻挡器。在第一隔间中的编码电路耦合到该阻挡器,用于编码在用于跨过阻挡器传输的信号中的数据。具有第一周期的循环信号表示第一数据状态,而具有第二周期的信号表示第二数据状态,在第二隔间中的解码电路耦合到该阻挡器,并且接收和解码具有变化周期的信号。在一些优选实施例中,该编码信号具有百分之五十的工作周期,以减少该阻挡器的功耗,并且提高所传送信号的质量。本发明的解码电路可以被用于解码调频信号或者脉宽调制信号。
图1为使用本发明的通信技术和电路的一种过程控制变送器的简化方框图。
图2为示出根据本发明用于串行通信的编码系统的时序图。
图3为用于解码按照图2中所示的方式编码的串行数据流的解码器电路的示意图。
图4为用于图3的电路以及根据本发明的串行通信的优选方法的时序图。
图5为用于图3的电流发生器的具体电路图。
图6为进一步示出根据本发明的图3和5中所示的电路的操作的示意图。
图7为用于编码串行数据流的编码电路的示意图。
图1为变送器10的简化方框图,该变送器使用本发明的串行通信技术,在该变送器中或与该变送器相关的各种器件之间进行通信。如图所示,变送器10包括壳体11、测量电路16和传感器电路18。测量电路16位于壳体11的隔间17内。传感器电路18位于壳体11的隔间19内。传感器电路18的部分还可以位于壳体11的外部。
测量电路16通过连接端14耦合到双线环路12,并且用于在环路12上接收和发送信息。环路12耦合到模型化为电源15和电阻13的控制室。测量电路16和/或传感器电路18可以包括两类多个节点:一般为微处理器的主节点或者一般为象存储器这样的外围设备的从节点。可以包含在测量电路16或者传感器电路18中的其它外围设备的例子是:用于从流过环路12、调制解调器以及其它通信和输入/输出设备的电流提取用于变送器的能量的设备、信号处理设备、显示设备、模数转换器、数模转换器、温度传感器、流量传感器、pH值传感器、水位传感器、压力传感器、压差传感器,等等。
如上文所述,在一个实施例中,测量电路16和传感器电路18位于变送器10的分离隔间17和19中,并且由隔离器20和25电绝缘。该隔离器可以是变压器、光学阻挡器、或者其它本领域内已知的绝缘阻挡器,并且需要用于电隔离传感器电路18和来自测量电路16的处理。该隔离器还可以减少在由传感器电路18所检测的参数的测量值中的接地环路噪声。传输线22和24把测量电路16和传感器电路18耦合到隔离器20,用于促进传感器电路18与测量电路16之间跨过隔离器20进行通信。在所示的实施例中,线路22和24表示单条数据线,在其上信息必须串行地从测量电路16通过隔离器20发送到传感器电路18。类似地,信息串行地从传感器电路18通过隔离器25发送到测量电路16。
如图所示,测量电路16包括频率调制器或者编码器电路30、解码器电路31、微处理器32、数字信号处理电路33和输入/输出(I/O)电路34。I/O电路34耦合到微处理器32以及环路12,用于通过环路12接收数据和指令,用于通过环路发送数据,以及用于调节从该环路到变送器10的功率。微处理器32通过DSP(数字信号处理)电路33耦合到I/O电路34、调制器30和解码器31,用于与变送器10的各种设备之间传输处理信号和数据。通常,微处理器32用于控制变送器10的操作。调制器30对要被在传输线路24、隔离器20和传输路线22上传输到传感器电路18的信号进行频率调制。解码器31接收从传感器电路18跨过传输线路27、隔离器25和传输线路29发送的调制信号。
传感器电路18包括控制寄存器21、调制器或者编码电路23、传感器26、信号转换电路28和解调器100。传感器26检测过程变量,并且把一个输出提供给信号转换器28。电路28可以包括∑-△调制器、完全模数转换器、或者其它信号转换电路。调制器23可以是类似于调制器30的类型,其对要被在传输线路27、隔离器25和传输线路29发送到测量电路16的过程变量相关信号进行频率调制。但是,可以使用其它调制技术来跨过隔离器24发送信号。
解码器100对从根据本发明的调制器30跨过绝缘阻挡器发送的频率调制信号进行解码。跨过隔离器20发送的信号载有编码信息,并且被用于产生用在传感器电路18的操作中的时钟信号。该解码信号被提供到在传感器电路18中的其它电路,例如控制寄存器21,并且可以被用于控制在传感器电路18中的各种设备。控制寄存器21控制测试功能、滤波器,等等。而在其它实施例中,测量电路16和传感器电路18可以包括除了图1中所示之外的其它设备,在一些实施例中,调制器23和30以及解码器31和100可以被用于在测量电路16和传感器电路18之间传输或传送信息。
变送器10连接到电模型化为电压源15和电阻器13的控制器,其可以向变送器10提供所有能量。在优选实施例中,传感器电路18还包括用于整流跨过隔离器20发送的信号,以对传感器电路18提供能量。但是,传感器电路18和测量电路17还可以被从外部电源通过线路提供能量,如在直读式频率计中。
在过程控制环(由变送器10、电源15和电阻器13所形成)中的电流一般表示由变送器10中的传感器所测量的过程变量,或者表示来自变送器10的控制信号。根据ISA 4-20mA标准,电流范围在4和20mA之间。相应地,变送器10必须在小于4mA的电流下工作。变送器10还可以被配置为通过4-20mA的电流进行数字通信,如在HART协议中,或者可以是完全的数字通信,如在Fieldbus协议中。
本发明包括用于跨过如图1中所示的隔离器20和25这样的隔离电路提供串行通信的方法和装置。为了便于说明,仅仅讨论跨过隔离器20发送的信号的编码和解码。但是,相同的技术和特点也可以被用于编码的解码跨过隔离器25发送的信号。根据本发明的优选实施例,串行数据流是通过使用频率或周期调制技术的调制器30所编码的。逻辑“0”(第一数据状态)被发送作为具有第一周期T0的信号的一个循环,逻辑“1”(第二数据状态)被作为具有不同于第一周期的第二周期T1的信号的一个循环。按照这种方式编码的串行数据流在图2中示出。设置T1≈2T0以减小编码和解码电路的复杂性是方便的,但不是必须的。在一个优选实施例中,当在操作的高精度模式中,T1被设置为约1.10μs(F1≈900KHz),而T0被设置为约0.55μs(F0≈1.8MHz)。在该实施例中,当在操作的低功率模式中,F1被设置为约460.5KHz,而F0被设置为约921KHz。
如图2中所示的编码数据流被跨过根据本发明的隔离阻挡器20发送,并且随后由解码器100所解码。通过改变信号周期来表示各种数据状态,与仅仅改变信号的工作周期(脉宽调制)相反,跨过隔离阻挡器的传输误差被减小。脉宽调制可以导致在变压器型隔离阻挡器中的变压器的铁芯的饱和。如果变压器铁芯饱和,则在铁芯中产生功率损耗使变压器发热。在电子仪器附近产生不必要热量是所不希望的,因为它会造成元件故障、减小元件的寿命、并且会降低元件的电子性能。并且浪费的能量是极其令人所不希望的,特别是在能量通过该环路提供的过程控制装置的情况下。另外,变压器的饱和铁芯使该信号失真,导致传输错误。
在本发明的优选实施例中,编码信号约为百分之五十工作周期的信号,而与信号循环的周期无关。因此,本发明的编码信号潜在地比脉宽调制技术更加容易产生。另外,百分之五十工作周期的信号与脉宽调制编码相比应当提供更加稳定的功耗。另外,百分之五十工作周期的信号的对称性应当有助于减少与该信号相关的谐波,减少对附近元件的干扰。
图2示出一个编码信号的8个连续周期50、52、54、56、58、60、62、64。每个周期表示所发送周期的一个位,另外,每个周期可以表示用于在器件之间传输的多个可能数据状态。在每个周期中,上升沿(跃变)68和下降沿(跃变)70被优选地定时,使得该信号约具有百分之五十的工作周期,而与在周期过程中的信号周期无关。如图所示,周期50、52、54、60和64具有周期T0(在频率F0处)。该信号的周期56、58和62具有时间周期T1(在频率F1)。因此,在本发明的两个数据状态的实现中,图2的数据流应当表示序列00011010。
用于解码图2的周期编码的一个电路在图3中示出,但是也可以有其它实现方式。用于编码图2的周期编码数据在图7中示出。使用在图3中示出的串行数据编码电路100,利用图2的技术编码并且跨过隔离变压器或其他阻挡器传输的单个数据流可以被解码。并且,解码电路还可以被用于解码脉宽调制数据流。因此,图3中所示的电路非常适合用于测量电路16和/或传感器电路18,以解码跨过隔离阻挡器发送的数据。另外,本发明的方法和电路可以被用于在任何适当的数据总线或其他数据线路上促进串行数据通信。
解码器电路100包括电流产生器102、参考电流产生器104、边沿触发比较器106和输出电路108。电流产生器102包括开关S1、电容器C1、电流吸收器IC、跨导放大器极110和跟踪保持电路118。跨导放大器110的输入端112连接到源电压VDD。电容器C1和开关S1并联跨接放大器110的输入端112和114。电流吸收器IC连接在放大器110的输入端114与源电压Vss之间。放大器110的输出端116提供电流Igm作为对跟踪保持电路118的输入。跟踪保持电路118在输入端110和122提供作为Igm的延迟的电流Is(t)。
开关S1用输入的编码数据信号CK来控制。在CK信号工作周期的高电压部分过程中,开关S1开路。开关S1、电容器C1、电流吸收器Ic和跨导放大器110一同形成超线性积分电路。术语“超线性”表示作为时间的函数积分电路的输出可以用y=mtx(其中x大于1)表示。根据输入信号CK的周期或频率控制开关S1,在放大器110的输出端116处的输出电流Igm将具有两个周期或频率决定的最终数值中的一个,每个最终数值对应于两个编码的数据状态中的一个。但是,在另一个实施例中,该电路可以适合于提供对应于三个或多个可能数据状态的三个或多个数据状态。
跟踪保持电路118在CK信号工作周期的低电压部分过程中保持电流Igm,使得跟踪保持电路118的输出电流Is(t)基本保持与在CK信号的低电压部分过程中的Igm相同。跟踪保持电路118利用开关电流镜象电路实现,该电路即使在输入电流改变之后也保持输出电流。另外,可以使用电压型采样和保持(S/H)电路。来自电路118的输出电流Is(t)以输入端120提供到比较器106,并且在输入端122提供给参考电流产生器104。因此,电流Is(t)被镜象复制,使得它能提供于两个跟踪保持电路的输出端。下面参照图5和6更加具体的讨论和示出电流产生器102的操作。但是,为了便于说明,在图5和6中仅仅示出一个IS(t)的输出电流的产生。
参考电流产生器104产生参考电流IREF,其被提供到边沿触发比较器106,用于与电流IS(t)相比较。随着电流IC被适当地调节,参考电流产生器104对任何给定的编码输入信号频率的集合产生基本恒定的参考电流,并且如果IS(t)由于处理过程或温度而略微变化,则自动适当地调节参考电流。参考电流产生器104包括电流延迟单元124、开关S2、乘法电路128和乘法电路129。开关延迟单元124可以是开关电流镜象电路或者其它已知的电路,其接收输入电流IS(t),把该输入电流保持τ的时间段,然后在以后的时间中继续提供相同的电流IS(t-τ)。因此,电流延迟单元124在其输入端126提供约等于来自输入编码数据信号CK的以前周期的电流IS(t)。通常,根据由解码器100所接收的数据状态的序列,τ将具有两个数字状态中的一个。当以前和当前数位分别表示逻辑“0”的数据状态时,τ将约等于T0。当以前和当前数位分别表示逻辑“1”的数据状态时,τ将约等于T1。当以前和当前数位表示从逻辑“1”的数据状态跃变到逻辑“0”的数据状态时,或相反情况,τ将约等于1/2×(T0+T1)。
根据解码器100的输出Q(t)(在下文中更加具体地描述),开关S2把电流延迟单元124的输出端126连接到一个乘法器电路128和129。如果被选择的话,乘法器电路128把电流IS(t-τ)乘以0.75,而乘法器电路129把电流IS(t-τ)乘以1.5。如果例如除了900MHz和1.8MHz之外的频率被用于编码在操作的高精度模式中的数据,则可以使用其他乘法因子。通过控制电流IC以改变超线性积分器的积分速率,可以避免或者容许当高精度和低功率频率范围之间的切换时将出现在IS(t)中的大的波动。通常,IC被控制使得电流IS(t)通常总是约为相同的数值。
从电流产生器102提供的电流IS(t)的最小值ISMIN(对应于周期T0,因此也对应于逻辑“0”或者第一数据状态)最好被设置为大约电流IS(t)的最大电流值ISMAX(对应于周期T1,因此也对应于逻辑“1”或第二数据状态)的一半。因此,在参考电流产生器104的输出端130处的参考电流IREF将基本保持恒定,如方程1中所示:IREF(对于所有t)=1.5×ISMIN=0.75×ISMAX方程1
由于比较器106是边沿触发的,因此输出Q(t)将对应于以前编码的数位,直到比较器再次锁存。因此,利用也提供对应于以前解码的数位的的电流IS(t-τ)的电流延迟单元124,开关52被控制使得校正乘法电路被选择以提供参考电流IREF。解码器电路100的一个优点是,电流Ic可以被控制使得电流产生器104提供适当的参考电流,而与被选择为表示数据流中的逻辑电平的特定周期组无关(因此也与ISMIN和ISMAX的可能值无关)。通过适当地选择乘法器128和129,参考电流IREF在Is(t)的微小变化过程中保持,该变化是由温度或过程变化所造成的。这提供如下优点,即解码器电路100可以被用于解码利用任何宽范围的周期组来编码的信号,而只有小的电路改变或者没有电路改变。随着IC的改变,该适应性允许周期被方便或必须地选择或改变,而不改变电路100。能够改变信号周期而不改变电路的能力节省时间和成本。当在输入数据或时钟信号CK中出现小的改变时,乘法电路128和129的使用允许适当的参考电流得以产生。
电流比较器106在其中的一个输入端从电流产生器102的输出端120接收电流IS(t)。电流比较器106在它的另一个输入端从参考电流产生器106输出端130接收参考电流IREF。在输出端132处,比较器106提供高或低的电压输出,这取决于电流IS(t)是大于还是小于参考电流IREF。因此,比较器输入132表示在开关S1接收的编码信号是否包含编码的“1”或“0”。
在比较器106的输出端132的输出电压信号被提供到输出电路108。应当指出,当比较器106被优选地作为电流比较器时,解码器电路100的全部或部分可以利用电压模式电路取代电流模式电路来实现。例如,电流产生器102可以用电压产生电路来代替。类似地,参考电流产生器104可以用参考电压产生器电路来代替。在这种情况下,比较器106将被电压比较器电路所代替。但是,由于电流模式电路的噪声抗干扰性和降低功率的要求,因此优选图3中所示的电流模式电路。
输出电路108包括电流源Iv、电容器Cv、“与”门136、和锁存电路140。电流源Iv被连接在源电压VDD和“与”门136的输入端134之间。“与”门136的输入端134还通过电容器Cv连接到源电压Vss。比较器106的输出端132连接到“与”门136的输入端135。“与”门136的输出信号Q(t)提供于锁存电路140的输入端138。锁存电路140在输出端142提供一个表示在信号CK中编码的数据流的状态的输出。紧接着在复位或启动之后,电流源Iv和电容器Cv合作使“与”门136的输入端134保持在低逻辑电平电压。因此,在启动之后输出Q(t)于几个周期中保持为低,直到电容器Cv充足电为止。这防止由于噪声或其他上电过程状态所造成的错误输出。另外,除了使用由电流源Iv和电容器Cv所形成的延迟电路之外,上电复位电路可以被用于驱动“与”门136的输入节点134。
在电容器Cv被充足电之后,输出Q(t)将反映比较器106的输出端的状态。锁存电路140接收“与”门输出Q(t)作为输入,并且在输出端142提供一个输出。锁存器140被用于把各个解码的数位锁存到在发射器的其它电路中,该解码的输入对应于在串行数据流CK中接收的编码数位。
图4为示出作为输入信号CK的一个函数的输出Q(t)的时序图。图4示出对于周期编码数据信号CK的每个数位或周期的解码数位(在信号Q(t))。输出Q(t)在相应接收的周期编码数位的中点(或者下降沿402)变为对于编码信号CK的每个数位的相应数值。因此,在从所接收周期编码“0”跃变到所接收周期编码“1”的过程中,Q(t)(在其上升沿404)在所接收周期编码“1”位的中点(即下降沿402)从“0”变为“1”。尽管在本发明的优选实施例中Q(t)在所接收周期编码信号的相应位的下降沿跃变,多种其他实施例也是可能的。例如,Q(t)可以被设计为在所接收的下一个编码数位的起点(上升沿406)跃变。
图5为更加具体地示出电流产生器102的电路图。如图5中所示,电流产生器102在功能上被分为超线性积分电路和跟踪保持电路118。积分电路502包括开关S1、电容器C1、电流源Ic和跨导放大器110。如图5中所示,跨导放大器110包括晶体管QMN1和QMN2以及电流源ID,构成一个差分放大器。跨导放大器110与开关S1、电容器C1和电流源IC结合形成超线性积分电路,其提供具有一个幅度的输出电流Igm,这取决于编码输入信号CK循环的周期长度。电流源I1被包括在内以提供低电平电流,以便于保持晶体管QMN2导通。跟踪保持电路118包括晶体管QMP1和QMP2、电容器C2、以及复位开关S3。晶体管QMP1、晶体管QMP2、电容器C2和开关S3构成开关电流镜像电路。
电流产生器102一般功能如下。在信号CK的每个编码周期或数位的高电压部分过程中,开关S1开路。在此时,晶体管C1充电并且电压V1下降。因此,通过晶体管QMN2的控制节点连接到电压源VDD,在晶体管QMN1和QMN2的控制节点之间产生电压差,造成更大部分的电流ID的通过晶体管QMN2。由于导通电流I1与电流ID相比非常小,因此流过晶体管QMN2的电流在幅度上接近于流到跟踪保持电路118的晶体管QMP1的电流Igm。
通常,当开关S1开路时,开关S3闭合,反之亦然。如图所示,开关S1和S3为PMOS型开关。但是,通过微小的改变也可以使用其它开关类型。在所示的实施例中,在输入信号CK的高电压部分过程中,开关S3闭合,并且跟踪保持电路118工作为一个电流镜像电路。因此,流过晶体管QMP2的电流IS将约等于电流Igm。在信号CK的每个周期或数位的低电压部分过程中,开关S3开路,并且在电容器C2上的电荷使晶体管QMP2保持导通,因此即使当电流Igm改变时,输出电流IS也得到保持。因此,该开关电流镜像电路涉及保持由跨导电路级110所产生的电流,以用于下半个周期过程中。用于跟踪保持电路118类型的开关电流镜像电路还被用作为电流延迟单元124。
图6示出来自电流产生器102的电流IS与输入编码信号CK之间的对应关系。如图6中所示,在第一周期602(具有对应于“0”数位的周期T0)的下降沿605被在编码信号CK中接收之后,电流IS取其最小有效电流值ISMIN。在信号CK的下一周期604(具有对应于“1”数位的周期T1)的上升沿,IS下降到基本上为0。在周期604的下降沿607,电流IS取其最大值ISMAX。随着电流IS取数值ISMIN或者数值ISMAX,这对输入数据信号CK的每个数位或周期连续进行。跟踪保持电路118对编码数位的剩余周期保持电流值(在ISMIN或者在ISMAX)。在下一个编码数位的上升沿之后,开关S3使电流IS复位为0。
图7示出根据本发明用于对跨过隔离器20传输的信号进行频率或周期编码的调制器30一个优选实施例。调制器30包括约具有百分之五十的工作周期的时钟信号CLOCK、分频器702和多路复用器706。百分之五十工作周期的时钟信号CLOCK例如可以具有对应于逻辑0位的传输的频率F0。该时钟信号被提供到分频器702的输入端703和多路复用器706的输入端708。在被分频器702分频之后,具有百分之五十工作周期但是频率约为时钟信号CLOCK的一半(即,具有频率F1)的信号被提供到多路复用器706的输入端704。利用多路复器706的控制信号输入710,在各个周期过程中多路复用器的输出端712被选择性地连接到适当的一个输入端704和708。按照这种方式,具有约百分之五十的工作周期的频率编码信号可以在输出端712产生。
本发明提供多个优于现有技术的优点。例如,超线性积分电路的使用有助于增加第一和第二数据状态的编码数位之间的积分信号差。这反过来提供更大的噪声抗干扰性,并且减小传输错误发生的可能性。并且,本发明的优选实施例仅仅需要单个积分电路。与现有技术的两个积分通道的解码器相比,本发明的解码器的单积分通道特性降低了复杂性和成本。另外,利用百分之五十工作周期的信号来编码所发送的数据减少了热量的产生,减少由于来自饱和的隔离变压器的失真信号所造成的数据丢失,并且降低对附近元件的干扰,该干扰有时可以从非百分之五十工作周期中的谐波产生。另外,百分之五十工作周期的信号降低解码器电路的复杂性,并且增加产生编码信号的容易程度。
本发明的方法和电路可以用各种硬件、软件和硬件/软件的组合来实现,以编码和解码的用于发送和接收信息的数据信号。由于本发明的低电流消耗特性,因此本发明特别适用于过程控制变送器、阀门控制器、以及在过程控制领域中的通用设备。如在此所用的,术语“过程控制装置”是指任何这些和其他过程控制设备。但是,本发明可以用于任何广泛的各种应用中,其中在印刷电路板上或者连接到普通数据线路的设备要求相互通信。
尽管本发明主要针对编码和解码逻辑“1”和“0”来描述,但是本发明还可以用于实现多状态通信,其中两个以上的数据状态被编码。单个超线性积分电路和其它解码电路可以被用于解码脉宽调制或频率调制信号,而仅有微小改动或者没有改动。象解码电路、积分电路和电流产生器电路这样的术语都可以被用于表示为了解码信号的目的检测编码信号中的跃变的跃变检测电路。
尽管本发明已经参照优选实施例进行了描述,但是本领域内的专业技术人员将认识到可以在形式和细节上作出改变而不脱离本发明的精神和范围。
Claims (22)
1.一种用于把频率编码的信号解码为至少两个数据状态的解码电路,该电路包括:
超线性积分器,其在该信号的半个周期上积分该信号,以在半周期的结束时提供积分数据,其中该超线性积分器具有作为时间的函数y=mtx的响应,其中x大于1;
参考值产生器;以及
连接到积分器和参考值产生器的比较器,该比较器在另一半周期把积分数值与参考数值相比较,并且相应地提供一个表示数据状态的输出。
2.根据权利要求1所述的解码电路,其特征在于,该积分器是具有作为时间的函数的指数响应的超线性积分器。
3.根据权利要求1所述的解码电路,其特征在于参考值产生器包括连接到积分器并且由开关有选择地控制的乘法器,该乘法器通过把以前的积分数值乘以一个大于或小于1的因子产生一个参考数值,作为与以前积分数值相关的以前数据状态的一个函数。
4.根据权利要求3所述的解码电路,其特征在于该积分器包括跨导放大器,其在跨导放大器的输出端提供积分数值。
5.根据权利要求4所述的解码电路,其中还包括连接在跨导放大器的输出端与比较器之间,以及在跨导放大器的输出端与乘法器之间的跟踪保持器件,跟踪保持器件接收积分数值,并且在另一半周期过程中保持该积分数值。
6.根据权利要求5所述的解码电路,其中还包括连接在跟踪保持器件与乘法器之间的电流延迟单元,该电流延迟单元在另一半周期过程中接收和存储积分数值,并且在另一半周期过程中把以前的积分数值提供到乘法器。
7.根据权利要求6所述的解码电路,其特征在于,积分器、跨导放大器、跟踪保持电路、电流延迟单元和比较器是MOS器件。
8.根据权利要求3所述的解码电路,其特征在于,该开关被控制使得乘法器有选择地把先前的积分值乘以约为1.5或约为0.75的因子,作为与先前积分值相关的先前数据状态。
9.根据权利要求3所述的解码电路,其特征在于,该积分值等于最大积分值或最小积分值中的一个,其中大于1的因子和小于1的因子被选择,使得大于1的因子乘以积分值约等于小于1的因子乘以最大积分值。
10.一种过程控制装置包括:
置于第一壳体中的传感器电路;
置于第二壳体中并且连接到过程控制环路的测量电路,该测量电路把与过程有关的数据通过过程控制环路发送;以及
传输线路,其包括隔离阻挡器并载送传感器电路与测量电路之间的编码信号,其中具有第一周期的编码信号的一个循环表示第一数据状态位,并且具有不同于第一周期的第二周期的编码信号的一个循环表示第二数据状态位;
其中该传感器电路还包括解码电路,该解码电路包括:
跃变检测电路,其连接到传输线路,检测该编码信号在第一循环中的第一跃变,并且响应地产生从初始检测信号值在第一方向上改变的检测信号,以及检测该编码信号在第一循环中该编码信号的第二跃变,其中该第二跃变在第一循环中编码信号的第一跃变之后,其中在跃变检测电路检测到第二跃变之后使检测信号到达最终的检测信号值;
比较电路,其连接到跃变检测电路,该电路在第二跃变的检测之后的一个时刻把最终检测信号值与一个阈值相比较;以及
输出电路,其连接到比较电路,该电路在最终检测信号值大于该阈值时提供具有第一类型的第一数据位,并且当最终检测信号值小于该阈值时提供具有第二类型的第一数据位。
11、根据权利要求10所述的过程控制装置,其特征在于该编码信号在具有第一周期和具有第二周期的二个循环过程中是百分之五十工作周期的信号。
12、根据权利要求11所述的过程控制装置,其特征在于第一和第二周期中的一个基本上是第一和第二周期中的另外一个的两倍。
13、根据权利要求11所述的过程控制装置,其特征在于该跃变检测电路包括积分电路,其接收编码信号作为输入,并且在该编码信号的半个独立周期过程中积分该编码信号,并且在编码信号单个周期过程中,相应地提供一个表示该编码信号的周期的积分输出信号。
14、根据权利要求13所述的过程控制装置,其特征在于该积分电路包括超线性积分电路,其利用关系y=mtx提供该积出输出信号作为时间的一个函数,其中x大于1。
15、根据权利要求13所述的过程控制装置,其特征在于该积分电路以电流信号的形式提供积分输出信号,其特征在于该阈值是一个阈值电流值,并且该比较电路包括用于把积分输出信号与该阈值电流值相比较的电流比较电路。
16、一种过程控制装置包括:
传感器电路;
连接到过程控制环的测量电路,该测量电路通过过程控制环发送和接收数据,并且从过程控制环接收能量;
阻挡器,其连接在传感器电路与测量电路之间,并且把该传感器电路与测量电路电隔离;
其特征在于传感电路与测量电路中的一个还包括连接到该阻挡器的编码电路,其中该编码电路编码在跨过阻挡器发送的百分之五十工作周期的信号中的数据,其中具有第一周期的百分之五十工作周期信号的一个循环表示第一数据状态位的发送,并且具有不同于第一周期的第二周期的百分之五十工作周期信号的一个循环表示第二数据状态位的发送;以及
其中传感器电路与测量电路中的所述另外一个包括连接到该阻挡器的解码电路,该解码电路接收跨过该阻挡器的百分之五十工作周期信号,并且从百分之五十工作周期信号中提取数据。
17、根据权利要求16所述的过程控制装置,其特征在于第一和第二周期中的一个基本上是第一和第二周期中的另外一个的两倍。
18、根据权利要求16所述的过程控制装置,其特征在于该解码电路包括:
积分电路,其接收百分之五十工作周期信号作为输入,并且在百分之五十工作周期信号的各个周期过程中积分该百分之五十工作周期信号,并且相应地在百分之五十工作周期信号的各个周期过程中提供表示百分之五十工作周期信号的周期的积出输出信号;
产生参考信号的参考信号产生电路;以及
比较器电路,其接收积分输出信号和参考信号作为输入,并且相应地提供一个比较器输出信号,其中与百分之五十工作周期信号的每个循环相关的该比较器输出信号表示由百分之五十工作周期信号的循环所代表的数据状态。
19、根据权利要求18所述的过程控制装置,其特征在于该积分电路包括超线性积分电路,其提供积分输出信号作为百分之五十工作周期信号的一个超线性函数。
20、根据权利要求18所述的过程控制装置,其特征在于该积分电路以电流信号的形式提供积分输出信号,其中该参考信号产生电路以电流信号的形式产生参考信号,并且该比较器电路包括电流比较器电路。
21、根据权利要求16所述的过程控制装置,其特征在于该阻挡器包括一个变压器。
22、一种对编码信号解码的方法,该方法包括:
接收编码信号的第一位;
用超线性积分器对编码信号的第一位积分,以提供与该编码信号的第一位相关的第一积分信号;
如果以前数位具有第一数值,则通过把第一积分信号的以前数值乘以大于一的量,如果以前数位具有第二数值,则通过把第一积分信号的以前数值乘以小于一的量,提供第一参考信号作为与编码信号的以前数位相关的第一积分信号的以前数值的一个函数;以及
把第一积分信号与第一参考信号相比较,并且根据该比较提供输出信号的第一数位,其中输出信号的第一数位表示在编码信号的第一数位中编码的信息。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/941,949 | 1997-10-01 | ||
US08/941,949 US6021162A (en) | 1997-10-01 | 1997-10-01 | Vortex serial communications |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1279854A true CN1279854A (zh) | 2001-01-10 |
CN1106101C CN1106101C (zh) | 2003-04-16 |
Family
ID=25477339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98811449A Expired - Fee Related CN1106101C (zh) | 1997-10-01 | 1998-09-28 | 具有超线性积分器的解码电路及方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6021162A (zh) |
EP (1) | EP1020057B1 (zh) |
JP (1) | JP4021144B2 (zh) |
CN (1) | CN1106101C (zh) |
AT (1) | ATE260009T1 (zh) |
BR (1) | BR9812614A (zh) |
CA (1) | CA2305425A1 (zh) |
DE (1) | DE69821784T2 (zh) |
WO (1) | WO1999017508A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347101A (zh) * | 2013-08-08 | 2015-02-11 | 联咏科技股份有限公司 | 数据处理方法及装置 |
CN105593772A (zh) * | 2013-08-06 | 2016-05-18 | 基岩自动化平台公司 | 用于对工业控制系统的模块类型进行合并的方法 |
US9753485B2 (en) | 2013-07-30 | 2017-09-05 | Novatek Microelectronics Corp. | Data processing method and apparatus for writing data into a memory according to a clock signal |
CN112542996A (zh) * | 2019-09-20 | 2021-03-23 | 中国科学院微电子研究所 | 陀螺数字信号的高阶同步积分解调电路和方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2774232B1 (fr) * | 1998-01-26 | 2000-02-25 | Alsthom Cge Alcatel | Dispositif de generation d'impulsions de courant a faible bruit, comparateur de phase, synthetiseur et utilisation correspondants |
EP1334411B1 (en) * | 2000-11-16 | 2014-09-10 | Invensys Systems, Inc. | Apparatus, control system and method for inductive communication across an isolation barrier |
KR100536188B1 (ko) * | 2001-11-14 | 2005-12-14 | 한국과학기술연구원 | 인체 등의 매질을 통신선로로 이용한 매질 내외간의 통신방법 및 장치 |
US6885949B2 (en) * | 2002-07-24 | 2005-04-26 | Smar Research Corporation | System and method for measuring system parameters and process variables using multiple sensors which are isolated by an intrinsically safe barrier |
DE102005041455A1 (de) * | 2005-08-31 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
US20100305437A1 (en) * | 2007-06-08 | 2010-12-02 | Michael Liebschner | System and method for intra-body communication |
JP5023836B2 (ja) * | 2007-06-25 | 2012-09-12 | 横河電機株式会社 | 2線式フィールド機器 |
US9217653B2 (en) * | 2007-09-13 | 2015-12-22 | Rosemount Inc. | High performance architecture for process transmitters |
US10663331B2 (en) | 2013-09-26 | 2020-05-26 | Rosemount Inc. | Magnetic flowmeter with power limit and over-current detection |
US10277216B1 (en) * | 2017-09-27 | 2019-04-30 | Apple Inc. | Wide range input voltage differential receiver |
CN109635908B (zh) * | 2018-12-13 | 2020-09-11 | 中山大学 | 数模混合解码电路、解码方法及系统架构 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3905029A (en) * | 1970-12-01 | 1975-09-09 | Gen Motors Corp | Method and apparatus for encoding and decoding digital data |
US3760412A (en) * | 1971-07-01 | 1973-09-18 | R Barnes | Rate adaptive nonsynchronous demodulator apparatus |
US4053834A (en) * | 1973-04-12 | 1977-10-11 | Textron, Inc. | Narrowband phase modulation communication system which eliminates thresholding |
US3852809A (en) * | 1973-07-05 | 1974-12-03 | Ibm | Return to zero detection circuit for variable data rate scanning |
US3909629A (en) * | 1974-01-23 | 1975-09-30 | Ibm | H-Configured integration circuits with particular squelch circuit |
IT1037127B (it) * | 1975-03-18 | 1979-11-10 | Sits Soc It Telecom Siemens | Demodulatore di onde modulate in frequenza |
US4032915A (en) * | 1975-07-23 | 1977-06-28 | Standard Oil Company (Indiana) | Speed-tolerant digital decoding system |
US4007331A (en) * | 1975-08-13 | 1977-02-08 | Bunker Ramo Corporation | Apparatus for demodulation of relative phase modulated binary data |
NL7700318A (nl) * | 1976-01-16 | 1977-07-19 | Little Inc A | Werkwijze en inrichting voor communicatie over elektrische krachtleidingen. |
US4100531A (en) * | 1977-02-03 | 1978-07-11 | Nasa | Bit error rate measurement above and below bit rate tracking threshold |
US4312070A (en) * | 1979-12-07 | 1982-01-19 | Motorola, Inc. | Digital encoder-decoder |
US4501000A (en) * | 1981-07-27 | 1985-02-19 | Sony Corporation | Method of coding binary data |
DE3131845A1 (de) * | 1981-08-12 | 1983-02-24 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zum erzeugen und erfassen digitaler signale beliebiger zeichencodierung |
US4425645A (en) * | 1981-10-15 | 1984-01-10 | Sri International | Digital data transmission with parity bit word lock-on |
US4485448A (en) * | 1982-02-26 | 1984-11-27 | Sperry Corporation | Apparatus and method for detecting the onset of a frequency shift keyed signal |
US4592072B1 (en) * | 1982-05-07 | 1994-02-15 | Digital Equipment Corporation | Decoder for self-clocking serial data communications |
US4529941A (en) * | 1982-11-29 | 1985-07-16 | Arthur D. Little, Inc. | FSK Demodulator utilizing multiple-phase reference frequencies |
US4554508A (en) * | 1983-12-07 | 1985-11-19 | American Microsystems, Incorporated | Carrier detection circuit |
US4574247A (en) * | 1984-05-21 | 1986-03-04 | Multi-Elmac Company | FM Signal demodulator |
GB8606028D0 (en) * | 1986-03-12 | 1986-04-16 | Int Computers Ltd | Decoder |
US4787096A (en) * | 1987-03-04 | 1988-11-22 | National Semiconductor Corp. | Second-order carrier/symbol sychronizer |
KR910007815B1 (ko) * | 1988-12-31 | 1991-10-02 | 삼성전자 주식회사 | 바이패이즈 엔코딩 데이터의 디코딩방법 |
US4951049A (en) * | 1989-03-22 | 1990-08-21 | Eastman Kodak Company | Self clocking binary information encoder |
US4954825A (en) * | 1989-03-22 | 1990-09-04 | Eastman Kodak Company | Self clocking binary data encoding/decoding method |
US5073905A (en) * | 1989-08-22 | 1991-12-17 | Cincinnati Electronics Corporation | Apparatus for and method of synchronizing a local oscillator to a received digital bit stream |
US5081644A (en) * | 1989-09-05 | 1992-01-14 | Clarion Co., Ltd. | Spread spectrum receiving device |
US5170396A (en) * | 1990-06-14 | 1992-12-08 | Introtek International, L.P. | Data valid detector circuit for manchester encoded data |
US5042053A (en) * | 1990-08-16 | 1991-08-20 | Honeywell Inc. | Zero-sync-time apparatus for encoding and decoding |
US5148452A (en) * | 1990-12-31 | 1992-09-15 | Motorola, Inc. | Global positioning system digital receiver |
US5175557A (en) * | 1991-07-18 | 1992-12-29 | Motorola, Inc. | Two channel global positioning system receiver |
US5357196A (en) * | 1991-08-06 | 1994-10-18 | Jeco Company Limited | Circuit for converting a frequency of an input signal so a signal having a digital value corresponding to the frequency |
JP3136742B2 (ja) * | 1992-02-14 | 2001-02-19 | 日産自動車株式会社 | 通信装置 |
US5798711A (en) * | 1992-05-22 | 1998-08-25 | Directed Electronics, Inc. | High throughput embedded code hopping system with bypass mode |
US5374927A (en) * | 1992-12-23 | 1994-12-20 | Honeywell Inc. | Bit-serial decoder for a specially encoded bit stream |
US5689692A (en) * | 1992-12-23 | 1997-11-18 | Honeywell Inc. | Method and apparatus for decoding an encoded NRZ signal |
US5574396A (en) * | 1994-10-13 | 1996-11-12 | The Foxboro Company | Micro-power vortex isolator circuit |
US5550505A (en) * | 1994-12-30 | 1996-08-27 | General Electric Company | Frequency shift keying (FSK) demodulator for use in low signal-to-noise ratio environments |
GB9617598D0 (en) * | 1996-08-22 | 1996-10-02 | Philips Electronics Nv | M-ary fsk receiver |
-
1997
- 1997-10-01 US US08/941,949 patent/US6021162A/en not_active Expired - Lifetime
-
1998
- 1998-09-28 JP JP2000514439A patent/JP4021144B2/ja not_active Expired - Lifetime
- 1998-09-28 BR BR9812614-8A patent/BR9812614A/pt not_active IP Right Cessation
- 1998-09-28 AT AT98953198T patent/ATE260009T1/de not_active IP Right Cessation
- 1998-09-28 WO PCT/US1998/020274 patent/WO1999017508A1/en active IP Right Grant
- 1998-09-28 EP EP98953198A patent/EP1020057B1/en not_active Expired - Lifetime
- 1998-09-28 CA CA002305425A patent/CA2305425A1/en not_active Abandoned
- 1998-09-28 DE DE69821784T patent/DE69821784T2/de not_active Expired - Lifetime
- 1998-09-28 CN CN98811449A patent/CN1106101C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9753485B2 (en) | 2013-07-30 | 2017-09-05 | Novatek Microelectronics Corp. | Data processing method and apparatus for writing data into a memory according to a clock signal |
CN105593772A (zh) * | 2013-08-06 | 2016-05-18 | 基岩自动化平台公司 | 用于对工业控制系统的模块类型进行合并的方法 |
CN105593772B (zh) * | 2013-08-06 | 2019-06-11 | 基岩自动化平台公司 | 用于对工业控制系统的模块类型进行合并的方法 |
US11005470B2 (en) | 2013-08-06 | 2021-05-11 | Bedrock Automation Platforms Inc. | Methods for consolidating module types for industrial control systems |
US12052019B2 (en) | 2013-08-06 | 2024-07-30 | Analog Devices, Inc. | Method and system for a discrete output module |
CN104347101A (zh) * | 2013-08-08 | 2015-02-11 | 联咏科技股份有限公司 | 数据处理方法及装置 |
CN104347101B (zh) * | 2013-08-08 | 2017-10-27 | 联咏科技股份有限公司 | 数据处理方法及装置 |
CN112542996A (zh) * | 2019-09-20 | 2021-03-23 | 中国科学院微电子研究所 | 陀螺数字信号的高阶同步积分解调电路和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1106101C (zh) | 2003-04-16 |
WO1999017508A1 (en) | 1999-04-08 |
ATE260009T1 (de) | 2004-03-15 |
JP4021144B2 (ja) | 2007-12-12 |
DE69821784D1 (de) | 2004-03-25 |
US6021162A (en) | 2000-02-01 |
EP1020057A1 (en) | 2000-07-19 |
EP1020057B1 (en) | 2004-02-18 |
BR9812614A (pt) | 2000-08-01 |
CA2305425A1 (en) | 1999-04-08 |
DE69821784T2 (de) | 2004-12-02 |
JP2001518749A (ja) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1106101C (zh) | 具有超线性积分器的解码电路及方法 | |
CN101939958B (zh) | 带有频移键控调制解调器的微控制器 | |
KR930022763A (ko) | 채널 코드 디코더와 디코딩 방법 | |
CN102014310A (zh) | 机载选择呼叫信号发生器及其实现方法 | |
CN100547936C (zh) | 接收消息信号的接收电路 | |
CN1009769B (zh) | 换能器接口及其有关部分的改进 | |
US4809299A (en) | Frequency independent information transmission system | |
US20090066435A1 (en) | Time modulation with cosine function | |
CA2410422A1 (en) | Method and apparatus of producing a digital depiction of a signal | |
KR840004337A (ko) | Pcm 신호 부호기 | |
CN113310510A (zh) | 新型机械式多圈绝对值编码器及其编码方法 | |
KR100526937B1 (ko) | 디퍼런셜코드발생기 | |
SU1728974A1 (ru) | Способ формировани группового сигнала импульсно-кодовой модул ции | |
JP2506862B2 (ja) | 適応形デルタ変調復号化装置 | |
SU1280447A1 (ru) | Устройство дл контрол каналов записи аппарата магнитной записи | |
SU1425854A1 (ru) | Система дл телеконтрол цифрового линейного тракта | |
SU1338080A2 (ru) | Устройство дл регенерации телеграфных посылок | |
SU1035570A1 (ru) | Устройство дл контрол напр жений | |
SU1164892A1 (ru) | Способ передачи и приема двоичных сигналов и устройство дл его осуществлени | |
SU873436A1 (ru) | Устройство дл приема трехкратно повтор емых команд управлени | |
SU1309082A1 (ru) | Магнитный аналого-цифровой преобразователь | |
SU1256203A1 (ru) | Устройство контрол преобразовател угла поворота вала в код | |
SU1441338A1 (ru) | Устройство дл контрол формирователей сигналов основных цветов телевизионных приемников | |
SU1709368A1 (ru) | Устройство сжати аналоговой информации | |
SU1332548A1 (ru) | Устройство дл контрол качества цифрового сигнала |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1071277 Country of ref document: HK |