CN1275298C

CN1275298C - 利用电子束制程增加界面附着性的方法

Info

Publication number: CN1275298C
Application number: CN 03121242
Authority: CN
Inventors: 包天一; 章勋明
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2003-03-28
Filing date: 2003-03-28
Publication date: 2006-09-13
Anticipated expiration: 2023-03-28
Also published as: CN1534740A

Abstract

本发明揭示一种利用电子束制程增加界面附着性的方法。首先，在表面形成有一第一绝缘层的基底上形成一第二绝缘层。接着，对两绝缘层的界面实施一第一电子束制程(electron beam process)。之后，可在第二绝缘层上形成一第三绝缘层，且对两绝缘层的界面实施一第二电子束制程。再者，本发明揭示另一种利用电子束制程增加界面附着性的方法。首先，提供一基底，其上形成有一金属层或一介电层。接着，在金属层上形成一介电层，或在介电层上形成一金属层。之后，对金属层及介电层的界面实施一电子束制程。

Description

利用电子束制程增加界面附着性的方法

技术领域

本发明涉及一种半导体制程，尤其涉及一种利用电子束制程增加界面附着性的方法，以防止在化学机械研磨制程(chemical mechanic polishing，CMP)中或封装制程(packaging)中，介电层之间或介电层与金属层间发生剥离的现象。

背景技术

半导体集成电路的制程是将特定电路所需的各种电子组件和线路，缩小制作在一小面积基底上。其中，各个组件必须藉由适当的金属内联机(interconnect)来作电性连接。而形成于最外侧的金属层再经打线机(bonder)以金属线将该金属层连接于导架(lead frame)的相对应的导脚，以作为内部电路与外接信号导脚间的接口。

一般所谓金属化制程(metallization)，是除了制作各层导线图案之外，并藉由介层洞(contact/via)，以作为组件接触区与导线之间，或是多层导线之间联系的信道。随集成电路的积集度增加，芯片表面无法提供足够的面积来制作所需的内联机，因而多重金属内联机的制作便成为集成电路所必须采用的方式，其中又以镶嵌(damascene)制程为目前主要的金属内联机制程。

习知的镶嵌制程主要是在界定出连接内联机的镶嵌结构区域后，再在隔离内联机的介电层(例如：蚀刻终止层/低介电材料层/介电抗反射层(dielectricanti-reflection coating，DARC)表面以及镶嵌结构的内壁形成一扩散阻障层，然后再以导电性较佳的金属材料，例如铜、铝、钨、或铝铜合金等填入上述镶嵌结构。最后，以化学机械研磨法(chemical mechanic polishing，CMP)将镶嵌结构外的多余金属材料和阻障层研磨去除，完成内联机的制作。

然而，由于镶嵌制程中各个介电层之间或是介电层与金属层之间附着性不佳，在上述CMP制程以及后续封装打线制程期间所产生的应力将造成各层之间发生剥离(delamination)现象或是在介电层中发生龟裂，而使组件的可靠度降低。传统上，为了解决附着性不佳的问题，通常会实施沉积前处理，例如热处理、电浆处理、或是化学液浸泡。不幸地，这些处理容易对介电层或是金属层造成损害，同样不利于组件可靠度的提升。

发明内容

有鉴于此，本发明的目的在于提供一种利用电子束制程增加界面附着性的方法，其藉由电子束照射在介电层之间界面或是介电层与金属层间的界面，使其产生固化(curing)作用，藉以改善界面附着性而防止在化学机械研磨制程中或封装制程中，介电层之间或介电层与金属层之间发生剥离或是龟裂的现象，进而提升组件的可靠度。

根据上述目的，本发明提供一种利用电子束制程增加界面附着性的方法，包括下列步骤：

提供一基底；

在该基底上形成一第一绝缘层；以及

对该基底及该第一绝缘层的界面实施一第一电子束制程，使其产生固化作用。

所述的利用电子束制程增加界面附着性的方法，其中该基底是一半导体基底。

所述的利用电子束制程增加界面附着性的方法，更包括在实施该第一电子束制程之后，在该第一绝缘层上形成一第二绝缘层的步骤。

所述的利用电子束制程增加界面附着性的方法，其中该第一及该第二绝缘层是相同的低介电材料层且该第一绝缘层厚度在10到5000埃的范围而该第二绝缘层厚度在500到10000埃的范围。

所述的利用电子束制程增加界面附着性的方法，更包括对该第一绝缘层及该第二绝缘层的界面实施一第二电子束制程，使其产生固化作用。

所述的利用电子束制程增加界面附着性的方法，其中该第二电子束制程的电子束能量在1到60KeV的范围，且其电子束剂量在10到50000μC/cm²的范围。

所述的利用电子束制程增加界面附着性的方法，其中该第一绝缘层是氮化硅层或氧化硅层且该第二绝缘层是一低介电材料层。

所述的利用电子束制程增加界面附着性的方法，其中该第一绝缘层是一低介电材料层且该第二绝缘层是氮化硅层或氧化硅层。

所述的利用电子束制程增加界面附着性的方法，其中该第一绝缘层是一低介电材料层且该第二绝缘层是一介电抗反射层。

所述的利用电子束制程增加界面附着性的方法，其中该第一电子束制程的电子束能量在1到60KeV的范围，且其电子束剂量在10到50000μC/cm²的范围。

根据本发明的方法，可在制作半导体组件时，藉由增加基底与介电层界面或是两介电层界面之间附着性来防止其在CMP制程期间发生剥离或龟裂等现象。再者，相较于习知技术，采用电子束制程来产生固化作用，除了加强界面附着性之外，更可避免介电材料受到损害，可进一步确保介电材料的品质，同时提升组件的可靠度。

根据本发明的方法，可在进行内联机制程时，例如镶嵌制程，藉由增加两介电层界面或是三介电层界面之间附着性来防止其在CMP制程期间发生剥离或龟裂等现象。同时，可避免介电材料受到损害而提升组件的可靠度。

根据本发明的方法，可在进行内联机制程时，例如镶嵌制程，藉由增加介电层与金属层界面之间附着性来防止其在CMP制程期间发生剥离现象，进而提升组件的可靠度。

为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1到图2a及图2b是根据本发明第一实施例的利用电子束制程增加界面附着性的方法剖面示意图；

图3到图5a及图5b是根据本发明第二实施例的利用电子束制程增加界面附着性的方法剖面示意图；

图6到图7是根据本发明第三实施例的利用电子束制程增加界面附着性的方法剖面示意图；及

图8a及图8b是根据本发明第四实施例的利用电子束制程增加界面附着性的方法剖面示意图。

实施方式

为了更好的理解，现举几个具体的实施例如下：

以下配合图1到图2a及图2b说明本发明第一实施例的利用电子束制程增加界面附着性的方法。首先，请参照图1，提供一基底100，例如硅基底或砷化镓基底等半导体基底。接着，藉由习知的沉积技术，例如化学气相沉积(chemicalvapor deposition，CVD)或旋转涂布法(spin coating)，在基底100上形成一绝缘层102。在本实施例中，此绝缘层102可以是作为蚀刻终止层的氮化硅层、作为介电抗反射层(DARC)的氮氧化硅层或氧化硅层、或作为金属层间介电层(interlayer dielectric，IMD)的介电材料或低介电材料，其中介电材料可为由四乙基硅酸盐所形成的氧化层(TEOS oxide)、硼硅玻璃(BPSG)、旋布玻璃(SOG)等，而低介电材料可为掺氟的氧化硅(FSG)、有机硅酸盐玻璃(blackdiamond)、聚芳烯醚(PAE)、掺氟聚芳烯醚(FLARE)、含氢硅酸盐(HSQ)、及含甲基硅酸盐(MSQ)等。再者，蚀刻终止层的厚度约在50到1000埃的范围；介电抗反射层的厚度约在100到5000埃的范围；及金属层间介电层的厚度约在500到50000埃的范围。

接着，对基底100及绝缘层102的界面实施一电子束制程10，以在其界面处产生固化(curing)作用，使得界面处附近的基底100及绝缘层102的化学键结改变而形成如图中虚线带所示的固化作用区10a。如此一来，基底100及绝缘层102之间的附着性得以增加。在本实施例中，电子束制程10可采用热电子阴极(thermionic cathode)、冷阴极(cold cathode)、或光电阴极(photocathode)等作为电子源。再者，电子束制程10的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm²的范围。

接下来，请参照图2a，当绝缘层102为一种较致密的低介电材料而使电子束不易穿透至界面下方的基底100时，基底100上方可先沉积形成一薄绝缘层102a，例如厚度在10到5000埃的范围，再经由电子束制程10处理之后，接着沉积形成一厚绝缘层102b，例如厚度在500到10000埃的范围。如此一来，即可克服电子束不易穿透的问题并增加基底100与绝缘层102的界面附着性。

另外，请参照图2b，在形成有绝缘层102的基底100上实施电子束制程10之后，接着在绝缘层102上沉积一绝缘层104。之后，可选择性地对绝缘层102及绝缘层104的界面实施一电子束制程12，以在其界面处产生固化(curing)作用而形成如图中虚线带所示的固化作用区12a。如此一来，绝缘层102及绝缘层104之间的附着性得以增加。此处，绝缘层102可为氮化硅层或氧化硅层且绝缘层104为一低介电材料层；或者，绝缘层102可为低介电材料层且绝缘层104为氮化硅层或氧化硅层；又或，绝缘层102可为一低介电材料层且绝缘层104为一介电抗反射层。

因此，根据本发明的方法，可在制作半导体组件时，藉由增加基底与介电层界面或是两介电层界面之间附着性来防止其在CMP制程期间发生剥离或龟裂等现象。再者，相较于习知技术，采用电子束制程来产生固化作用，除了加强界面附着性之外，更可避免介电材料受到损害，可进一步确保介电材料的品质，同时提升组件的可靠度。

以下配合图3到图5a及图5b说明本发明第二实施例的利用电子束制程增加界面附着性的方法。首先，请参照图3，提供一基底200，例如硅基底或砷化镓基底等半导体基底。接着，藉由习知的沉积技术，例如化学气相沉积法或旋转涂布法，依序在基底200上形成一绝缘层202及一绝缘层204。

接下来，请参照图4a到图5a。同样地，当绝缘层204为一种较致密的低介电材料而使电子束不易穿透至下方的绝缘层202时，绝缘层202上方可先沉积形成一薄绝缘层204a，例如厚度在10到5000埃的范围，如图4a所示。之后，对绝缘层202及薄绝缘层204a的界面实施一电子束制程20，以在其界面处产生固化作用而形成如图中虚线带所示的固化作用区20a。如同第一实施例，在本实施例中，电子束制程20可采用热电子阴极、冷阴极、或光电阴极等作为电子源。再者，电子束制程20的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm²的范围。

接下来，请参照图5a，经由电子束制程20处理之后，接着沉积形成一厚绝缘层204b，例如厚度在500到10000埃的范围，以克服电子束不易穿透之问题并增加绝缘层202与绝缘层204的界面附着性。

另外，请参照图4b到图5b。在基底200上依序形成绝缘层202及绝缘层204之后，对绝缘层202及薄绝缘层204的界面实施一电子束制程20，以在其界面处产生固化作用而形成如图中虚线带所示的固化作用区20a。同样地，电子束制程20可采用热电子阴极、冷阴极、或光电阴极等作为电子源。再者，电子束制程20的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm²的范围。

接下来，请参照图5b，在绝缘层204上沉积一绝缘层206。之后，可选择性地对绝缘层204及绝缘层206的界面实施一电子束制程22，以在其界面处产生固化作用而形成如图中虚线带所示的固化作用区22a。如此一来，绝缘层204及绝缘层206之间的附着性得以增加。此处，绝缘层204可为氮化硅层或氧化硅层且绝缘层206为一低介电材料层；或者，绝缘层204可为低介电材料层且绝缘层206为氮化硅层或氧化硅层；又或，绝缘层204可为一低介电材料层且绝缘层206可为一介电抗反射层。另外，电子束制程22的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm²的范围。

因此，根据本发明的方法，可在进行内联机制程时，例如镶嵌制程，藉由增加两介电层界面或是三介电层界面之间附着性来防止其在CMP制程期间发生剥离或龟裂等现象。同时，可避免介电材料受到损害而提升组件的可靠度。

以下配合图6到图7说明本发明第三实施例的利用电子束制程增加界面附着性的方法。首先，请参照第6图，提供一基底300，例如硅基底或砷化镓基底等半导体基底。接着，藉由习知的沉积技术，例如化学气相沉积法或旋转涂布法，依序在基底300上形成一绝缘层302、一绝缘层304、及一绝缘层306。在本实施例中，绝缘层302、绝缘层304、及绝缘层306可分别为蚀刻终止层、金属层间介电层、抗反射层及其排列组合，且其材质及厚度如先前的实施例所述。

接下来，请参照图7，同时对绝缘层302及绝缘层304的界面以及绝缘层304及绝缘层306的界面实施一电子束制程30，使两界面分别产生固化作用而形成如图中虚线带所示的固化作用区30b及30a。在本实施例中，电子束制程20可采用热电子阴极、冷阴极、或光电阴极等作为电子源。再者，电子束制程30的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm²的范围。

根据本发明的方法，可在进行内联机制程时，例如镶嵌制程，仅实施一次电子束制程，除了可具有第二实施例的优点外，更可进一步简化制程步骤而提升产能。

以下配合图8a及图8b说明本发明第四实施例的利用电子束制程增加界面附着性的方法。首先，请参照图8a，提供一基底400，例如硅基底或砷化镓基底等半导体基底。接着，藉由习知的沉积技术，例如化学气相沉积法，在基底400上形成一导电层402，例如复晶硅层或金属层。接着，藉由如化学气相沉积法或旋转涂布法在导电层402上形成一绝缘层404。在本实施例中，绝缘层404可为氮化硅层或氧化硅层、低介电材料层、或介电抗反射层，其材质及厚度如先前的实施例所述。之后，对导电层402及绝缘层404的界面实施一电子束制程40，以在其界面处产生固化作用而形成如图中虚线带所示的固化作用区40a。如此一来，导电层402及绝缘层404之间的附着性得以增加。在本实施例中，电子束制程40可采用热电子阴极、冷阴极、或光电阴极等作为电子源。再者，电子束制程30的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm²的范围。

接下来，请参照图8b，对照于图8a，也可在基底400上先形成绝缘层404之后，再在其上形成导电层402。然后，同样对绝缘层404及导电层402的界面实施一电子束制程40，以在其界面处产生固化作用而形成如图中虚线带所示的固化作用区40b。

因此，根据本发明的方法，可在进行内联机制程时，例如镶嵌制程，藉由增加介电层与金属层界面之间附着性来防止其在CMP制程期间发生剥离现象，进而提升组件的可靠度。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视权利要求书范围所界定的为准。

Claims

1.一种利用电子束制程增加界面附着性的方法，其特征在于包括下列步骤：

提供一基底；

在该基底上形成一第一绝缘层；以及

2.如权利要求1所述的利用电子束制程增加界面附着性的方法，其特征在于其中该基底是一半导体基底。

3.如权利要求2所述的利用电子束制程增加界面附着性的方法，其特征在于更包括在实施该第一电子束制程之后，在该第一绝缘层上形成一第二绝缘层的步骤。

4.如权利要求3所述的利用电子束制程增加界面附着性的方法，其特征在于其中该第一及该第二绝缘层是相同的低介电材料层且该第一绝缘层厚度在10到5000埃的范围而该第二绝缘层厚度在500到10000埃的范围。

5.如权利要求3所述的利用电子束制程增加界面附着性的方法，其特征在于更包括对该第一绝缘层及该第二绝缘层的界面实施一第二电子束制程，使其产生固化作用。

6.如权利要求5所述的利用电子束制程增加界面附着性的方法，其特征在于其中该第二电子束制程的电子束能量在1到60KeV的范围，且其电子束剂量在10到50000微库每平方厘米的范围。

7.如权利要求3所述的利用电子束制程增加界面附着性的方法，其特征在于其中该第一绝缘层是氮化硅层或氧化硅层且该第二绝缘层是一低介电材料层。

8.如权利要求3所述的利用电子束制程增加界面附着性的方法，其特征在于其中该第一绝缘层是一低介电材料层且该第二绝缘层是氮化硅层或氧化硅层。

9.如权利要求3所述的利用电子束制程增加界面附着性的方法，其特征在于其中该第一绝缘层是一低介电材料层且该第二绝缘层是一介电抗反射层。

10.如权利要求1所述的利用电子束制程增加界面附着性的方法，其特征在于其中该第一电子束制程的电子束能量在1到60KeV的范围，且其电子束剂量在10到50000微库每平方厘米的范围。