CN1272673A - 改进的歪斜指针的产生 - Google Patents

改进的歪斜指针的产生 Download PDF

Info

Publication number
CN1272673A
CN1272673A CN00104825A CN00104825A CN1272673A CN 1272673 A CN1272673 A CN 1272673A CN 00104825 A CN00104825 A CN 00104825A CN 00104825 A CN00104825 A CN 00104825A CN 1272673 A CN1272673 A CN 1272673A
Authority
CN
China
Prior art keywords
latch
circuit
shift register
signal
clock period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00104825A
Other languages
English (en)
Inventor
G·弗兰科夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infenion Tech North America Corp
Original Assignee
Infenion Tech North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infenion Tech North America Corp filed Critical Infenion Tech North America Corp
Publication of CN1272673A publication Critical patent/CN1272673A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pulse Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Memory System (AREA)

Abstract

按照本发明,指针产生电路包括提供时钟周期的时钟和带有用来存储数据位的多个锁存器的移位寄存器。第一锁存器在时钟的第一时钟周期接收标志位。一个开关在第一时钟周期把标志位传输给移位寄存器。标志位传输到移位寄存器之后,开关把最后锁存器连接到第一个锁存器。所述标志位传输到下一个锁存器,其中所述下一个锁存器对于最后锁存器是第一锁存器,从而在每一个顺序的时钟周期按照时钟周期产生指针信号和存储在锁存器中的数据位。

Description

改进的歪斜指针的产生
本发明涉及数据传输装置，更具体地说，涉及减小输出数据和时钟周期之间的时延的数据传输装置。
在诸如存储装置等数字装置中，向先进先出(FIFO)装置传输数据或从其中输出数据是利用输入/输出指针控制的。FIFO是数据以输入时相同的顺序输出的存储装置。控制FIFO的指针和时钟之间的关系需要很好定义。对高频设计而言最好在指针和时钟之间维持一个基本上恒定的时延。
参照图1，其中示出传统的8中出1译码器10。利用二进制计数器来产生输入和/或输出指针，使用译码器10输出一个代表从二进制计数器输入的数的位。为了译出“0”，输入为Q0＝0，Q1＝0和Q2＝0。FIFO锁存器<0>的指针输出是“0”，其余全部是1。译码器必须把所有的“0”翻转为“1”，并利用反相器12和NAND(“与非”)门14分别对它们进行NAND运算，以便分别输出译码器FIFO锁存器<0>。为了译码“7”，送到译码器的二进制计数器信号是Q0＝1，Q1＝1和Q2＝1。FIFO锁存器<7>的指针输出是“0”，而其余全部为“1”。译码器不使用反相器而使用全部的“1”。NAND门16对译码器的输入进行NAND运算，以便为FIFO锁存器<7>提供输出“1”。FIFO锁存器<1>至<6>的其它指针具有在译码器内的不同反相器组合，以便对二进制计数器的输入进行译码。
由于门(反相器)的数目不同，FIFO锁存器<0>指针比FIFO锁存器<7>表现出较大的时延。参照图2，定时图示出与FIFO锁存器<0>和<7>的指针对比的时钟脉冲(CLK)。“0”的译码包括反相器12，后者在FIFO锁存器<0>和CLK之间引入额外的时延。该时延用 代表。“7”的译码不包括反相器。其时延用td代表。额外的时延
Figure A0010482500071
一般在几百微微秒的数量级。指针信号中这种相对于CLK的不确定性是不希望有的。
参照图3，针对先有技术示出另一个定时图，直观地描绘时钟信号CLK与指针信号PTR<0>，PTR<1>，和PTR<7>。每一个指针信号都有一个与此相关的时延
Figure A0010482500072
，并在该定时图中指出。正如从图3看出的，
Figure A0010482500073
。时延之间的这些不相等性导致数据输出Dout时间上的差异，正如由
Figure A0010482500074
和 指示的。
Figure A0010482500076
造成歪斜问题。
因此，需要有一种产生相对于时钟具有基本上相同的时延的指针的方法。还需要一种为FIFO存储器提供相对于时钟具有基本上相同的时延的指针的方法。
按照本发明，指针产生电路包括：用来提供时钟周期的时钟；以及用来存储数据位并带有多个锁存器的移位寄存器。一个开关在第一时钟周期把标志位传输到移位寄存器。标志位传输到移位寄存器之后，该开关把最后一个锁存器连接到第一个锁存器。标志位传输到下一个锁存器，其中下一个锁存器对于最后锁存器来说是第一锁存器，从而在每一个顺序的时钟周期按照时钟周期产生指针信号以及存储在这些锁存器中的数据位。
按照本发明的另一个指针产生电路包括用来提供时钟周期的时钟。移位寄存器包括用来储存数据位的多个锁存器。在时钟的第一时钟周期第一锁存器接收标志位。在第一时钟周期一个开关把标志位传输到移位寄存器。该开关在标志位被传输到移位寄存器之后把最后一个锁存器连接到第一个锁存器。标志位被传输到下一个锁存器，其中，对最后一个锁存器而言下一个锁存器就是第一锁存器，从而在每一个顺序的时钟周期上按照时钟周期产生输出信号以及存储在这些锁存器中的数据位。包括一个脉冲发生电路，用来接收输出信号并产生具有预定脉冲宽度的指针信号。
在一个替代的实施例中，标志位最好是数字“1”，并且除包括该标志位的锁存器以外的各个锁存器都是数字“0”。移位寄存器可以包括8个锁存器。移位寄存器的锁存器可以输出到先进先出(FIFO)存储装置。每一个时钟周期可以包括第一信号沿，并且这些锁存器最好这样输出指针信号，使得来自每一个锁存器的指针信号的时间延迟相对于相应的时钟周期的第一信号沿基本上是相等的。该电路可以被包括在集成电路芯片上。
先进先出存储器用的指针产生方法包括以下步骤：提供指针发生电路，它包括用来提供时钟周期的时钟、包括多个用来存储数据位的锁存器的移位寄存器、以及在时钟的第一时钟周期接收标志位的第一锁存器；将锁存器初始化至一个数据位值；把标志位传输给第一锁存器；把最后一个锁存器连接到第一锁存器；把标志位传输给下一个锁存器，其中与每一个时钟周期对应，下一个锁存器对最后一个锁存器而言是第一锁存器；以及通过输出存储在这些锁存器中的数据位，与时钟周期一致地产生指针信号。
在另一种方法中，标志位最好是数字“1”，而数据位值是数字“0”。移位寄存器可以包括8个锁存器。产生指针信号的步骤可以包括通过把存储在这些锁存器中的数据位输出到脉冲发生电路而与时钟周期一致地产生指针信号的步骤。该方法还可以包括由脉冲发生电路产生具有预定脉冲宽度的脉冲的步骤。每一个时钟周期可以包括第一信号沿，并且该方法还可以包括以下步骤：从锁存器以这样的方式输出指针信号，使得来自每一个锁存器的指针信号的时间延迟相对于相应的时钟周期的第一信号沿基本上相等。指针产生电路最好包括一个开关，并且该方法还可以包括以下步骤：在第一时钟周期通过该开关把标志位传输到移位寄存器，并在标志位传输到移位寄存器之后，通过该开关把最后一个锁存器连接到第一锁存器。
结合附图阅读对本发明的一些说明性实施例的以下详细描述，本发明的这些和其它的目的、特征和优点将变得更加清晰。
本公开将参照附图详细地陈述以下最佳实施例，附图中：
图1是指针产生电路的示意图，示出传统的译码器电路和二进制计数器，用以产生先进先出存储装置的指针；
图2是图1指针产生电路的定时图，示出按照先有技术的不同指针相对于公用的时钟的不同的时延；
图3是按照先有技术的指针产生的定时图；
图4是按照本发明的指针产生电路的示意图，示出移位寄存器和开关，最好用来为先进先出存储装置产生指针；
图5是图4的按照本发明的指针产生电路的示意图，示出具有向其传输标志数据位的移位寄存器和开关，后者为额外的标志位而断开，并且为了能够把最后一个锁存器的输出连接到第一锁存器的输入而接通。
图6是按照本发明的图4和5的指针产生电路的定时图，具体地显示不同指针相对于公共时钟的时延；
图7是按照本发明的图4的指针产生电路的示意图，示出输出到脉冲发生电路的移位寄存器，用来把指针脉冲设置为预定的脉冲宽度；
图8是按照本发明的另一个指针产生和FIFO电路的示意图；以及
图9是按照本发明的图8的指针产生的定时图。
本公开涉及数据传输装置，更具体地说，涉及在输出数据指针和时钟周期之间提供均匀时延的数据传输装置。本发明使用移位寄存器来产生指针。作为另一方案，本发明使用脉冲发生电路，它按照移位寄存器的输出来产生指针。脉冲发生器提供预定宽度的脉冲。本发明有益地使用移位寄存器来提供各个指针之间的相对于时钟更加均匀的时延。本发明不必像传统的系统所作那样需要二进制计数器或译码器；二进制计数器和译码器被移位寄存器代替，所述移位寄存器起循环移位寄存器的作用，用来适时地产生向FIFO存储装置输出的指针信号。在移位寄存器移位的时钟周期之间的时间延迟对每一个单独的指针信号而言基本上都是相等的。
下面将在具体细节方面参考各附图，在所有几个附图中类似的或相同的元件用相同的标号表示，首先参照图4，图中示出按照本发明的改进的歪斜电路100。电路100可以在诸如存储芯片等集成电路芯片上形成并实现。电路100有益地包括具有N个锁存器的移位寄存器102。为简单起见，将示范性地描述具有8个锁存器(0-7)的移位寄存器102；但是，按照本发明可以使用数目更多或更少的锁存器。移位寄存器102代替了传统系统一般使用的二进制计数器和译码器两者。还就数字1和0来说明性地描述本发明。在其他情况下可以包含本专业的技术人员已知的其它技术。
将移位寄存器102初始化，使得所有锁存器(0-7)都被设置为“0”(或“1”)。在从CLK输出第一时钟脉冲的情况下，把“1”传输到锁存器0。在把“1”传输到移位寄存器102之后，如图5所述，开关104接通，以便把锁存器7的输出连接到锁存器0的输入。这样，移位寄存器102就起包括单个“1”(或“0”)的循环寄存器的作用。下一个时钟脉冲把来自锁存器0的“1”移到锁存器1。当移位寄存器102的给定锁存器中设有“1”时，便产生相应的指针信号，例如，当锁存器0中出现“1”，<0>为“1”，否则为“0”。每当“1”通过移位寄存器102的各个锁存器移动时，“1”便通过各锁存器移动，并从锁存器7返回锁存器0。在另一个实施例中，锁存器7不必连接到锁存器0；而代之以每隔7个时钟周期可以把一个新的“1”(或“0”)引入锁存器0。仅仅将以前引入的“1”(或“0”)从锁存器7删除。
参照图5和6，图中示出与时钟CLK有关的产生指针用的电路和定时图。通过设置移位寄存器102，使“1”通过每一个锁存器(0-7)，每次一个锁存器，其中“1”的传输在每一个时钟周期之后进行。这样，在指针信号<0>-<7>和时钟信号(CLK)之间就可经历基本上相同的时间延迟td。
参照图7，其中示出本发明的另一个实施例。电路120包括具有锁存器0-7的移位寄存器122。包括一个开关124，它起与图5开关104相同的作用。设置脉冲发生电路126，用来接收移位寄存器122产生的指针信号<0>-<7>。脉冲发生电路126由从移位寄存器122的锁存器0-7输出的指针触发。脉冲发生电路126可以向FIFO提供具有预定脉冲宽度的脉冲。这样，便可按照需要提供特定的脉冲。
现将参照图8，图中示出按照本发明的改进的歪斜电路200。电路200可以在诸如存储器芯片等集成电路芯片上形成并实现。按照本发明，电路200有益地包括输入/输出发生器202和203，它们各自包括移位寄存器，提供n个指针信号。如上所述，按照本发明指针发生器202和203产生由时钟CLK输入同步的指针信号IPTR<0：n>和OPTR<0：n>。输入和输出PTR控制FIFO电路204的锁存器<0：n>。按照本发明，数据输入DIN和数据输出DOUT具有基本上恒定的时延，这是有利的。
参照图9，图中示出电路200的定时图，它说明性地示出时钟信号CLK和指针信号PTR<0>，PTR<1>和PTR<7>。指针信号各有与之相关的时延
Figure A0010482500111
，并在定时图中示出。正如从图9可以看出的，
Figure A0010482500112
Figure A0010482500113
。时延之间的这种均等导致数据输出DOUT的基本上相等的时延，用 和
Figure A0010482500115
表示。按照本发明，
Figure A0010482500116
其结果是歪斜显著减小。
已经描述了关于改进的歪斜指针产生方法(这些意在举例说明性，而非限制性的)的最佳实施例，应该指出，根据以上传授，本专业的技术人员可以作出修改和变化。因此应该明白，在后附的权利要求书所定义的本发明的精神和范围以内，在本发明所公开的具体的实施例中可以作出修改。这样，已经按照专利法所要求的清晰度和精确性描述了本发明，后附的权利要求书中陈述了要求通过专利权保护的内容。

Claims (19)

1.一种用来产生控制先进先出电路的指针的指针产生电路，它包括：
时钟，用来提供时钟周期；
移位寄存器，它包含多个锁存器，用来存储数据位，第一锁存器在所述时钟的第一时钟周期接收标志位；
开关，用来在所述第一时钟周期把所述标志位传输给所述移位寄存器，在把所述标志位传输到所述移位寄存器之后，所述开关把最后一个锁存器连接到第一个锁存器；以及
所述标志位被传输到下一个锁存器，其中所述下一个锁存器对于所述最后锁存器是第一锁存器，从而在每一个顺序的时钟周期按照所述时钟周期产生指针信号和存储在所述锁存器中的数据位。
2.权利要求1中所述的电路，其特征在于：所述标志位是具有第一极性的位，而除包括所述标志位的锁存器以外的其它锁存器都包括具有第二极性的位。
3.权利要求1中所述的电路，其特征在于：所述移位寄存器包括8个锁存器。
4.权利要求1中所述的电路，其特征在于：所述移位寄存器的所述锁存器向先进先出存储装置输出。
5.权利要求1中所述的电路，其特征在于：每一个时钟周期包括第一信号沿，并且所述锁存器以这样的方式输出指针信号，使得从每一个锁存器输出的指针信号相对于相应的时钟周期的所述第一信号沿的时间延迟都基本上相等。
6.权利要求1中所述的电路，其特征在于：所述电路被包括在集成电路芯片上。
7.一种用来产生控制先进先出电路的指针的供存储装置用的指针产生电路，它包括：
时钟，用来提供时钟周期；
移位寄存器，它包含多个锁存器，用来存储数据位，在所述时钟的第一时钟周期第一锁存器接收标志位；
开关，用来在所述第一时钟周期把所述标志位传输给所述移位寄存器，所述开关在把所述标志位传输到所述移位寄存器之后把最后一个锁存器连接到第一个锁存器；
所述标志位被传输到下一个锁存器，其中，对所述最后锁存器而言所述下一锁存器就是所述第一锁存器，从而在每一个顺序的时钟周期上按照时钟周期产生输出信号和存储在所述锁存器中的数据位；以及
脉冲产生电路，用以接收所述输出信号，并且产生具有预定脉冲宽度的指针信号。
8.权利要求7中所述的电路，其特征在于：所述标志位是具有第一极性的位，而除包括所述标志位的锁存器以外的其它锁存器都包括具有第二极性的位。
9.权利要求7中所述的电路，其特征在于：所述移位寄存器包括8个锁存器。
10.权利要求7中所述的电路，其特征在于：所述移位寄存器的所述锁存器向先进先出存储装置输出。
11.权利要求7中所述的电路，其特征在于：每一个时钟周期包括第一信号沿，并且所述锁存器以这样的方式输出指针信号，使得从每一个锁存器输出的指针信号相对于相应的时钟周期的所述第一信号沿的时间延迟都基本上相等。
12.权利要求7中所述的电路，其特征在于：所述电路包括在集成电路芯片上。
13.一种用于先进先出存储器的指针产生方法，它包括以下步骤：
提供指针发生电路，后者包括：提供时钟周期的时钟；移位寄存器，它包括多个用来存储数据位的锁存器；第一锁存器，它在时钟的第一时钟周期接收标志位，
把锁存器初始化至某数据位值，
把所述标志位传输给所述第一锁存器，
把最后锁存器连接到所述第一锁存器，
把所述标志位传输给下一个锁存器，其中，与每一个时钟周期对应，下一个锁存器对所述最后锁存器而言是所述第一锁存器；以及
通过输出存储在所述锁存器的数据位，与所述时钟周期一致地产生指针信号。
14.权利要求13中所述的方法，其特征在于：所述标志位是具有第一极性的位，而除包括所述标志位的锁存器以外的其它锁存器都包括具有第二极性的位。
15.权利要求13中所述的方法，其特征在于：所述移位寄存器包括8个锁存器。
16.权利要求13中所述的方法，其特征在于：所述产生指针信号的步骤包括通过向脉冲产生电路输出存储在所述锁存器的所述数据位而与时钟周期一致地产生指针信号的步骤。
17.权利要求16中所述的方法，其特征在于还包括由所述脉冲产生电路产生具有预定脉冲宽度的脉冲的步骤。
18.权利要求13中所述的方法，其特征在于：每一个时钟周期包括第一信号沿，并且所述方法还包括从所述锁存器以这样的方式输出指针信号，使得从每一个锁存器输出的指针信号相对于相应的时钟周期的所述第一信号沿，时间延迟都基本上相等。
19.权利要求13中所述的方法，其特征在于：所述指针产生电路包括开关，并且所述方法还包括以下步骤：
在所述第一时钟周期通过所述开关把所述标志位传输给所述移位寄存器；以及
在所述标志位被传输到所述移位寄存器之后，通过所述开关把最后一个锁存器连接到所述第一锁存器。
CN00104825A 1999-03-22 2000-03-22 改进的歪斜指针的产生 Pending CN1272673A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/273,842 US6367027B1 (en) 1999-03-22 1999-03-22 Skew pointer generation
US09/273,842 1999-03-22

Publications (1)

Publication Number Publication Date
CN1272673A true CN1272673A (zh) 2000-11-08

Family

ID=23045636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00104825A Pending CN1272673A (zh) 1999-03-22 2000-03-22 改进的歪斜指针的产生

Country Status (6)

Country Link
US (1) US6367027B1 (zh)
EP (1) EP1039369A1 (zh)
JP (1) JP2000315381A (zh)
KR (1) KR20010006850A (zh)
CN (1) CN1272673A (zh)
TW (1) TW579481B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10146719B2 (en) 2017-03-24 2018-12-04 Micron Technology, Inc. Semiconductor layered device with data bus
US10664432B2 (en) 2018-05-23 2020-05-26 Micron Technology, Inc. Semiconductor layered device with data bus inversion
US10964702B2 (en) 2018-10-17 2021-03-30 Micron Technology, Inc. Semiconductor device with first-in-first-out circuit
US11132199B1 (en) * 2020-03-31 2021-09-28 Andes Technology Corporation Processor having latency shifter and controlling method using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893088A (en) 1971-07-19 1975-07-01 Texas Instruments Inc Random access memory shift register system
US4014550A (en) 1975-11-20 1977-03-29 Orvin Wilcox Electronic odd ball game
JPS5694589A (en) 1979-12-27 1981-07-31 Nec Corp Memory device
FR2601491B1 (fr) * 1986-07-10 1992-09-04 Cit Alcatel Memoire de file d'attente
US4899307A (en) 1987-04-10 1990-02-06 Tandem Computers Incorporated Stack with unary encoded stack pointer
US5751955A (en) * 1992-12-17 1998-05-12 Tandem Computers Incorporated Method of synchronizing a pair of central processor units for duplex, lock-step operation by copying data into a corresponding locations of another memory
US6166963A (en) * 1998-09-17 2000-12-26 National Semiconductor Corporation Dual port memory with synchronized read and write pointers

Also Published As

Publication number Publication date
KR20010006850A (ko) 2001-01-26
US6367027B1 (en) 2002-04-02
JP2000315381A (ja) 2000-11-14
TW579481B (en) 2004-03-11
EP1039369A1 (en) 2000-09-27

Similar Documents

Publication Publication Date Title
EP2149083B1 (en) Fifo buffer
US5903176A (en) Clock circuit for generating a high resolution output from a low resolution clock
US20030194018A1 (en) High speed data transmitter and transmitting method thereof
CN100376006C (zh) 具有数据选通脉冲电路的半导体内存装置
CN1393992A (zh) 包含反馈回路的延迟补偿电路
EP0110625B1 (en) Circuit for encoding data pulses
CN102916914A (zh) 一种模拟前端的数据接收处理系统
US6509851B1 (en) Method for using a recovered data-encoded clock to convert high-frequency serial data to lower frequency parallel data
EP0245055A2 (en) Integrated electronic memory circuits
CN1272673A (zh) 改进的歪斜指针的产生
CN102790605A (zh) 异步信号同步器
KR100355302B1 (ko) 프로그램 가능한 고속의 주파수 분주기
CN100521544C (zh) 以交错定时操作的模数转换器的时钟生成
US2834011A (en) Binary cyclical encoder
US5151985A (en) Disk drive controller
US4916556A (en) Disk drive controller
CN103377029A (zh) 参数化的通用fifo控制方法
CN105928547B (zh) 一种旋转编码器二相信号处理电路及其信号处理方法
AU606409B2 (en) Disk drive controller
CN1146112C (zh) 一种工作可靠的时钟鉴相逻辑电路
JP3201352B2 (ja) 同期化回路
CN219958216U (zh) 一种芯片原型验证调试板
US5224133A (en) Modular high speed counter employing edge-triggered code
CN100421096C (zh) 高速数据传输器及其传输方法
CN1190009C (zh) 接收输入数据的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication