CN1271786C - 可编程逻辑器件结构建模方法 - Google Patents

Abstract

本发明为一种可编程逻辑器件结构建模方法。具体是先将可编程逻辑器件的结构在逻辑上分为如下几个组成模块：可编程逻辑单元、可编程输入/输出块、布线通道模块、连通模块、开关模块；然后对各个模块分别建模，并用高级语言来描述。通过对模型各个部分组合，可得到各种各样实际的可编程逻辑器件结构，并可应用于可编程逻辑器的CAD系统中。

Description

可编程逻辑器件结构建模方法

技术领域

本发明属电子技术领域，具体涉及可编程逻辑器件结构建模方法。

技术背景

可编程逻辑器件出现于八十年代中期。通过编程，可以把一个通用的可编程逻辑器件配置成为用户需要的硬件数字电路，从而大大加快电路产品的研发周期，降低研发成本，缩短电子产品的上市时间。随着SOC技术的进步，可编程片上系统(SOPC)的发展日益得到人们的重视。在SOC中嵌入可编程逻辑器件的IP核，不仅可以降低开发SOC的风险，而且其可重编程或重配置的灵活能力提供了将同一芯片用到不同应用中去的机会，尤其适用于不断变化和发展标准的产品开发中，例如通讯和网络芯片产品等，有效地缩短了产品的开发和上市时间。

一套高效的CAD系统是使用可编程逻辑器件的必要条件。和普通VLSI的CAD系统不同，可编程逻辑器件的CAD系统往往需要处理一系列或者不同系列的可编程逻辑器件芯片；另外，可编程IP核的供应商也需要根据客户的需要，定制各种规模、结构不同的IP核，所以可编程逻辑器件的CAD系统处理的对象更加灵活。在这些CAD系统中，如何使软件系统可以处理各种各样的可编程逻辑器件的结构，是个很重要的问题。

较早的可编程逻辑器件的CAD系统[1]将可编程逻辑器件所有的可编程开关都放在一个文件中描述。这种方法的优点是思路简单，描述详细，而且适用于各种可编程逻辑器件的结构；然而，随着商业可编程逻辑器件的芯片规模的日益扩大，这种方法很快就不适用了。有关资料表明，一个包含8000个4输入LUT的可编程逻辑器件芯片的可编程开关描述文件的大小将近30MB[2]。这么大的文件在创建、查错、修改等方面都有很大的难度，不适合研究和实际的应用。CGE[3]、SEGA[4]等可编程逻辑器件布线程序开始了对可编程逻辑器件结构的建模工作，但是它们建模的方法比较简单，难以处理实际复杂的可编程逻辑器件芯片结构。VPR[5]是一个用于可编程逻辑器件布图研究的通用算法，它采用的建模方法比CGE、SEGA详细，也提出了较完整的布图方法的解决方案。但VPR对可编程逻辑器件的结构描述过于抽象，许多芯片结构的细节依赖于软件的“智能”推测，所以VPR没有办法处理实际的芯片结构。

如何对可编程逻辑器件结构进行抽象建模，并用高级语言描述，是可编程逻辑器件的CAD系统的基础，但目前此类方法在国际上的相关文献中还未见完整并实用的解决方案。

参考文献

[1]Dwight D.Hill，″A CAD System for the Design of Field Programmable Gate Arrays″，Proc.ofthe 28th Design Automation Conference，June 1991，pp.187-192.

[2]Vaughn Betz，Jonathan Rose and Alexander Marquardt，″Architecture and CAD forDeep-Submicron FPGAs″，Kluwer Academic Publishers，1999.

[3]Stephen Brown，Jonathan Rose，Zvonko G.Vranesic，″A Detailed Router for Field-Programmable GateArrays″，IEEE Transactions on Comuter Aided Design of Integrated Circuits and Systems，Vol.11，No.5，pp.620-628，1992

[4]Guy G.Lemieux，Stephen D.Brown，″A Detailed Routing Algorithm for Allocating WireSegments in Field-Programmable Gate Arrays″，ACM/SIGDA Physical Design Workshop，1993，pp.215-226

[5]Vaughn Betz，Jonathan Rose，″VPR：A New Packing，Placement and Routing Tool for FPGAResearch″，Int.Workshop on Field-Programmable Logic and Applications，1997，pp.213-222

发明内容

本发明的目的在于提出一种对可编程逻辑器件结构进行抽象建模的方法，用高级语言描述复杂的可编程逻辑电路的结构，并用于可编程逻辑电路的CAD系统中。

近20年来，可编程逻辑器件的厂商推出了多种结构的商用的可编程逻辑器件芯片，不同结构的可编程逻辑器件有着各自的特点，可是，不管可编程逻辑器件结构如何变化，它们都是由实现电路逻辑功能(如“与”、“或”、“非”等)的逻辑单元、实现电路连线功能的布线资源、以及用于连接外部信号的输入/输出块组成的。其中，布线资源的方向有水平和垂直两种，分别为水平布线资源和垂直布线资源。以上几种可编程逻辑器件的基本组成部分自身在结构上有着丰富的变化，再加上它们互相之间多样的互连方式，从而形成了各种各样的可编程逻辑器件的结构。

鉴于此，本发明提出的对可编程逻辑器件结构进行抽象建模的方法，首先将可编程逻辑器件的结构在逻辑上可以分为以下几个组成模块：

1.可编程逻辑单元：实现电路的逻辑功能

2.可编程的输入/输出块：连接芯片(IP核)引脚和内部信号

3.水平布线资源：水平方向上的布线资源

4.垂直布线资源：垂直方向上的布线资源

5.连通模块：连接开关的集合，用于连接可编程逻辑单元和布线通道

6.开关模块：连接开关的集合，用于连接水平布线通道和垂直布线通道中的连线

需要注意的是，上述的这些模块是我们模型中的抽象模块，而不是可编程逻辑电路内部有实际对应的物理模块。在这个模型中，各个模块的抽象结构可能和实际的物理设计不同，但保持功能上的一致性。比如，有的可编程逻辑电路的结构内部没有独立的连通模块，但是，我们可以提取所有的用于可编程逻辑单元和布线资源连接的开关并集合在一起，这就形成了一个抽象模型中的连通模块。

将上述各个模块按实际要求加以组合，就可以得到组合出整个可编程逻辑器件的结构图。如图1所示。由于这种结构具有高度的对称性，本发明分别对各个模块进行建模，并用高级语言予以描述，通过对模型各个部分的组合，即可得到实际的整个可编程逻辑器件电路的结构。

下面，本发明逐一说明如何对可编程逻辑电路的各个部分进行建模。为了便于用高级语言描述，布线通道中的布线资源、逻辑单元的输入/输出管脚、开关模块、连通模块都用数字标明序号。本文以整个模型以左下角为原点，对各模块或者模块中管脚、布线等依次标号；如果是圆形等封闭图形，则以右下角为起点，逆时针方向标号；如果是描述文件里出现的多个相同资源，则将第一个标注为0，其后序号依次递增。

一、布线通道模型的建立

布线通道包括水平布线资源和垂直布线资源，其中布线资源结构比较复杂，涉及的方面也比较多。根据布线资源的起始偏移位置，可以分为起始位置交错的布线资源和起始位置对齐的布线资源；根据布线资源的长度，可以分为跨越多个逻辑单元的可分割长线和跨越整个芯片的长线；根据布线资源和其他模块的连接开关的类型，可以确定该布线资源能否作为总线。图2是两种布线通道模型例子示意图，这两种布线资源都是可分割长线，其中，(A)的布线资源起始位置交错，这样的结构有良好的可布性，被许多商业可编程电路所采用；(B)的布线资源起始位置对齐，这种布线资源较多的出现在层次化结构的可编程电路中，用于层内的局部互连。

鉴于上述情况，本发明中，一个布线通道模型可由下述信息加以描述：水平、垂直通道的宽度，布线资源的类型等。而布线资源的类型包括该布线资源的长度(以跨越的可编程逻辑单元的个数表示)、偏移位置，该布线资源和其他布线资源连接的开关的类型，及连通模块和开关模块在该布线资源上的分布情况等参数。具体用高级语言描述如下：

用语句“ChanDirection：Horizontal”表示对水平方向布线资源的描述，用语句“ChanDirection：Vertical”表示对垂直方向布线资源的描述：

语句“Chan Width：x”表示该布线资源通道的宽度的x，x为通道中布线资源的条数。

紧接着对每条布线资源(共x条)分别进行描述：

语句：“Length：y；”表示该条布线的长度为y，即y为该条布线资源跨越逻辑单元个数；语句：“Offset：z”表示布线资源起始位置交错的时候的起点偏移逻辑单元的个数(z个)，语句：Wire、OPin、IPin分别表示该布线资源是用Buffer还是用Switch和其他模块相连；语句：“CB”和“SB”分别表示连通模块和开关模块在布线资源上的分布情况，用自然数n表示该位置为第n种连通(开关)模块，-1表示该位置没有连通开关。

下面是图2(A)布线资源的具体描述：

ChanDirection：Horizontal

Chan Width：3

Length：4；Offset：2；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：0，0，0，0；SB：0，0，0，0，0

Length：4；Offset：1；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：0，0，0，0；SB：0，0，0，0，0

Length：4；Offset：0；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：0，0，0，0；SB：0，0，0，0，0

“ChanDirection：Horizontal”语句说明紧跟着的是水平方向布线资源的描述。“Chan Width：3”语句说明该布线资源的通道宽度是3，也就是通道中有3条布线资源。紧跟其后的三行语句依次说明各条布线资源的具体信息：“Length：4”语句说明一条布线资源跨越4个逻辑单元；“Offset：2”语句表示布线资源起始位置交错的时候的起点偏移了2个逻辑单元；Wire、OPin、IPin语句分别说明布线资源是用Buffer还是Switch和其他模块相连；CB和SB语句分别说明连通模块和开关模块在布线资源上的分布情况，0表示该位置为第0种连通(开关)模块。

FPGA中还有另一种特殊的布线资源不适合按水平、垂直方向分类，这就是短线。短线提供了一种专用的快速连线方式，即，相邻逻辑单元间的互连可通过短线进行连接(图3)。因为短线是相邻逻辑单元之间专用的连线，所以描述也很简单，用语句：“ShortLine”表示对短线的描述，并用一个逻辑单元的输出连接到相连逻辑单元的输入管脚的序号来表示。

下面是图3中的短线的具体描述：

ShortLine：

OPin 0：(1)；(1)；(1)；(1)；(1)；(1)；(1)；(1)

ShortLine语句说明紧跟着的是短线的描述；后面的语句表示逻辑单元的第0个输出管脚和周围8个逻辑单元的第1个输入管脚相连。

二、逻辑单元模型的建立

对于可编程逻辑单元，其模型用逻辑单元的数目和阵列排列方式，以及逻辑单元输入/输出管脚的数目和位置等参数来描述。

在本发明的抽象模型里，逻辑单元是矩形的，逻辑单元的输入/输出管脚分布在矩形的四边，而且每条边上的输入/输出管脚只能通过同侧的连通模块与同侧的布线资源相连。所以，模型中的逻辑单元的输入/输出管脚的位置已经不是物理设计时的位置，而是取决于与之相连的布线通道的方向：如果逻辑单元物理设计中的左边的一个管脚和右边的布线通道相连，在模型中就应该将这个管脚放置在右边。

另外，在抽象模型中，逻辑单元的一个管脚只能和相同方向的布线通道相连；而在实际电路中，逻辑单元的一个管脚可能和不同方向的布线通道相连——如图4(A)。为此，我们将其拆分成多个与不同方向的布线通道相连的管脚——如图4(B)所示。这些管脚对于逻辑单元来说，有着相同的逻辑功能，布线的时候可以互相交换。所以，在抽象建模后，逻辑单元的管脚数和实际物理设计的管脚数不一定相同。具体用高级语言描述如下：

用语句“ClbArray：m n”表示可编程逻辑器件中逻辑单元阵列规模为m×n，然后，用语句“IPin”，“OPin”分别表示各个单元输入/输出管脚情况，紧接着用语句：“Direction：n”表示管脚在逻辑单元的方向，n可为0、1、2、3，分别表示右方、上方、左方、下方；用语句“Class：p”表示管脚的类别；p可为0、1、2、3，…等整数，用于分别表示第p种类别——同一类别的管脚的逻辑功能相同，布线的时候可以互相交换。

下面是图4中的逻辑单元的具体描述：

ClbArray：16 16

IPin Direction：0；Class：0

IPin Direction：1；Class：0

“ClbArray：16 16”语句说明可编程逻辑器件中，逻辑单元的阵列是的规模是16×16。后面两句IPin语句说明了图4(B)中两个输入管脚的具体情况。Direction语句说明这两个管脚在逻辑单元的右方和上方；而Class语句说明这两个管脚都属于第0类别。

三、开关模块模型的建立

图5是两种不同拓扑结构的开关模块模型的示意图。对于开关模块模型，本发明通过建立一个三维数加以描述，该数组的三维分别是开关起点方向、开关终点方向、开关起点连线序号；该数组的值是开关终点连线序号。具体用语句“SB：”引导，一个可编程逻辑器件中可能有多种不同拓扑结构的开关模块，我们可以描述多个开关模块的模型，并在描述布线通道的时候注明布线资源上是哪些开关模块以及它们具体分布的位置。下面是图5(A)开关模型的具体描述：

SB：

[()，()，()]；[(0)，(1)，(2)]；[(0)，(1)，(2)]；[(0)，(1)，(2)]

[(0)，(1)，(2)]；[()，()，()]；[(0)，(1)，(2)]；[(0)，(1)，(2)]

[(0)，(1)，(2)]；[(0)，(1)，(2)]；[()，()，()]；[(0)，(1)，(2)]

[(0)，(1)，(2)]；[(0)，(1)，(2)]；[(0)，(1)，(2)]；[()，()，()]

SB语句说明下面描述的是一个开关模块，第一个描述的开关模块的序号为0，后面描述的序号依次递增。这里的具体描述表示为两维数组，每个元素是一个数组，最终表达了一个三维数组的内容。

四、连通模块模型的建立

图6是一个连通模块的模型的示意图。连通模块的模型比较简单，本发明用逻辑单元输入/输出管脚和布线通道的哪些连线相连来描述。一个可编程逻辑器件中可能有多种不同拓扑结构的连通模块，我们也可以在描述的时候标号，并在描述布线通道的时候注明布线资源上是哪些连通模块以及它们具体分布的位置。具体用语句“CB：”表示对连通模块的描述，用语句“OPin m：n1，n2…”表示序号为的m的连通模块与布线资源的第n1，n2…来相连。下面是图6中的连通模块的具体描述：

CB：

OPin 0：0，1

IPin 1：1

IPin 2：0

IPin 3：1

CB语句说明下面描述的是一个连通模块，第一个描述的连通模块的序号为0，后面描述的序号依次递增。“OPin 0：0，1”语句说明序号为0的输出管脚，连接到第0、1两条布线资源。

五、输入/输出模块模型的建立

可编程输入/输出块与布线通道的连接模型与连通模块类似但比连通模块简单(可编程输入/输出块可以认为是只有一个输入/输出管脚的逻辑单元)，描述方法也类似。具体用语句“IOPAD：m1，m2，…”表示该输入/输出块与布线通道中的第m1，m2…条布线资源相连。下面是一个可编程输入/输出块的具体描述：

IOPAD：0，1，2

IOPAD语句说明这是一个输入/输出块。后面的“0，1，2”表示该输入/输出块与布线通道中第0、1、2条布线资源相连。

发明的特点是：

1、对可编程逻辑器件的结构进行了抽象建模。抽象得到的模型和可编程逻辑器件的物理结构位于不同的描述层次上，但保持逻辑功能的一致，并适合用高级语言描述。

2、对可编程逻辑器件结构模型的各个组成部分进行了详细的分析和具体的建模，并对一些特殊的情况和结构提出了相应的处理方法。

3、通过可编程逻辑器件结构模型各个部分的组合，可以得到各种各样实际的可编程逻辑器件结构，并应用于可编程逻辑器件的CAD系统中。

附图说明

图1可编程逻辑器件结构模型。

图2布线通道模型。

图3短线结构模型。

图4逻辑单元模型。

图5开关模块模型。

图6连通模块模型。

图7可编程逻辑器件模型全图。

具体实施方式

下面是一个具体的可编程逻辑器件，按照本发明的方法，抽象建模后，用高级语言描述的实例。其中的斜体文字是注释。

ClbArray：88                         //器件中逻辑单元的阵列规模是8×8

OPin Direction：0；Class：0          //逻辑单元的细节

IPin Direction：0；Class：1

IPin Direction：0；Class：2

IPin Direction：0；Class：3

IPin Direction：0；Class：4

IPin Direction：1；Class：1

IPin Direction：1；Class：2

IPin Direction：1；Class：3

IPin Direction：1；Class：4

SB：                                 //第一种开关模块的结构描述

[()()，()]；[(0，2)，(1，3)，(0，2)，(1，3)]；[(0)，(1)，(2)，(3)]；[(0，2)，(1，3)，(0，2)，(1，3)]

[(0，2)，(1，3)，(0，2)，(1，3)]；[()，()，()]；[(0，2)，(1，3)，(0，2)，(1，3)]；[(0)，(1)，(2)，(3)]

[(0)，(1)，(2)，(3)]；[(0，2)，(1，3)，(0，2)，(1，3)]；[()，()，()]；[(0，2)，(1，3)，(0，2)，(1，3)]

[(0，2)，(1，3)，(0，2)，(1，3)]；[(0)，(1)，(2)，(3)]；[(0，2)，(1，3)，(0，2)，(1，3)]；[()，()，()]

CB：                                 //第一种连通模块的结构描述

OPin 0：1，3

IPin 1：0，2

IPin 2：1，3

IPin 3：0，2

IPin 4：1，3

CB：                                      //第二种连通模块的结构描述

IPin 5：0，2

IPin 6：1，3

IPin 7：0，2

IPin 8：1，3

ChanDirection：Horizontal                //水平方向布线通道的细节

ChanWidth：4

Length：4；Offset：0；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：1，1，1，1；SB：0，0，0，0，0

Length：4；Offset：0；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：1，1，1，1；SB：0，0，0，0，0

Length：4；Offset：0；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：1，1，1，1；SB：0，0，0，0，0

Length：4；Offset：0；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：1，1，1，1；SB：0，0，0，0，0

IOPAD：0，1，2，3

ChanDirection：Vertical                  //垂直方向布线通道的细节

ChanWidth：4

Length：4；Offset：0；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：0，0，0，0；SB：0，0，0，0，0

Length：4；Offset：0；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：0，0，0，0；SB：0，0，0，0，0

Length：4；Offset：0；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：0，0，0，0；SB：0，0，0，0，0

Length：4；Offset：0；Wire：Switch；OPin：Buffer；IPin：Buffer；CB：0，0，0，0；SB：0，0，0，0，0

IOPAD：0，1，2，3

该可编程逻辑器件有8×8个逻辑单元，每个逻辑单元有1个输出管脚，8个输入管脚，这些管脚有的逻辑功能相同，分为5类。该可编程逻辑器件有2种连通模块和1种开关模块，水平布线通道和垂直布线通道的宽度都是4；没有短线。该可编程逻辑器件模型的全图如图(7)所示。

Claims (2)

1、一种可编程逻辑器件结构建模方法，其特征在于将可编程逻辑器件的结构分成以下几个模块：

(1)可编程逻辑单元；

(2)可编程输入/输出块；

(3)水平布线资源；

(4)垂直布线资源；

(5)连通模块；

(6)开关模块；

然后，对各个模块分别建模，并用高级语言予以描述；通过对模型各个部分的组合，可得到实际的可编程逻辑器件电路的结构；其中：

水平布线和垂直布线的布线通道的模型用下述信息加以描述：水平、垂直通道的宽度，布线资源的类型，其中布线资源的类型包括该布线资源的长度、位置偏移、与其他布线资源连接的开关类型，及连通模块和开关模块在该布线资源上的分布；

逻辑单元的模型用逻辑单元的数目和阵列排列方式，以及逻辑单元输入/输出管脚的数目和位置来描述；其中，逻辑单元为矩形，其输入/输出管脚分布在矩形的四边，而且每边上的输入/输出管脚只能通过同侧的连通模块与同侧的布线资源相连；

开关模块模型通过建立一个三维数组加以描述，该三维数组分别是开关起点方向，开关终点方向，开关起点连线序号；该数组的值是开关终点连线序号；

连通模块模型用输入/输出管脚和布线通道所有相连的连线来描述；

输入/输出块模型用输入/输出管脚与布线通道所有相连的连线来描述。

2、根据权利要求1所述的建模方法，其特征在于逻辑单元模型中，逻辑的一个管脚只能和相同方向的布线通道相连；如果一个实际的逻辑单元的一个管脚和不同方向的多个布线通道相连，则在模型中该管脚被拆分成多个与不同方向的布线通道相连的具有相同逻辑功能的管脚。

Images