CN1270441C

CN1270441C - 适用于电源关闭和电源恢复的半导体器件

Info

Publication number: CN1270441C
Application number: CNB031366414A
Authority: CN
Inventors: 礒野贵亘
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-05-23
Filing date: 2003-05-22
Publication date: 2006-08-16
Anticipated expiration: 2023-05-22
Also published as: JP2003347917A; CN1461108A; US6925026B2; JP3957560B2; US20030218915A1

Abstract

本发明涉及一种半导体器件，通过防止保存的数据在电源关闭时丢失和急速接通电源、以及同时在电源恢复时阻止直通电流，实现了高速度和低电源消耗，可以用于实时系统。在正常工作期间，开关导通，利用第一电源电压使时钟发生电路和数据保存电路工作，当电源关闭并需要保存数据时，开关关断，利用第二电源电压使时钟发生电路和数据保存电路工作，关闭提供给逻辑电路的第一电源电压。

Description

适用于电源关闭和电源恢复的半导体器件

技术领域

本发明涉及电路技术，该电路技术用于防止保存在寄存器等中的数据在电源关闭时丢失，显著减少再次打开电源时的时间，并且降低打开电源时的漏电流。

背景技术

近年来，在实现半导体器件的高速度和低功耗的同时，也需要工艺微型化和减小电源电压。另一方面，随着电源电压的减小，为了实现电路的高速工作，也需要减小CMOS的阈值。在这种情况下，功耗由于关闭状态下的漏电流而增加，因此出现的另一个问题是降低了移动设备例如移动电话的待机时间。为了降低关闭状态下的漏电流，需要电源关闭技术。

减小关闭状态下的漏电流和实现低功耗的电源关闭技术已经逐渐付诸实施。图10是示意图，部分示出了执行电源关闭的常规半导体器件的电路方框。在图10中，参考标号101代表用于产生时钟CLK的时钟发生电路，参考标号102代表数据保存电路例如寄存器，用于在来自时钟发生电路101的时钟CLK的时序保存数据，参考标号103代表逻辑电路，参考标号104代表关闭电源线，通过该关闭电源线提供/关闭电源电压VDD1，参考标号107代表接到地电位VSS的地线。如图10所示，通过停止从外部施加到电源线104的电源电压VDD1简单地进行常规的电源关闭。

然而，常规的电源关闭方法具有下列问题。

首先，当电源关闭时，保存在数据保存电路102例如寄存器中的数据会丢失。也就是说，在具有通过施加来自电源线104的电压保存数据功能的电路中，当电源关闭时，数据丢失。因此，当再次打开电源时，根本不能保持电源关闭时的状态，系统处于与启动系统时一样的初始化状态。为此，有一种电路，能够转移没有出现电源关闭的电路中的数据，并且当电源关闭时临时保存该数据，在电源再次打开之后再将该数据转移回去。然而，该方法需要保存数据的时间，因此该方法不能用于需要实时性能的实时系统。

其次，其中电源被关闭的电路的每个节点不确定，当在该状态下再次打开电源时，不确定的节点会引起晶体管中的直通电流。因此，功率上升的时间增加，这样直通电流也增加。当打开电源时，重复该恶性循环。在这种情况下，由直通电流导致的功耗增加了。

发明内容

因此，为解决上述问题，本发明的目的是提供一种半导体器件，当电源关闭和电源恢复时，该半导体器件能够实现高速和低耗，并且能够用于实时系统。

为了实现上述目的，本发明的半导体器件具有时钟发生电路、用于以来自时钟发生电路的时钟信号的时序保存数据的数据保存电路和逻辑电路，该半导体器件包含与逻辑电路连接的第一电源线(关闭电源线)，在其中控制第一电源电压(VDD1)的施加和关闭。第二电源线(保存电源线)与时钟发生电路和数据保存电路连接，在其中控制第二电源电压(VDD2)的施加，以及一个开关连接在第一电源线和第二电源线之间，并响应于开关控制信号(NPCEN)而被导通或关断。在正常工作期间，开关导通，利用第一电源电压使时钟发生电路和数据保存电路工作，当电源关闭而需要保存数据时，开关关断，利用第二电源电压使时钟发生电路和数据保存电路工作。

根据本实施例，通过防止保存的数据在电源关闭时丢失和电源恢复时急速升高功率同时防止直通电流，半导体器件可以实现高速度和低功耗，并且可用于实时系统。

在本发明的半导体器件中，优选的是，时钟发生电路具有时钟屏蔽电路(例如与门)，用于利用开关控制信号屏蔽时钟信号(CLK)，当时钟信号由时钟屏蔽电路(clock mask circuit)屏蔽时，数据保存电路保存输入的数据。这是优选的，因为通过停止给其它电路块提供时钟信号可以降低功耗。

在本发明的半导体器件中，优选的是，时钟发生电路由第一单元构成，数据保存电路由第二单元构成，逻辑电路由第三单元构成；在第一和第二单元中向着地线按顺序形成第一电源线、开关和第二电源线；第一和第二单元中的第一电源线和地线形成在与第三单元中的第一电源线和地线相同的层中。这是优选的，因为在不改变常规半导体设计流程的情况下可以得到本发明的特性结构。

在这种情况下，优选的是，第一和第二单元中的第一和第二电源线垂直地连接至线层，所述线层形成在第一和第二电源线之上的网格中。这是优选的，因为可以减小线面积。

此外，在本发明的半导体器件中，优选的是，在电源关闭时，通过开关控制信号关断开关，然后停止给第一电源线提供第一电源电压，同时，将提供给第二电源线的第二电源电压降低到可以保存数据保存电路中的数据的范围。这是优选的，因为可以减小关闭漏电流(off-leak current)，并且可以降低电源消耗。

在这种情况下，优选的是，在电源恢复时，第二电源电压升高到大于正常工作期间的第一电源电压的电压，然后开始给第一电源线提供第一电源电压，并且通过开关控制信号使开关导通。

这样，在第一电源线与第二电源线连接的瞬间，防止了已经提供有电压的第二电源线的第二电源电压VDD2由于已经关闭的第一电源线的第一电源电压VDD1而急速下降，并且防止了保存在数据保存电路中的数据丢失。

此外，在本发明的半导体器件中，优选的是，当电源恢复时，在停止给第一电源线提供第一电源电压并且开关通过开关控制信号关断的状态下，第二电源电压升高到比正常工作期间的第一电源电压更大的电压。然后开始给第一电源线提供第一电源电压，第一电源电压的电平升高到比晶体管的阈值电压更小的电平，然后开关通过开关控制信号导通，同时，第一电源电压的电平增加到正常工作期间的电平。

这样，可以显著降低功率升高时由于不确定的节点而导致电源关闭期间的漏电流，可以缩短功率升高时间，因此可以确保较高的实时性能。

附图的简要描述

图1是电路方框图，示意性地显示了根据本发明一个实施例的半导体器件的局部结构。

图2是显示图1的逻辑电路103中倒相单元的结构示例的电路图。

图3是显示图1的时钟发生电路101中倒相单元的结构示例的电路图。

图4是显示图1的数据保存电路102中锁存单元的结构示例的电路图。

图5是显示本发明的一个实施例中时钟发生电路101的结构的电路图。

图6是显示本发明的一个实施例中在厚度方向上的单元结构和线布局的截面图。

图7是显示本发明的一个实施例中电源线的网格结构(meshstructure)的三维示意图。

图8是当必须保存数据时，在正常工作期间、电源关闭期间和电源恢复之后电源电压VDD1和VDD2以及开关控制信号NPCEN的时序图。

图9是当不必要保存数据时，在正常工作期间、电源关闭期间和电源恢复之后电源电压VDD1和VDD2以及开关控制信号NPCEN的时序图。

图10是显示一种常规半导体器件的局部电路方框示意图。

优选实施例的描述

下文将参考附图描述本发明的优选实施例。

图1是电路方框示意图，显示了根据本发明一个实施例的半导体器件的局部结构。在图1中，与常规的例子类似，该半导体器件粗略地说由三个方框构成，即时钟发生电路101、数据保存电路102和逻辑电路103。然而，该实施例与常规例子的区别在于，保存电源线105被设置与关闭电源线104并行，该保存电源线105给时钟发生电路101和数据保存电路102提供电源电压VDD2，并且在关闭电源线104和保存电源线105之间设置开关106。假定构成每个方框的组件形成一个单元结构，下面将详细描述该半导体器件的结构和工作情况。

图2、3和4是电路图，显示了当以晶体管层次来看时、图1的逻辑电路103中倒相单元、时钟发生电路101中的倒相单元和数据保存电路102中的锁存单元的结构示例。在图3和4中，参考标号108代表与开关106的控制端(栅极)连接的控制信号线，用于控制开关106导通/关断的开关控制信号NPCEN提供给控制信号线。

保存电源线105相对于常规单元的关闭电源线104设置在地线107的一侧。即使关闭了提供给关闭电源线104的电源电压VDD1、或者关闭电源线104与保存电源线105的连接通过开关106断开，也能够将电源电压VDD2从保存电源线105提供给与保存电源线105连接的单元。

如图5所示，除了图3所示的单元结构，时钟发生电路101还具有与门109(时钟屏蔽电路)，开关控制信号NPCEN被提供给与门的一端，时钟信号CLK提供给与门的另一端。当电源关闭时，开关控制信号NPCEN转为逻辑低电平，使得构成开关106的N沟道MOS晶体管关断，以便断开保存电源线105与关闭电源线104的连接，时钟信号CLK在与门109被屏蔽，以便转为低电平信号。这样，数据保存电路102可以在电源关闭时保存数据。

图6是显示在厚度方向上的单元结构和线布局的截面图。如图6所示，与保存电源线105连接的单元(时钟发生电路101和数据保存电路102)的高度和仅与常规关闭电源线104连接的单元(逻辑电路103)的高度一样，使得在不改变常规半导体设计流程的情况下也可以实现该实施例的结构。

图7是显示单元中电源线网格结构的三维示意图。近年来，随着工艺微型化的推进，网格结构已经越来越多地被用于电源线，以便防止由于电源电压的下降而导致的速度降低，上述电源电压的下降例如是由晶体管的导通/关断所引起的。利用电源线的网格结构，电源电压被从电源线110提供到关闭电源线104和从电源线111提供到保存电源线105。

该实施例中的电源线的特征在于，电源电压被提供给保存电源线105和关闭电源线104，不是从方框的外部，而是从空间上部。这样，可以使用电源线的常规网格结构，并且可以避免面积的增加。此外，如图7所示，当保存电源线105在厚度方向上偏移关闭电源线104、同时在长度方向上与其平行时，来自上面的电源在物理上是可能的。形成保存电源线105和关闭电源线104的线层之上的一个线层被用作控制信号线108，以便即使保存电源线105或关闭电源线104的电压变化较大，也不会影响控制信号线108。

下面将参考图8和9描述电源关闭和电源恢复时的工作情况。

图8是在正常工作期间、电源关闭期间和电源恢复之后电源电压VDD1和VDD2以及开关控制信号NPCEN的时序图。在图8中，首先，在正常工作期间，开关控制信号NPCEN处于逻辑高电平，使得开关106导通，因此关闭电源线104与保存电源线105连接。

然后，在电源关闭模式，开关控制信号NPCEN首先转为逻辑低电平(图8中①的状态)，开关106断开，关闭电源线104与保存电源线105断开(图8中②的状态)。屏蔽时钟信号CLK，此时保存已经输入到数据保存电路102中的数据。然后，停止提供给关闭电源线104的电源电压VDD1。相对于保存电源线105，电源电压VDD2降低到能够保存数据的范围，以便可以减小关闭漏电流，并且可以降低功耗。

下面将描述电源恢复的工作情况。

对于电源恢复，保存电源线105与关闭电源线104连接，通过来自两个电源线的供电急速导通电源。因此，在关闭电源线104与保存电源线105连接的瞬间，保存电源线105的电源电压VDD2急速下降。为了防止此时刻数据保存电路102中的数据丢失，保存电源线105的电源电压VDD2预先提高到高电压(图8中③的状态)。然后，电源电压VDD1提供给关闭电源线104，直到电压刚好在晶体管的阈值电压之下(图8中④的状态)。然后，开关控制信号NPCEN转到逻辑高电平(图8中⑤的状态)，以便使开关106导通，使得保存电源线105与关闭电源线104连接。此时，供给关闭电源线104的电压增加(图8中⑥的状态)。这样，可以显著减小由于电源关闭期间不确定的节点而导致功率升高时的漏电流，缩短功率升高的时间，因此可以确保较高的实时性能。

图9是当不必保存数据时在正常工作期间、电源关闭期间和电源恢复之后电源电压VDD1和VDD2以及开关控制信号NPCEN的时序图。在正常工作期间，与图8一样，开关控制信号NPCEN处于逻辑高电平，开关106导通，关闭电源线104与保存电源线105连接(图9中①的状态)。

然后，在电源关闭模式，停止供给保存电源线105和关闭电源线104的电源，同时开关控制信号NPCEN保持在逻辑高电平，使得开关106导通。

然后，当电源恢复时，开关控制信号NPCEN预先转到逻辑低电平，使得开关106关断，使保存电源线105与关闭电源线104断开(图9中②的状态)。然后，首先电源电压VDD2提供给保存电源线105(图9中③的状态)，接着供给关闭电源线104的电源电压VDD1增加到刚好在晶体管的阈值电压之下的电压(图9中④的状态)，接着开关控制信号NPCEN再次转到逻辑高电平(图9中⑤的状态)，使得开关106导通。同时，供给关闭电源线104的电源电压VDD1增加到正常工作的电压电平(图9中⑥的状态)。这样，由于电源关闭期间不确定的节点导致功率升高时的直通电流仅在时钟发生电路101和数据保存电路102中产生，抑制了逻辑电路103中的直通电流，因此可以降低电源消耗。

当在正常工作期间不必高速工作时，通过降低保存电源线105的电源电压VDD2可以减小时钟发生电路101的功耗，并且给逻辑电路103提供正常的电源电压，因此仅利用数据保存电路102的低速就可以显著减少功耗。

如上所述，根据本发明，可以防止电源关闭时保存数据的丢失和功率升高时的直通电流等常规问题，并且可以实现功率的急速升高。这样，可以实现高速电路，同时抑制功耗，这样可以构成实时系统。

本发明可以以不离开其宗旨和主要特性的其它形式实施。从各方面来看都应认为本申请所公开的实施例是说明性的，而不是限制性的。本发明的范围由附加的权利要求书表示而不是由前面的说明表示，落在权利要求的内涵和等效范围内的所有变化都应包含其内。

Claims

1.一种半导体器件，包含时钟发生电路、用于以来自时钟发生电路的时钟信号的时序保存数据的数据保存电路和逻辑电路，包括：

第一电源线，与逻辑电路连接，在其中控制第一电源电压的提供和关闭；

第二电源线，与时钟发生电路和数据保存电路连接，在其中控制第二电源电压的提供；以及

一开关，连接在第一电源线和第二电源线之间，并根据开关控制信号而被导通或关断，

其中，在正常工作期间，该开关导通，利用第一电源电压使时钟发生电路和数据保存电路工作，以及

当电源关闭并需要保存数据时，该开关关断，从而使所述第一电源线和第二电源线处于非导通状态，从所述第二电源线接受所述第二电源电压的提供而使所述时钟发生电路和所述数据保存电路工作。

2.根据权利要求1的半导体器件，其中

时钟发生电路具有时钟屏蔽电路，用于利用开关控制信号屏蔽时钟信号，当时钟信号由时钟屏蔽电路屏蔽时，数据保存电路保存输入的数据。

3.根据权利要求1的半导体器件，其中

时钟发生电路由第一单元构成，数据保存电路由第二单元构成，逻辑电路由第三单元构成，

第一电源线、开关和第二电源线向着地线按此顺序被形成在第一和第二单元中，以及

第一和第二单元中的第一电源线和地线被形成在与第三单元中的第一电源线和地线相同的层中。

4.根据权利要求3的半导体器件，其中

第一和第二单元中的第一和第二电源线被垂直地连接至若干线层，所述线层形成在第一和第二电源线之上的网格中。

5.根据权利要求1的半导体器件，其中

在电源关闭时，通过开关控制信号关断该开关，然后停止给第一电源线提供第一电源电压，同时，提供给第二电源线的第二电源电压降低到可以保存数据保存电路中的数据的范围。

6.根据权利要求5的半导体器件，其中

在电源恢复时，第二电源电压升高到比正常工作期间的第一电源电压更大的电压，然后开始给第一电源线提供第一电源电压，并通过开关控制信号使该开关导通。

7.根据权利要求1的半导体器件，其中

当电源恢复时，在停止给第一电源线提供第一电源电压并且通过开关控制信号使该开关关断的状态下，第二电源电压升高到比正常工作期间的第一电源电压更大的电压，然后开始给第一电源线提供第一电源电压，第一电源电压的电平升高到比晶体管的阈值电压更小的电平，然后通过开关控制信号使该开关导通，同时，第一电源电压的电平被增加到正常工作期间的电平。