CN1269632A - 过流感测电路和自调节消隐 - Google Patents

Abstract

感测电路100包括两个电阻器11和12、两个PNP晶体管13和14、及电流镜15和16。电阻器11和12将电桥中的高电压转换成比例电流。电流镜MOSFET15和16比较I1和I2。如果I2大于I1,则A点的电压高。否则该电压低。电阻器12选择为小于11,从而在正常工作时,在FET22导通时,I2大于I1,且A点的电压为高。在过流期间,FET22上的压降Von很大,以致于I2低于I1,A点的电压保持低。

Description

过流感测电路和自调节消隐

随着MOSFET技术及集成电路技术的进步，D类放大器已经可以应用于音频应用。图5中示出了一种典型的D类放大器600。控制电路660驱动电平移位器661，电平移位器661进而驱动上下功率FET。FET的输出通过滤波器加到扬声器，将FET的数字输出转换成音频模拟信号。

D类放大器比AB类放大器更有效。其缺点是较大的部件数量、较高的成本、较高的电磁干扰和较差的性能。随着集成度的提高和引入复杂的控制集成电路，这些缺点正变得不明显。在不远的将来，D类放大器将在许多应用中取代AB类放大器。D类放大器已在大功率应用方面显示出明显的优势。由于这些放大器成本和元件数降低，D类放大器在低功率应用和中等功率应用方面将可与AB类放大器相媲美。

为克服D类放大器的不良性能，有人提出了一种自振荡变频调制器，如图6所示。积分器610具有输入电阻器R_IN之上的音频输入。其在电阻器R_DFB之上具有数字反馈输入A，在电阻器R_AFB之上输入B处具有模拟反馈。各模拟和数字反馈信号A、B取自电桥电路620的输出及包括电感L和电容C_LP的低通滤波器。让我们把注意力仅放在数字输出A上，假定没有音频输入。这种情况下，A点的输出是占空比为50％的方波。在方波为高时，电流通过R_DFB流到积分器610的求和点。其输出向下的斜坡，直到其到达比较器612的负阈值。R1和R2用于将磁滞现象加于比较器612上。这些电阻器可用于调节比较器的正负阈值。在比较器612的输出变低时，上FET 622载止，短时间延迟后，下FET 624导通。方波变低，电流从积分器610的求和点流过R_DFB。积分器610的输出反转，向上斜，直到其到达比较器612的正阈值。这预示着FET 624将截止。短时间延迟后，上FET 622导通。方波变高，周期继续。由于没有音频信号，A处的输出为50％的方波，积分器610的输出为三角波。

图7示出了现有技术典型的过流设计。读出电阻器631设于扬声器的返回路径中。该电阻器上的压降与扬声器电流成正比。包括电感632和电容633的低通滤波器去除开关噪声。两个比较器634、635比较读出电阻器的电压和两个可调阈值(该实例中为+/-100mv)。如果读出电阻器上的电压大于100mv或低于-100mv，则OR门36的输出将变为高，表示已感测到过流。

本发明包括D类放大器，该放大器包括具有输出感测电路的电桥电路，电桥电路接在高和低电压电源总线间，还包括至少两个彼此串联的MOSFET，其特征在于，还包括用于将一个MOSFET上的压降转变为代表所说一个MOSFET上电压的电流信号的第一转换电路，和用于将至少两个MOSFET中另外一个上的压降转变为代表该另一个MOSFET上的压降的电流信号的第二转换电路，所说第一转换电路具有代表通过所说一个MOSFET的电流的输出信号，所说第二转换电路具有代表通过所说另一MOSFET的电流的输出信号。

现有技术的电路具有许多缺点。其消耗输出功率，所以降低了放大器的最大可能效率。读出电阻器只可以保护放大器不在扬声器上短路。从扬声器正端到地的短路旁路了读出电阻器。所以，这种情况下不存在短路保护。现有技术的电路慢，且需要滤波器去除开关噪声。滤波会引起不希望的延迟。如果该电路用于实现过流闭锁，这些延迟不容易引起问题。另一方面，如果该感测电路用于实现有效电流限制，这些延迟将使电流回路难以稳定。读出电阻器昂贵，而且如果不够大，会变得不够可靠。

下面将结合各附图以实例介绍本发明，各附图中：

图1是一个输出FET的第一过流感测电路的示意图；

图2是第一过流感测电路的消隐电路的示意图；

图3是另一FET的第二过流感测电路的示意图；

图4是第二过流感测电路的示意图；

图5是D类放大器的示意图；

图6是自振荡D类放大器的更具体示意图；

图7是现有技术感测电路的局部示意图；

图8是过流限制电路的示意图；

图9是短路和低阻抗保护电路的示意图。

参见附图，图1中示出了D类放大器的半电桥20和感测电路100。半电桥20包括两个NMOSFET 22和24。它们串联于高压总线40(+60V)和低压总线42(-60V)之间。在两个MOSFET的串联处，它们的输出耦合到包括电感26和电容28的低通滤波器。低通滤波器将电桥20的数字输出转换成音频输出，驱动负载即扬声器30。

感测电路100包括两个电阻器11和12、两个PNP晶体管13和14，电流镜15和16。电阻器11和12将电桥中的高电压转变成比例电流。例如。I1＝(+总线-Vbe)/R11，且上FET导通时，I2＝(+总线-Vbe-Von)/R12，其中Vbe是PNP的基极发射极结上的压降，Von是MOSFET 22上的压降，R12和R11是电阻器11和12的电阻。电流镜MOSFET 15和16比较I1和I2。如果I2大于I1，则A点的电压为高。否则该电压为低。电阻器12选择为小于11，从而在正常操作下，FET 22导通时，I2大于I1，A点的电压为高。在过流发生期间，FET 22上的压降Von很大，致使I2小于I1，A点的电压保持低。

所以，电阻器11和12的相对值设定了过流阈值。在优选实施例中，电阻器12大约是电阻器11的85％，FET的Rdson是180毫欧姆。

为了该电路可用作过流探测器，需要消隐。在正常工作下，在FET 22导通，且FET 22中的电流低于过流阈值时，A点只为高。在任何与过流相关的判断做出之前，图2中的消隐电路允许FET 22导通，A点变为高。比较输出信号A与-3.5V的基准电压。在上FET开始导通时，300ns的消隐脉冲开始。如果在消隐脉冲结束前A没变高，则NAND门52的输出变低，OC信号变高。表示FET 22发生过流。电桥可以关闭，或者可以采取其它方法减小电流。

该电路的优点在于，消除了在芯片上引入高压总线的需求。另外，可以保护上下两个FET。

图3和4展示了可用于读出通过FET 24的电流的感测电路150。该电路就象感测电路100一样工作。电阻器21和22将高压总线和输出电压转变成比例电流。由PMOS 33和34构成的电流镜和共基极NPN 31和32比较I2和I3的大小。与先前一样，电阻器12的值选择为电阻器21的85％。在正常工作时，在FET 24导通时，I2大于I3，B点为低。在通过FET 24的电流过大时，FET 24上的压降将保证I2小于I3，B点保持高。与电路100类似，需要消隐脉冲使FET 24有足够的时间导通。上下FET感测电路100和150共享电阻器12。所以，只需要三个IC管脚实现FET 22和FET 24的过流保护。

新感测电路比常规方法在几个方面优越。本发明不会消耗输出功率，所以不会降低放大器的最大效率。感测电路不仅可以保护放大器不在扬声器上短路，而且可以避免从扬声器的正端到地的短路。该感测电路更快，且不需要滤波器便可以去除引起不希望延迟的开关噪声。该感测电路比现有技术的输出功率电阻器便宜。新电路是自修正的。由于MOSFET变热，所以它们的Rdson增大，所以高温下过流阈值低。

图8展示了根据相同原理防止或修正过流的过流限制电路(OCL)200。来自AND门52的过流信号输入到反相器210，并被加到PMOS晶体管212的栅上。在过流信号高时，晶体管212导通，其将+7V电压接到输入电阻器R_CL。注入到积分器10的求和点的电流减小了放大器的增益，因而减小了电桥20中的电流。

OCL电路200比现有技术的中断电路明显优越。首先，OCL电路200很快。不需要音频功率输出，几乎没有或根本没有延迟。在监测的MOSFET超过其电流极限时，OCL电路200便激活。OCL电路200容易稳定。滤波后的模拟反馈回路中的固有延迟使这种系统几乎不能稳定。由于OCL 200采用了数字方法，所以可以避免滤波，也就没有延迟。最后，对输出功率的调节是逐次的，输出进行软修正。消除了在模拟中断电路进行硬修正时放大器上普遍的不想要的音频成分。

只要感测到过流，晶体管212的输出便保持高。过流信号不可避免地降低了积分器10的增益，因而可以控制过流。然而，在对控制功率MOSFET的驱动信号减小增益的传播中存在固有的延迟。在功率MOSFET上发生短路的情况下，到短路MOSFET的功率必须尽可能快地中断。短路还必须与低阻抗状态区分开。要求只中断到真正危险的MOSFET的功率。在存在短路时，且低负载阻抗状态持续足以引起对MOSFET的永久性损伤的时间时，会发生典型的危险。

保护电路300(图9)感测短路和低抗阻状态，并区分两种情况，通过旁路积分器和比较器，及时地中断到MOSFET的功率，从而避免它们的固有延迟。保护电路300具有低通滤波器302及第一和第二比较器303、304。低通滤波器302一般是电阻器-电容器网络，其时间常数选择为滤出高频信号，只通过较低频的类dc信号。到低通滤波器302的输入是占空比一直正比于负载阻抗的脉冲信号。滤波器302把脉冲信号转换为大小正比于负载阻抗的信号。第一比较器303探测短路(几乎为零阻抗)，第二比较器探测低阻抗状态(一到二欧姆)。

第一比较器303具有耦合到滤波器302的一个输入的短路基准电压，滤波器302的输出耦合到另一输入。第一比较器303的输出耦合到锁存电路310。快速锁存电路310位于门驱动电路16和功率MOSFET之间。包括反相器311、NMOSFET形式的电流源312、比较器313和断开驱动电路16与MOSFET22、24间连接的锁存器314。快速锁存电路的电流路径在积分器和比较器周围，所以这些元件中固有的延迟将不影响锁存器314的工作。在第一比较器的输出为高时，快速锁存器314打开，并且只要比较器303为高便保持打开状态。

第二比较器304具有耦合到一个输入的低阻抗基准电压，滤波器302的输出耦合到另一输入。比较器304的输出连接到计时器321，计时器321将锁存器314的操作延迟足以在低阻抗(一到二欧姆)下没有损伤地工作的短时间。如果低阻抗信号持续超过计时器的预定时间，则慢锁存器打开，并且只要比较器304为高便保持打开状态。

在工作时，功率MOSFET之一上的短路在晶体管212的栅上产生过流信号。晶体管212的输出由低通滤波器302滤波，以产生大幅度的信号输出。该输出由第一比较器303接收，并与短路基准电压比较。在到比较器303的输入大于短路阈值电压时，快速锁存电路310使快速锁存器314工作，中断到过流MOSFET的功率。在功率下降，短路消除时，过流信号下降，滤波器302的输出下降，比较器的输出下降，锁存器314关闭，把驱动信号归还给MOSFET的栅。

在功率MOSFET的输出上有低负载时，过流信号再变为高。晶体管212的输出由低通滤波器302滤波，产生大幅度信号输出。该输出由第二比较器304接收，并与低阻抗基准电压比较。在到比较器304的输入大于低抗阻阈值电压时，比较器304输出双稳态计时器321。如果比较器304输出仍为高，计时器321计时后，锁存器314打开。在负载增大，且低阻抗消除时，过流信号下降，滤波器302的输出下降，第二比较器304的输出下降，锁存器314关闭，把驱动信号归还给MOSFET的栅。

感测电路100包括两个电阻器11和12、两个PNP晶体管13和14、及电流镜15和16。电阻器11和12将电桥中的高电压转换成比例电流。电流镜MOSFET 15和16比较I1和I2。如果I2大于I1，则A点的电压高。否则该电压低。电阻器12选择为小于11，从而在正常工作时，在FET 22导通时，I2大于I1，且A点的电压为高。在过流期间，FET 22上的压降Von很大，以致于I2低于I1，A点的电压保持低。

Claims (5)

1.一种D类放大器，包括具有输出感测电路的电桥电路，电桥电路接在高和低电压电源总线间，还包括至少两个彼此串联的MOSFET，其特征在于，还包括用于将一个MOSFET上的压降转变为代表所说一个MOSFET上电压的电流信号的第一转换电路，和用于将至少两个MOSFET中另外一个上的压降转变为代表该另一个MOSFET上的压降的电流信号的第二转换电路，所说第一转换电路具有代表通过所说一个MOSFET的电流的输出信号，所说第二转换电路具有代表通过所说另一MOSFET的电流的输出信号。

2.根据权利要求1的D类放大器，其特征在于，还包括每个都耦合到第一和第二AND电路的第一和第二延迟电路，用于接收第一和第二转换电路的第一和第二输出信号，且将所说第一和第二输出信号与基准电压比较的第一和第二比较器，第一和第二比较器的输出分别耦合到第一和第二AND电路。

3.根据权利要求2的D类放大器，其特征在于，延迟电路在对应于MOSFET的导通时间的最短时间内禁止AND电路变为高。

4.根据权利要求3的D类放大器，其特征在于，第一转换电路接在串联的两个MOSFET和第一基准电压之间，包括与第一双极晶体管串联的第一电阻器和第一低压FET，从而第一双极晶体管和第一低压FET连接处的第一输出信号在一个MOSFET导通时处于一种状态，而在该MOSFET截止时处于相反状态。

5.根据权利要求1的D类放大器，其特征在于，第二转换电路接在串联的两个MOSFET和第二基准电压之间，包括与第二双极晶体管串联的第二电阻器和第二低压FET，从而第二双极晶体管和第二低压FET连接处的第二输出信号在另一个MOSFET导通时处于一种状态，而在该另一MOSFET截止时处于相反状态。

Images