CN1263146C - 防止天线效应的非易失性存储器及其制造方法 - Google Patents
防止天线效应的非易失性存储器及其制造方法 Download PDFInfo
- Publication number
- CN1263146C CN1263146C CN02118081.4A CN02118081A CN1263146C CN 1263146 C CN1263146 C CN 1263146C CN 02118081 A CN02118081 A CN 02118081A CN 1263146 C CN1263146 C CN 1263146C
- Authority
- CN
- China
- Prior art keywords
- character line
- prevents
- substrate
- nonvolatile memory
- antenna effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000694 effects Effects 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 2
- 238000005516 engineering process Methods 0.000 description 8
- 238000012163 sequencing technique Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical group [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种防止天线效应的非易失性内存及其制造方法，其结构包括一高阻值部位与一存储单元部位的字符线覆盖于一衬底上，又位于字符线与衬底之间有一捕捉层。其中，字符线的高阻值部位电性连接位于衬底的一接地掺杂区，而字符线的存储单元部位电性连接一金属互连线。
Description
技术领域
本发明是有关于一种非易失性存储器及其制造方法，且特别有关于一种防止天线效应(Antenna Effect)的非易失性存储器及其制造方法。
背景技术
目前非易失性存储器的作法之一是在衬底上先形成一捕捉层(Trapping Layer)，如果捕捉层的体为氮化硅层，这样的非易失性存储器又称为氮化硅只读存储器(Nitride Read Only Memory，简称NROM)。然后，再于捕捉层上形成多晶硅栅极，最后在捕捉层两侧的衬底中形成源极区与漏极区。
在氮化硅只读存储器(NROM)的制造过程中必需经常使用等离子体。然而，当等离子体中瞬间的电荷不平衡时，会使得电荷沿着金属移动，此现象即为泛称的天线效应。如此将使得电荷被注入氮化硅层之中造成程序化的现象(Programming Effect)，进而导致启始电压(Threshold Voltage)过高的问题。一般启始电压的分布由0.3V～0.9V，其差异甚大。
公知解决天线效应所造成的程序化问题的方法，是在衬底中形成与字符线电性连接的二极管。当瞬间的电荷达到一定值则通过电崩溃的方式将电荷释放。然而，当累积在字符线的电荷所造成的电压小于二极管的崩溃电压时，电荷仍可能陷入于氮化硅层之中，而造成组件被程序化的问题。而且采用此种方式，会降低输入的电压，而影响写入的速度。
发明内容
本发明的目的是提供一种防止天线效应的非易失性存储器及其制造方法，以防止等离子体造成存储器的损害。
本发明的再一目的是提供一种防止天线效应的非易失性存储器及其制造方法，可避免因瞬间的电荷不平衡而使电荷陷入捕捉层之中造成程序化的现象。
本发明的另一目的是提供一种防止天线效应的非易失性存储器及其制造方法，以避免启始电压过高。
本发明的又一目的是提供一种防止天线效应的非易失性存储器及其制造方法，可防止公知为了解决天线效应所造成的程序化问题，而导致的输入电压降低，进而影响写入速度的缺点。
根据上述与其它目的，本发明提出一种防止天线效应的非易失性存储器，其结构有包括一高阻值部位与一存储单元部位的字符线(Word Line)覆盖于一衬底上，其中，高阻值部位的阻值例如是因为其宽度较其它部位窄，故其阻值较字符线的其它部位阻值要高。又于字符线与衬底之间有一捕捉层。其中，字符线的高阻值部位电性连接位于衬底的一接地掺杂区，而字符线的存储单元部位电性连接一金属互连线。
本发明另外提出一种防止天线效应的非易失性存储器的制造方法，是在一衬底上形成一捕捉层，再于捕捉层上形成一字符线，其中字符线包括具有阻值较其它部位高的高阻值部位与一存储单元部位。然后，于衬底中形成一接地掺杂区，随后电性连接接地掺杂区与字符线的高阻值部位。借着，于衬底上形成一金属互连线，此一金属互连线与字符线的存储单元部位电性连接。当所有工艺结束后，施加一高电流，以烧断字符线的高阻值部位。
本发明另外提出一种防止天线效应的非易失性存储器的制造方法，提供一衬底，然后于衬底上依序形成一捕捉层、一多晶硅层与一金属硅化物层。接着，图案化捕捉层、多晶硅层与金属硅化物层，以形成包括存储单元部位以及高阻值部位的字符线。然后，于衬底中形成一接地掺杂区，再于衬底上形成一第一接触窗，以连接接地掺杂区与字符线的该高阻值部位。随后，于衬底上形成一第二接触窗，以连接字符线的存储单元部位。当所有工艺结束后，施加一高电流，以烧断字符线的高阻值部位。
本发明主要利用字符线的高阻值部位作为保护存储元件的保护线，可将工艺中所产生的电荷导入衬底中，避免对非易失性存储器所使用的捕捉层造成损伤或造成程序化的现象。在制造完成后可以利用高电流将字符线的高阻值部位烧断，使存储器组件可以正常运作。因此，瞬间不平衡的电荷可以由衬底流走，以避免作为捕捉层的氧化硅/氮化硅/氧化硅(ONO)层被注入电荷而造成启始电压过高的问题。
由于高阻值部位的阻值高于字符线的其它部位，因此，当工艺结束之后(Fab-Out)，可以使用高电流将高阻值部位烧断。因此，本发明的组件在进行操作时，并不会降低输入的电压而使得写入的速度变慢。
附图说明
图1是依照本发明的第一实施例一种防止天线效应的非易失性存储器结构的俯视示意图；
图2是依照图1的II-II剖面所绘示的剖面示意图；
图3A至图3C所示为本发明的第二实施例一种防止天线效应的非易失性存储器的制造流程剖面图；以及
图4A与图4B是依照图3C的高阻值部位的放大剖面图与放大俯视图。
100，300：衬底
101，302：捕捉层
102，304：字符线
103，306：多晶硅层
104，310：高阻值部位
105，308：金属硅化物层
106，312：存储单元部位
108，314：接地掺杂区
110，322：金属互连线
112，114，318，320：接触窗
116，316：介电层
具体实施方式
第一实施例
为了防止于制作非易失性存储器期间，因等离子体所造成的天线效应(Antenna Effect)，因此本发明提供一种防止天线效应的非易失性存储器。
图1是依照本发明的第一实施例一种防止天线效应的非易失性存储器结构的俯视示意图。
请参照图1，于一衬底100上覆盖有一字符线(Word Line)102，而字符线102包括一高阻值部位104与一存储单元部位106。其中，字符线102的高阻值部位104电性连接衬底100中的一接地掺杂区108，而字符线102的存储单元部位106电性连接一金属互连线110，而高阻值部位104是通过接触窗112与接地掺杂区108连接；存储单元部位106是通过接触窗114与金属互连线110连接。其中，高阻值部位104的字符线102的宽度较其它部位小，而得以具有较高的阻值。为更详细说明本发明的防止天线效应的非易失性存储器的结构，请参照图2所示。
图2是依照图1的II-II剖面所绘示的剖面示意图。
请参照图2，于衬底100上覆盖有字符线102，而字符线102包括一多晶硅层103与一金属硅化物层105，其中金属硅化物层105的材料例如是硅化钨(WSi)。而位于字符线102与衬底100之间有一捕捉层(Trapping Layer)101，其中捕捉层101譬如是氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，简称ONO)复合层时，这样的非易失性存储器又称为氮化硅只读存储器(Nitride Read Only Memory，简称NROM)。而字符线102包括一高阻值部位104与一存储单元部位106，其中，高阻值部位104的阻值较字符线102的其它部位阻值要高，是因为高阻值部位104的宽度较其它部位窄。而高阻值部位104是通过介电层116中的接触窗112与接地掺杂区108电性连接，存储单元部位106则通过介电层116中的接触窗114电性连接金属互连线110，介电层116的材料例如是硼磷硅玻璃(BPSG)。当所有工艺结束后，施加一高电流，以烧断字符线102的高阻值部位104。
第二实施例
图3A至图3C所示为本发明的第二实施例一种防止天线效应的非易失性存储器的制造流程剖面图。
请参照图3A，提供一衬底300，于衬底300上依序形成一捕捉层302、一多晶硅层306与一金属硅化物层308，之后图案化上述各层，以形成含有一具有阻值较其它部位高的高阻值部位310与一存储单元部位312的字符线304，其中，高阻值部位310譬如是因为其宽度较其它部位窄，因此其阻值较字符线304的其它部位阻值要高。其中，捕捉层302例如是氧化硅/氮化硅/氧化硅(ONO)复合层，而金属硅化物层308的材料例如是硅化钨(WSi)。
接着，请参照图3B，于衬底300中形成一接地掺杂区314，且部分高阻值部位310位于接地掺杂区314上。
然后，请参照图3C，于衬底300上形成一层介电层316，再于介电层316中形成连接接地掺杂区314与字符线304的高阻值部位310接触窗318，以及形成连接至字符线304的存储单元部位312的接触窗320。接着，于衬底300上形成通过接触窗320与存储单元部位312电性相连的金属互连线322。而为了更详细说明此高阻值部位310的结构，请参照图4A与图4B。
图4A与图4B是依照图3C的高阻值部位310的放大剖面图与放大俯视图。
请参照图4A与图4B，衬底300上的字符线304有一部份的阻值较其它部位高，其中高阻值部位310的字符线304的部分宽度较字符线304的其它部位的宽度窄。因此，待完成所有工艺后，可施加一高电流，以烧断字符线304的高阻值部位310。因此，具有本发明的高阻值部位310的组件在操作时，并不会降低输入之电压而使得写入的速度变慢。
因此，本发明的特征包括：
1.本发明利用电性连接衬底及字符线的高阻值部位，在含有等离子体的后续工艺中，虽属于高压的环境，但所产生的电荷量少，因此，瞬间不平衡的电荷可以经由此一高阻值部位流向衬底，故能避免对非易失性存储器所使用的氧化硅/氮化硅/氧化硅(ONO)捕捉层造成损伤或程序化，而导致启始电压(Threshold Voltage)过高的问题。
2.本发明通过字符线的高阻值部位，以避免天线效应对非易失性存储器(NVM)的捕捉层造成损伤或造成程序化的现象。而且，在制造完成后可以利用高电流将此高阻值部位烧断，使存储器组件可以正常运作。
3.本发明的字符线的高阻值部位于工艺结束之后(Fab-Out)，可使用高电流将高阻值部位烧断。因此，具有本发明的高阻值部位的组件在操作时，并不会降低输入的电压而使得写入的速度变慢。
Claims (18)
1.一种防止天线效应的非易失性存储器，其特征是，其结构包括：
一字符线覆盖于一衬底上，该字符线包括一金属硅化物层与一多晶硅层，其中
该字符线包括一高阻值部位与一存储单元部位，该字符线的该高阻值部位电性连接位于该衬底的一接地掺杂区，且该字符线的该高阻值部位的宽度小于该字符线的该存储单元部位的宽度；
一捕捉层位于该字符线与该衬底之间；以及
一金属互连线，其通过一第一接触窗与该字符线的该存储单元部位电性连接。
2.如权利要求1所述的防止天线效应的非易失性存储器，其特征是，该字符线的该高阻值部位是通过一第二接触窗与该接地掺杂区连接。
3.如权利要求1所述的防止天线效应的非易失性存储器，其特征是，该捕捉层包括氧化硅/氮化硅/氧化硅复合层。
4.如权利要求1所述的防止天线效应的非易失性存储器，其特征是，该金属硅化物层的材料包括硅化钨。
5.一种防止天线效应的非易失性存储器的制造方法，其特征是，该方法包括：
于一衬底上形成一捕捉层；
于该捕捉层上形成一字符线，其中该字符线包括：具有阻值较其它部位高的一高阻值部位；以及一存储单元部位；
于该衬底中形成一接地掺杂区；
电性连接该接地掺杂区与该字符线的该高阻值部位；以及
于该衬底上形成一金属互连线，该金属互连线与该字符线的该存储单元部位电性连接。
6.如权利要求5所述的防止天线效应的非易失性存储器的制造方法，其特征是，该接地掺杂区是通过一接触窗与该字符线的该高阻值部位电性连接。
7.如权利要求5所述的防止天线效应的非易失性存储器的制造方法，其特征是，该金属互连线是通过一接触窗与该字符线的该存储单元部位电性连接。
8.如权利要求5所述的防止天线效应的非易失性存储器的制造方法，其特征是，更包括施加一高电流，以烧断该字符线的该高阻值部位。
9.如权利要求5所述的防止天线效应的非易失性存储器的制造方法，其特征是，该捕捉层包括氧化硅/氮化硅/氧化硅复合层。
10.如权利要求5所述的防止天线效应的非易失性存储器的制造方法，其特征是，于该衬底中形成该接地掺杂区的该步骤后，更包括于该衬底上形成一介电层，以覆盖该字符线。
11.如权利要求10所述的防止天线效应的非易失性存储器的制造方法，其特征是，该介电层的材料包括硼磷硅玻璃。
12.一种防止天线效应的非易失性存储器的制造方法，其特征是，该方法包括：
提供一衬底；
于该衬底上形成一捕捉层；
于该捕捉层上形成一多晶硅层；
于该多晶硅层上形成一金属硅化物层；
图案化该捕捉层、该多晶硅层与该金属硅化物层，以形成一字符线，其中该字符线包括：一存储单元部位；以及具有阻值较其它部位高的一高阻值部位；
于该衬底中形成一接地掺杂区；
于该衬底上形成一第一接触窗，该第一接触窗连接该接地掺杂区与该字符线的该高阻值部位；以及
于该衬底上形成一第二接触窗，该第二接触窗连接该字符线的该存储单元部位。
13.如权利要求12所述的防止天线效应的非易失性存储器的制造方法，其特征是，更包括于该衬底上形成一金属互连线，以连接该第二接触窗。
14.如权利要求12所述的防止天线效应的非易失性存储器的制造方法，其特征是，更包括施加一高电流，以烧断该字符线的该高阻值部位。
15.如权利要求12所述的防止天线效应的非易失性存储器的制造方法，其特征是，该捕捉层包括氧化硅/氮化硅/氧化硅复合层。
16.如权利要求12所述的防止天线效应的非易失性存储器的制造方法，其特征是，该金属硅化物层的材料包括硅化钨。
17.如权利要求12所述的防止天线效应的非易失性存储器的制造方法，其特征是，于该衬底中形成该接地掺杂区的该步骤后，更包括于该衬底上形成一介电层，以覆盖该字符线。
18.如权利要求17所述的防止天线效应的非易失性存储器的制造方法，其特征是，该介电层的材料包括硼磷硅玻璃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02118081.4A CN1263146C (zh) | 2002-04-22 | 2002-04-22 | 防止天线效应的非易失性存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02118081.4A CN1263146C (zh) | 2002-04-22 | 2002-04-22 | 防止天线效应的非易失性存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1453876A CN1453876A (zh) | 2003-11-05 |
| CN1263146C true CN1263146C (zh) | 2006-07-05 |
Family
ID=29257289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02118081.4A Expired - Fee Related CN1263146C (zh) | 2002-04-22 | 2002-04-22 | 防止天线效应的非易失性存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1263146C (zh) |
-
2002
- 2002-04-22 CN CN02118081.4A patent/CN1263146C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1453876A (zh) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838041A (en) | Nonvolatile semiconductor memory device having memory cell transistor provided with offset region acting as a charge carrier injecting region | |
| CN1208828C (zh) | 非易失存储单元的擦除方法 | |
| US20040256657A1 (en) | [flash memory cell structure and method of manufacturing and operating the memory cell] | |
| CN1653615A (zh) | 非易失半导体闪存及制造方法 | |
| US20070109871A1 (en) | NROM flash memory with self-aligned structural charge separation | |
| US20100044770A1 (en) | Semiconductor device and method of fabricating the same | |
| CN1619702A (zh) | 内存元件的增进抹除并且避免过度抹除的方法及其结构 | |
| CN1542978A (zh) | 字节操作非易失性半导体存储装置 | |
| US7486567B2 (en) | Method for high speed programming of a charge trapping memory with an enhanced charge trapping site | |
| CN1208829C (zh) | 非易失存储单元的读取方法 | |
| CN1263146C (zh) | 防止天线效应的非易失性存储器及其制造方法 | |
| US6642113B1 (en) | Non-volatile memory capable of preventing antenna effect and fabrication thereof | |
| CN1287462C (zh) | 非挥发性只读存储器及其制造方法 | |
| US20030178664A1 (en) | Method of making non volatile memory with a protective metal line | |
| CN1287447C (zh) | 非易失性存储器的制造方法 | |
| CN1263145C (zh) | 紫外线程序化的p型掩模式只读存储器及其制造方法 | |
| CN1674292A (zh) | 非挥发性存储单元及其制造方法 | |
| CN1449042A (zh) | 非挥发性存储器及其制造方法 | |
| CN100343980C (zh) | 非挥发性存储元件及其制造方法 | |
| CN1424765A (zh) | 具有氮化物穿隧层的非挥发性内存的结构 | |
| CN1747150A (zh) | 制作分离编程虚拟接地sonos型存储器的方法 | |
| CN100343921C (zh) | 一种程序化单一位元储存sonos型存储器的方法 | |
| KR20030057897A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN1260821C (zh) | 非易失性内存及其制造方法 | |
| CN1324713C (zh) | 具有保护二极管的氮化硅只读存储器结构及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060705 Termination date: 20190422 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |