CN1258095A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN1258095A CN1258095A CN99117611A CN99117611A CN1258095A CN 1258095 A CN1258095 A CN 1258095A CN 99117611 A CN99117611 A CN 99117611A CN 99117611 A CN99117611 A CN 99117611A CN 1258095 A CN1258095 A CN 1258095A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- inorganic layer
- inorganic
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 108
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 22
- 239000007788 liquid Substances 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 17
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 claims description 12
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- RUOJZAUFBMNUDX-UHFFFAOYSA-N propylene carbonate Chemical compound CC1COC(=O)O1 RUOJZAUFBMNUDX-UHFFFAOYSA-N 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 3
- 230000026267 regulation of growth Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种在硅衬底上制作一对具有不同的栅极氧化物厚度的MOSFET的方法。二氧化硅在硅衬底表面上生长到预定厚度。无机层制作在二氧化硅层上。光刻胶层覆盖在无机层上。图形化光刻胶层使其在无机层的第一部分上具有一个窗口。用刻蚀液接触光刻胶层,选择性地去除无机层的第一部分,将下面的硅衬底表面暴露出来。选择性地去除生长二氧化硅的暴露部分。在暴露出来的硅衬底上生长厚度不同于第一层二氧化硅的第二层二氧化硅。二氧化硅层图形化为栅极氧化物。
Description
本发明一般地涉及半导体，特别是涉及具有不同栅极氧化物厚度的半导体器件。
如本领域众知的，一些应用需要具有不同栅极氧化物厚度的金属氧化物半导体场效应晶体管(MOSFET)。已有的技术采用光刻胶掩膜打开两个不同的氧化物栅极区中的一个。然而，由于光刻胶的残渣和沾染，利用光刻胶掩膜将降低MOSFET器件的质量。
根据本发明，提供了一种在硅衬底的不同电隔离区上制作一对MOSFET的方法，每一个MOSFET具有不同的栅极氧化物厚度。该方法包括在硅衬底的表面部分制作隔离区。隔离区将硅衬底隔离成不同的电隔离区。第一层二氧化硅在硅衬底表面上生长到预定厚度。二氧化硅层的一部分覆盖一个隔离区，二氧化硅层的另一部分覆盖另一个隔离区。无机层覆盖在硅衬底的隔离区之上。无机层的第一部分覆盖第一个隔离区，无机层的第二部分覆盖第二个隔离区。无机层图形化为无机掩膜。无机层的第一部分将其下面的硅衬底表面的第一部分暴露出来，同时将无机层的第二部分保留在二氧化硅层的第二部分之上。无机掩膜用于选择性地去除下面暴露出来的生长二氧化硅层部分。然后，去除无机掩膜。第二层二氧化硅在下面暴露出来的硅衬底部分上生长到厚度不同于第一层二氧化硅的厚度。第一和第二二氧化硅层图形化为用于一对MOSFET中的每一个的栅极氧化物。
根据本发明的另一个特点，无机层是氮化硅、类金刚石碳、硅、锗、或其它非沾染材料。
利用该方法，无机掩膜提供了非沾染掩膜，该掩膜用于从在其上制作了厚度不同于第一栅极二氧化硅的第二栅极二氧化硅的硅表面上去除部分二氧化硅。
根据本发明的另一个特点，提供了一种在硅衬底的不同电隔离区制作一对MOSFET的方法。每个MOSFET具有不同的栅极氧化物厚度。该方法包括在硅衬底的表面部分制作隔离区。隔离区将硅衬底隔离成不同的电隔离区。第一层二氧化硅在硅衬底表面上生长到预定厚度。二氧化硅层的一部分覆盖隔离区的一部分，二氧化硅层的另一部分覆盖隔离区的另一部分。无机层制作在二氧化硅层之上，这种无机层延伸覆盖硅衬底的隔离区。无机层的第一部分覆盖第一个隔离区，无机层的第二部分覆盖第二个隔离区。光刻胶层覆盖在无机层之上。图形化光刻胶层使其在无机层的第一部分上具有一个窗口。光刻胶层覆盖无机层的第二部分。利用刻蚀液接触图形化的光刻胶层，选择性地去除无机层的第一部分，由此将下面的硅衬底表面部分暴露出来，同时保留无机层的第二部分，无机层将被图形化为无机掩膜。去除光刻胶层。无机掩膜用于选择性地去除生长二氧化硅的暴露部分。去除无机掩膜。第二层二氧化硅在下面暴露出来的硅衬底部分上生长到厚度不同于第一层二氧化硅的厚度。第一和第二二氧化硅层图形化为用于一对MOSFET中的每一个的栅极氧化物。
根据本发明的另一个特点，无机层是氮化硅，并利用热磷酸、氢氟酸和乙二醇溶液或氢氟酸和碳酸丙烯溶液去除。
根据本发明的另一个特点，无机层是类金刚石硅，并利用氧基干法刻蚀去除。
根据本发明的另一个特点，无机层是硅，并利用由2份氢氟酸、15份硝酸和5份CH3COOH或氢氧化钾组成的溶液去除。
根据本发明的另一个特点，无机层是锗，并利用过氧化氢去除。
本发明的这些和其它特点以及发明本身将通过下面结合附图进行的详细描述而变得更加明显。
图1A-1J是在不同的制作阶段，具有栅极氧化物厚度不同的一对MOSFET的半导体结构的示意性剖面简图。
现参考图1A至图1J，描述一种在硅衬底的不同电隔离区上制作一对MOSFET的方法，MOSFET具有不同的栅极氧化物厚度。参考图1A，半导体衬底10，这里是掺杂硅，具有制作在衬底表面上的光刻胶掩膜12。利用传统的光刻法，将掩膜12图形化，使其具有一个制作在其中的窗口14。制作窗口14是为了暴露部分硅衬底10，隔离区将制作在此处，以便电隔离将要制作的一对MOSFET。
参考图1B，隔离区16，这里是二氧化硅区，是利用任何传统工艺例如LOCOS或STI制作的。隔离区16将硅衬底10隔离成不同的电气区域18、20，如上所述。利用任何传统工艺剥离光刻胶层12(图1A)，如图1B所示。
参考图1C，二氧化硅层22热生长在硅衬底10的表面上，如图所示。这里，例如，二氧化硅层22的厚度在10至500之间。然后，参考图1D，无机材料层24，例如氮化硅、类金刚石碳、硅、锗，制作在热生长的二氧化硅层22之上。例如，利用氮化硅层24，氮化硅可以采用低压化学汽相淀积法淀积到大约50-2000厚。对于类金刚石碳，利用化学汽相淀积(CVD)法淀积到50-2000厚。对于硅，利用化学汽相淀积(CVD)法淀积到50-2000厚。对于锗，利用化学汽相淀积(CVD)法淀积到50-2000厚。
参考图1E，光刻胶层26制作在图1D所示的结构上，其图形如图所示，利用传统的技术，将绝缘材料16产生的两个电隔离区18、20中的一个暴露出来。因此，应当注意，图形光刻胶层26仍位于隔离区20之上，而将一开始位于区域18之上的光刻胶层26的一部分去除。利用图形化的光刻胶层26作为无机层24的掩膜，光刻胶层26暴露出来的无机层24的一部分可以利用适当的刻蚀去除，例如干法刻蚀或热磷酸的湿法刻蚀。在刻蚀完无机层24的暴露部分之后，剥离光刻胶层26。得到的结构示于图1F。注意，得到的图形化无机层24成为结构的掩膜。具体地讲，无机掩膜(即，现在的图形化无机层24)将二氧化硅层22位于衬底10的区域18上的部分暴露出来，而这种图形化的无机层24保留在衬底10的区域20之上。
现参考图1F，利用适当的刻蚀液接触无机掩膜24和二氧化硅层22的保留部分。刻蚀液，这里是氢氟酸基湿法刻蚀液，选择性地去除暴露的二氧化硅层22，由此将区域18中的硅衬底10的表面部分暴露出来，同时无机掩膜层24不会受到刻蚀，由此产生图1G所示的结构。
然后，参考图1H，结构的表面暴露在刻蚀液之下，该刻蚀液选择性地去除无机层24，并不刻蚀先前暴露出来的硅衬底10的表面。如上所述，无机层24可以是不同的材料。采用氮化硅时，刻蚀液是湿法刻蚀液，例如热磷酸、氢氟酸和乙二醇溶液或氢氟酸和碳酸丙烯溶液，用于去除氮化硅。采用类金刚石碳无机层时，利用氧基干法刻蚀去除类金刚石碳。采用硅无机层时，利用湿法刻蚀液去除硅，例如由2份氢氟酸，15份硝酸和5份CH3COOH或氢氧化钾组成的溶液。采用锗无机层时，用于去除锗的刻蚀液是湿法刻蚀液，例如过氧化氢。
参考图1I，图1I所示的结构放置在氧化环境中，由此在硅衬底10的暴露表面部分上热生长二氧化硅层30。注意，二氧化硅层30的生长厚度不同于，这里是小于，第一次热生长的二氧化硅层22的厚度。这里，例如，层30的厚度在10-500之间。
然后，参考图1J，在图1I所示的结构的表面上，即在两个热生长二氧化硅层22和30的表面上制作掺杂多晶硅层32。利用任何传统的工艺，将二氧化硅层22、30和掺杂多晶硅层32图形化为分别用于每个MOSFET42、44的、制作在隔离区18、20的栅极电极40。然后，利用任何传统的工艺，制作掺杂的源极区和漏极区(S，D)，如图所示。
应当注意，MOSFET的阈值电压是互不相同的，因此需要不同的Vt注入来控制不同的阈值电压。因此，在淀积多晶硅层32之前，对结构进行适当剂量的离子注入以设定Vt。因此，需要两种不同的注入，分别用于MOSFET42和44。植入在制作热生长二氧化硅层30之后、淀积掺杂的多晶硅层32之前进行。
其它实施方案属于附属权利要求的宗旨和范围之内。
Claims (26)
1.一种在硅衬底的不同电隔离区制作一对MOSFET的方法，其中每个MOSFET具有不同的栅极氧化物厚度，包括：
在硅衬底的表面部分制作隔离区，该隔离区将硅衬底隔离成不同的电气区域；
在硅衬底表面上生长第一层二氧化硅到预定厚度，二氧化硅层的一部分覆盖隔离区中的第一个，二氧化硅层的另一部分覆盖隔离区中的第二个；
在二氧化硅层上制作无机层，该无机层覆盖硅衬底的隔离区，无机层的第一部分覆盖隔离区中的第一个，无机层的第二部分覆盖隔离区中的第二个；
将无机层图形化为无机掩膜，无机层的第一部分将其下面的硅衬底表面的第一部分暴露出来，同时将无机层的第二部分保留在二氧化硅层的第二部分之上；
利用无机掩膜选择性地去除下面暴露出来的生长二氧化硅层部分；
去除无机掩膜；
在下面暴露出来的硅衬底部分上生长第二层二氧化硅，其厚度不同于第一层二氧化硅的厚度；
将第一和第二二氧化硅层图形化为用于一对MOSFET中的每一个的栅极氧化物。
2.根据权利要求1的方法，其中无机层是氮化硅。
3.根据权利要求2的方法，其中二氧化硅掩膜是用湿法刻蚀去除的。
4.根据权利要求2的方法，其中湿法刻蚀液是热磷酸、氢氟酸和乙二醇溶液或氢氟酸和碳酸丙烯溶液。
5.根据权利要求1的方法，其中无机层是类金刚石碳。
6.根据权利要求5的方法，其中用于去除类金刚石碳的刻蚀是干法刻蚀。
7.根据权利要求5的方法，其中干法刻蚀是氧基干法刻蚀。
8.根据权利要求1的方法，其中无机层是硅。
9.根据权利要求8的方法，其中用于去除硅的刻蚀是湿法刻蚀。
10.根据权利要求9的方法，其中湿法刻蚀液是由2份氢氟酸、15份硝酸和5份CH3COOH或氢氧化钾组成的溶液。
11.根据权利要求1的方法，其中无机层是锗。
12.根据权利要求10的方法，其中刻蚀液是湿法刻蚀液。
13.权利要求12的方法，其中湿法刻蚀液是过氧化氢。
14.一种在硅衬底的不同电隔离区制作一对MOSFET的方法，其中每个MOSFET具有不同的栅极氧化物厚度，包括：
在硅衬底的表面部分制作隔离区，该隔离区将硅衬底隔离成不同的电隔离区；
在硅衬底表面上生长第一层二氧化硅到预定厚度，二氧化硅层的一部分覆盖隔离区中的第一个，二氧化硅层的另一部分覆盖隔离区中的第二个；
在二氧化硅层上制作无机层，该无机层延伸覆盖硅衬底的隔离区，无机层的第一部分覆盖隔离区中的第一个，无机层的第二部分覆盖隔离区中的第二个；
在无机层上制作光刻胶层；
图形化光刻胶层，使其在无机层的第一部分上具有一个窗口，这种光刻胶层覆盖无机层的第二部分；
将无机层图形化为无机掩膜的工艺包括利用刻蚀液接触图形化的光刻胶层，选择性地去除无机层的第一部分，由此将下面的硅衬底表面部分暴露出来，同时保留无机层的第二部分；
去除光刻胶层；
利用无机掩膜选择性地去除生长二氧化硅的暴露部分；
去除无机掩膜；
在下面暴露出来的硅衬底部分上生长第二层二氧化硅，其厚度不同于第一层二氧化硅的厚度；
将第一和第二二氧化硅层图形化为用于一对MOSFET中的每一个的栅极氧化物。
15.根据权利要求14的方法，其中无机层是氮化硅。
16.根据权利要求15的方法，其中二氧化硅掩膜是用湿法刻蚀去除的。
17.根据权利要求16的方法，其中湿法刻蚀液是热磷酸、氢氟酸和乙二醇溶液或氢氟酸和碳酸丙烯溶液。
18.根据权利要求14的方法，其中无机层是类金刚石碳。
19.根据权利要求18的方法，其中用于去除类金刚石碳的刻蚀是干法刻蚀。
20.根据权利要求19的方法，其中干法刻蚀是氧基干法刻蚀。
21.根据权利要求14的方法，其中无机层是硅。
22.根据权利要求21的方法，其中用于去除硅的刻蚀是湿法刻蚀。
23.根据权利要求22的方法，其中湿法刻蚀液是由2份氢氟酸、15份硝酸和5份CH3COOH或氢氧化钾组成的溶液。
24.根据权利要求14的方法，其中无机层是锗。
25.根据权利要求24的方法，其中刻蚀是湿法刻蚀。
26.根据权利要求25的方法，其中湿法刻蚀液是过氧化氢。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/130,324 US6096664A (en) | 1998-08-06 | 1998-08-06 | Method of manufacturing semiconductor structures including a pair of MOSFETs |
| US09/130324 | 1998-08-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1258095A true CN1258095A (zh) | 2000-06-28 |
| CN1153278C CN1153278C (zh) | 2004-06-09 |
Family
ID=22444153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991176111A Expired - Lifetime CN1153278C (zh) | 1998-08-06 | 1999-08-06 | 制造具有不同栅极氧化物厚度的mosfet的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6096664A (zh) |
| EP (1) | EP0978873A1 (zh) |
| JP (1) | JP2000068387A (zh) |
| KR (1) | KR20000017037A (zh) |
| CN (1) | CN1153278C (zh) |
| TW (1) | TW439180B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662696B2 (en) | 2002-10-31 | 2010-02-16 | Renesas Technology Corp. | Method for fabricating semiconductor devices |
| CN113504394A (zh) * | 2021-07-12 | 2021-10-15 | 中国科学院半导体研究所 | 镀膜探针的圆片级制备方法及镀膜探针 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323106B1 (en) * | 1999-09-02 | 2001-11-27 | Lsi Logic Corporation | Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices |
| FR2806834B1 (fr) * | 2000-03-24 | 2003-09-12 | St Microelectronics Sa | Procede de formation de zone isolante |
| US7676142B1 (en) * | 2002-06-07 | 2010-03-09 | Corel Inc. | Systems and methods for multimedia time stretching |
| JP2005353892A (ja) * | 2004-06-11 | 2005-12-22 | Seiko Epson Corp | 半導体基板、半導体装置及びその製造方法 |
| GB201412974D0 (en) * | 2014-07-22 | 2014-09-03 | Plastic Logic Ltd | Protecting transistor array elements against degrading species |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182234A (en) * | 1986-03-21 | 1993-01-26 | Advanced Power Technology, Inc. | Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen |
| EP0610643B1 (en) * | 1993-02-11 | 1997-09-10 | STMicroelectronics S.r.l. | EEPROM cell and peripheral MOS transistor |
| KR0136935B1 (ko) * | 1994-04-21 | 1998-04-24 | 문정환 | 메모리 소자의 제조방법 |
| JPH08130250A (ja) * | 1994-09-05 | 1996-05-21 | Fuji Electric Co Ltd | Ｍｏｓ型集積回路装置の製造方法 |
| US5595922A (en) * | 1994-10-28 | 1997-01-21 | Texas Instruments | Process for thickening selective gate oxide regions |
| US5502009A (en) * | 1995-02-16 | 1996-03-26 | United Microelectronics Corp. | Method for fabricating gate oxide layers of different thicknesses |
| JPH0936243A (ja) * | 1995-07-19 | 1997-02-07 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| US6033943A (en) * | 1996-08-23 | 2000-03-07 | Advanced Micro Devices, Inc. | Dual gate oxide thickness integrated circuit and process for making same |
| TW389944B (en) * | 1997-03-17 | 2000-05-11 | United Microelectronics Corp | Method for forming gate oxide layers with different thickness |
| US5861347A (en) * | 1997-07-03 | 1999-01-19 | Motorola Inc. | Method for forming a high voltage gate dielectric for use in integrated circuit |
-
1998
- 1998-08-06 US US09/130,324 patent/US6096664A/en not_active Expired - Lifetime
-
1999
- 1999-08-03 KR KR1019990031817A patent/KR20000017037A/ko not_active Application Discontinuation
- 1999-08-04 TW TW088113316A patent/TW439180B/zh not_active IP Right Cessation
- 1999-08-04 EP EP99306202A patent/EP0978873A1/en not_active Withdrawn
- 1999-08-04 JP JP11221606A patent/JP2000068387A/ja not_active Withdrawn
- 1999-08-06 CN CNB991176111A patent/CN1153278C/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662696B2 (en) | 2002-10-31 | 2010-02-16 | Renesas Technology Corp. | Method for fabricating semiconductor devices |
| CN113504394A (zh) * | 2021-07-12 | 2021-10-15 | 中国科学院半导体研究所 | 镀膜探针的圆片级制备方法及镀膜探针 |
| CN113504394B (zh) * | 2021-07-12 | 2024-01-23 | 中国科学院半导体研究所 | 镀膜探针的圆片级制备方法及镀膜探针 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068387A (ja) | 2000-03-03 |
| US6096664A (en) | 2000-08-01 |
| EP0978873A1 (en) | 2000-02-09 |
| TW439180B (en) | 2001-06-07 |
| KR20000017037A (ko) | 2000-03-25 |
| CN1153278C (zh) | 2004-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100411191C (zh) | 晶体管及其形成方法 | |
| US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
| US6444528B1 (en) | Selective oxide deposition in the bottom of a trench | |
| KR100445923B1 (ko) | 장치의 분리 영역 형성 이후에 규소의 선택적 에피택셜증착을 사용하는, 변형 규소 씨엠오에스 구조물의 제조 방법 | |
| KR101020811B1 (ko) | 개선된 캐리어 이동도를 구비한 ｆｉｎｆｅｔ과 그 형성방법 | |
| KR100332108B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100332106B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| TWI222221B (en) | Semiconductor device and its fabrication method | |
| CN101138077A (zh) | 横向半导体装置的制造 | |
| JPH04102317A (ja) | 半導体装置の製造方法 | |
| US5872044A (en) | Late process method for trench isolation | |
| TW201227812A (en) | High-k metal gate electrode structures formed by cap layer removal without sacrificial spacer | |
| JPH0870124A (ja) | 炭化珪素半導体装置の製造方法 | |
| KR0172262B1 (ko) | 반도체 소자의 제조방법 | |
| US20070287258A1 (en) | A method of manufacturing gate sidewalls that avoids recessing | |
| TWI364813B (en) | Method for forming a semiconductor device having isolation regions | |
| US6010934A (en) | Method of making nanometer Si islands for single electron transistors | |
| CN1976060A (zh) | 具有介质应力产生区的晶体管及其制造方法 | |
| CN1153278C (zh) | 制造具有不同栅极氧化物厚度的mosfet的方法 | |
| TW200411815A (en) | Method of forming an isolation layer in a semiconductor devices | |
| KR20040008724A (ko) | 반도체소자의 제조방법 | |
| JP2000306994A (ja) | Ｓｏｉ構造の半導体装置及びその製造方法 | |
| US6204517B1 (en) | Single electron transistor memory array | |
| US4470191A (en) | Process for making complementary transistors by sequential implantations using oxidation barrier masking layer | |
| TW434903B (en) | Lateral diffused metal oxide semiconductor transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160708 Address after: German Laura Kan ang 1-12 pyrene Eby Berg City No. Patentee after: Infineon Technologies AG Patentee after: International Business Machines Corp. Address before: Munich, Germany Patentee before: Siemens AG Patentee before: International Business Machines Corp. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040609 |