CN1256766C - 混合模拟组件的电容器制造方法 - Google Patents

Abstract

本发明是提出一种混合模拟组件的电容器制造方法，其是在一半导体基底内形成用以隔绝组件主动区的浅沟渠隔离区域及其上的基本组件时，在用以形成电容器的该浅沟渠隔离区域上形成多晶硅结构，再于其上形成金属硅化物与氮化钛层，以组成电容器的叠层状下电极；接着于下电极表面再形成一介电层及一上电极，使其结合在一起而制作出叠层状电容器结构。本发明是利用叠层状电容器取代习知的立体结构电容器，并藉此增加电容器的表面积而不会影响后续制程，以增加电容器的电容量。

Description

混合模拟组件的电容器制造方法

技术领域

本发明是有关一种半导体组件的制造方法，特别是关于一种以MIM(MetalInsulator Metal)方式制作混合模拟组件(Mixed Mode Analog Device)的电容器的方法。

背景技术

混合模拟组件是为一种在半导体芯片的逻辑区域中，同时具有如放大器、模拟数字转换器等的数字组件以及如正反相器、加法器等的模拟组件的电路，且此混合模拟电路包含有构成组件的金氧半导体(MOS)及电容器。

已知在深次微米半导体制程中制作出的混合模拟组件的电容器结构如图1所示，其是在一半导体基底10中依序形成有浅沟渠隔离区域(STI)12、晶体管栅极结构14、轻掺杂源/漏极区域16、栅极间隙壁18及重掺杂源/漏极区域20等半导体基本组件；之后继续进行自行对准金属硅化物的制程，在该栅极结构14、源/漏极区域20及部份表面形成有钴或钛金属硅化物22，接续在该半导体基底10上沉积一化学气相绝缘层24，然后于其上依序形成一金属层26、一介电层28及一金属层30，以构成一MIM(Metal Insulator Metal)电容器32结构。

由于电容器的电容量是随着电极的表面积增加而增加，并因介电材质具有较高的介电常数，或因介电层的厚度减少，进而形成一种介电性较高的介电层。但是，在不引起介电失效的情形下，介电层厚度的减少容易受到局限，因此习知增加电容量的方法，大多集中于增加电极的表面积，或是使用一较高介电常数的介电层。

为了增加电极的表面积，已知是利用一具有立体结构，如圆柱状结构，或是其它增加高度并以多晶硅为材质的半球形颗粒状(Hemi Spherical Grain，HSG)结构，使作为下电极的金属层的有效面积增加。然而，该圆柱状或多晶硅半球形颗粒状立体结构的下电极，在制造上均具有某些程度上的困难度；且这些方法均会造成下电极高度的增加与周边电路的高度有很大的差异，此种型态高度(topology)的差距使得后续的制造过程的复杂度升高许多，尤其是在微影(Photolithography)制程当中的制程控制将变得难以控制。

因此，本发明是在针对上述的困扰，提出一种混合模拟组件的电容器的制造方法，以解决已知技术的缺失。

发明内容

本发明的主要目的是在提供一种混合模拟组件的电容器制造方法，其是利用MIM方式形成叠层状电容器，以增加电容器电极的表面积，进而提高电容器的电容量。

本发明的另一目的是在提供一种混合模拟组件的电容器制造方法，其是利用叠层状电容器取代立体结构电容器，故可有效降低下层电极高度与周边电路高度的差异，使其无型态高度的差距，以降低后续制程的控制复杂度。

本发明的再一目的是在提供一种可改善组件制程及其复杂度的混合模拟组件的电容器制造方法。

为达到上述的目的，本发明是在一半导体基底中依序形成有浅沟渠隔离区域、栅极结构、源/漏极区域等半导体基本组件，且在用以形成电容器的该浅沟渠隔离区域上形成多晶硅结构；再于半导体基底上依序形成一金属层及一氮化钛层，而后进行一热回火处理以形成金属硅化物，此时该多晶硅结构及其上的金属硅化物与氮化钛层是作为电容器的下电极；接着在半导体基底上依序形成一介电层及一上电极层，其上再形成一图案化光阻层，以露出不属于该电容器范围的该浅沟渠隔离区域及其上的各组件；再以图案化光阻层为屏蔽，去除露出的上电极层、介电层、氮化钛层及未转变成金属硅化物的金属层，而后移除该图案化光阻层，如此即可完成一叠层状电容器。

以下通过具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1为已知制作出的混合模拟组件的电容器结构示意图。

图2(a)至图2(f)为本发明在制作混合模拟组件的各步骤结构剖视图。

具体实施方式

本发明是利用叠层状电容器取代立体结构电容器，以改善已知利用圆柱状或多晶硅半球形颗粒状立体结构的下电极来增加电极的表面积，而造成制程困难及导致后续制程的复杂度升高许多等的缺失，使本发明可在增加电极表面积的时，同时降低后续制程的控制复杂度。

本发明在制作混合模拟组件的流程请参阅图2(a)至图2(f)所示，此制造方法是包括下列步骤：首先，如图2(a)所示，在一半导体基底40内形成有数个浅沟渠隔离区域(shallow trench isolation，STI)42，用以隔绝半导体基底40中的主、被动组件，并有一浅沟渠隔离区域42a是预留作为形成电容器的区域；在半导体基底40上的浅沟渠隔离区域42间形成一晶体管栅极结构44，同时在浅沟渠隔离区域42a上形成有数个多晶硅结构46；并以栅极结构44为屏蔽，对半导体基底40进行一低浓度离子布植，以形成轻掺杂源/漏极区域48；再于栅极结构44及多晶硅结构46的二侧壁旁形成有栅极间隙壁50；接着，以栅极结构44与栅极间隙壁50为屏蔽，对半导体基底40进行一高浓度离子布植，以形成重掺杂源/漏极区域52；而后进行一快速热回火处理，至此半导体基底40上的基本组件已完成。

接着参考图2(b)所示，在该半导体基底上先沉积一钴或钛的金属层54，其厚度是介于50埃()至500埃之间；然后同步(In-Situ)在该金属层54表面再利用化学气相沉积技术形成一氮化钛(TiN)层56，其厚度约在200埃至2000埃之间。接续进行一热回火处理，如图2(c)所示，在经过高温加热处理后，使位于该栅极结构44、源/漏极区域52及该多晶硅结构46表面的金属层54转变成金属硅化物(silicide)58，此时该多晶硅结构46及其上的该金属硅化物58与氮化钛层56是作为电容器的叠层状下电极。其中，氮化钛层56是覆盖于该金属硅化物58上，有助于金属硅化物58于高温回火时稳定形成，亦可同时作为下电极之用。

在作为下电极的金属硅化物58形成之后，即可进行电容器的介电层与上电极的形成步骤。如图2(d)所示，在该半导体基底40上的该氮化钛层56表面是形成一介电层60，其厚度约在50埃至500埃之间，且该介电层60的材质是选自氧化硅、氮化硅、氧化硅/氮化硅、氧化钽(Ta₂O₅)、氧化铪(HfO₂)及氧化锆(ZrO₂)等高介电质材料。再于介电层60表面先后形成一上电极金属层62及一多晶硅缓冲层64，以作为电容器的上电极；其中，此上电极金属层62的厚度是在200埃至2000埃之间，且材质是选自氮化钛、氮化钽(TaN)、钨、硅化钨、钌(Ru)、氧化钌(RuO₂)、铱(Ir)、氧化铱(IrO₂)及铂(Pt)等金属材质；而该多晶硅缓冲层64的厚度则介于500埃至2000埃之间。

然后，在该半导体基底40上是形成一图案化光阻层66，如图2(e)所示，其是覆盖住用以形成电容器的该浅沟渠隔离区域42a及其上的各组件，并露出不属于该电容器范围的该浅沟渠隔离区域42及其上的各组件。以该图案化光阻层66为屏蔽，先利用干蚀刻方式去除露出的该多晶硅缓冲层64、上电极金属层62与介电层60，再利用湿蚀刻方式去除该氮化钛层56及未转变成金属硅化物58的金属层54，此湿蚀刻方式是利用化学溶液，例如氨水及双氧水的水溶液选择性的去除该氮化钛层56及未转变成金属硅化物58的金属层54。完成后即可移除该图案化光阻层66，以得到如图2(f)所示的结构，此时，位于该用以形成电容器的浅沟渠隔离区域42a上，由该多晶硅结构46及其上的金属硅化物58与氮化钛层56所组成的下电极、该介电层60及由该上电极金属层62及一多晶硅缓冲层64所组成的上电极层共同形成一叠层状电容器68结构。

本发明是以MIM方式形成叠层状电容器结构，以取代立体结构电容器，故可有效降低下层电极高度与周边电路高度的差异，使其无型态高度的差距，以降低后续制程的控制复杂度，并同时增加电容器电极的表面积，以增加电容器的电容量。

以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (13)

1、一种混合模拟组件的电容器制造方法，其特征是包括下列步骤：

在一半导体基底中依序形成有数浅沟渠隔离区域、栅极结构、源/漏极区域半导体基本组件，且在用以形成电容器的该浅沟渠隔离区域上是形成有多晶硅结构；

在该半导体基底上先形成一金属层后，再形成一氮化钛层；

进行一热回火处理，使得位于该栅极结构、源/漏极区域及该多晶硅结构表面的金属层转变成金属硅化物，此时该多晶硅结构及其上的该金属硅化物与氮化钛层是作为电容器的下电极；

在该半导体基底上的该氮化钛层表面是形成一介电层；

再于该介电层表面形成一上电极金属层；以及在该上电极金属层表面再形成一缓冲层；形成一图案化光阻层于该半导体基底上，以露出不属于该电容器范围的该浅沟渠隔离区域及其上的各组件；以及

以该图案化光阻层为屏蔽，去除露出的该缓冲层、该上电极金属层、该介电层、该氮化钛层及未转变成金属硅化物的该金属层，而后移除该图案化光阻层，使位于该用以形成电容器的浅沟渠隔离区域上的该下电极、该介电层及该上电极金属层形成一叠层状电容器。

2、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是该金属层的材质是为钛金属或钴金属。

3、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是形成该金属层的厚度是介于50埃至500埃之间。

4、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是该氮化钛层的厚度是介于200埃至2000埃之间。

5、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是该介电层的材质是选自氧化硅、氮化硅、氧化钽、氧化铪及氧化锆高介电质材料。

6、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是该介电层的厚度是介于50埃至500埃之间。

7、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是该上电极金属层的材质是选自氮化钛、氮化钽、钨、硅化钨、钌、氧化钌、铱、氧化铱及铂金属材质。

8、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是该上电极金属层的厚度是介于200埃至2000埃之间。

9、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是该缓冲层是为多晶硅缓冲层。

10、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是该缓冲层的厚度是介于500埃至2000埃之间。

11、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是去除该上电极金属层及该介电层的步骤是以干蚀刻方式去除的。

12、根据权利要求1所述的混合模拟组件的电容器制造方法，其特征是去除该氮化钛层及未转变成金属硅化物的该金属层是利用湿蚀刻方式去除之。

13、根据权利要求12所述的混合模拟组件的电容器制造方法，其特征是该湿蚀刻方式是利用化学溶液选择性的去除该氮化钛层及未转变成金属硅化物的该金属层。

Images