CN1252641C - 包括具有集成的主电容和集成的附加电容的集成电路的数据载体 - Google Patents

Abstract

数据载体(1)包括集成电路(3)，该集成电路(3)包括一个公差被规定的主电容(35)，它被连接到数据载体(1)的线圈(4)，以及该集成电路(3)包括至少一个集成的附加电容(32)，后者可任选地被连接到数据载体(1)的线圈(4)，以便达到主电容(35)与至少一个附加电容(32)的并联切换配置。当主电容(35)的实际实现的电容值按一个因子F被缩小以及所述至少一个附加电容(32)具有主电容(35)的标称电容值的一部分K时，所述至少一个附加电容(32)的可任选的并联安排导致主电容(35)的标称电容值的公差范围的减小。

Description

包括具有集成的主电容和集成的附加 电容的集成电路的数据载体

技术领域

本发明涉及包括一个带有两个线圈端子的线圈和一个集成电路的数据载体，所述集成电路包括集成的主电容，它被连接到集成电路的两个接触点，所述两个接触点的每个接触点通过导电的连线被导电地连接到线圈端子。

本发明还涉及包括线圈端子的模块，线圈可连接到该线圈端子，该模块包括集成电路，所述集成电路包括集成的主电容，后者被连接到集成电路的两个接触点，所述两个接触点中的每个接触点通过导电的连线被导电地连接到线圈端子。

本发明还涉及用于数据载体的集成电路，该数据载体包括具有两个线圈端子的线圈和集成电路，所述集成电路包括集成的主电容，后者被连接到集成电路的两个接触点，所述接触点可以导电地连接到两个线圈端子。

背景技术

在开头段落中描述的、这样的数据载体，诸如在第二段中描述的模块和诸如在第三段中描述的集成电路，已由申请人投入市场，所以是已知的。在已知的实施例中，集成的主电容连同线圈一起被提供来形成谐振电路，用于与通信系统的无接触的通信，集成的主电容的数值处在或多或少的一个较大的公差范围内。集成的主电容的公差范围是由于与制造有关的多个方面的原因而导致的，以及在通信期间在系统性能和数据载体的效能方面起非常重要的作用，这是因为：在一个不同于由主电容和线圈组成的谐振电路的想要的标称谐振频率的谐振频率上，效能会受到严重的影响。这种效能恶化是一个缺点。避免这个问题的可能的措施是分离出或挑选出其谐振电容不具有想要的集成的主电容的电容值的、用于数据载体的集成电路，然而，这导致产出量的减小，这是一个缺点，所以是不希望的。

发明内容

本发明的目的是消除上述的缺点，以及提供改进的数据载体、改进的模块以及改进的用于数据载体的集成电路。

为了达到上述的目的，在开头段落中描述的数据载体的特征在于：

一个数据载体，包括具有第一线圈端子和第二线圈端子的的线圈以及包括根据本发明的集成电路。

为了达到上述的目的，在第二段中描述的那种模块的特征在于：

一种用于数据载体的模块，该模块包括第一模块端子和第二模块端子，线圈的第一线圈端子可连接到该第一模块端子，以及所述线圈的第二线圈端子可连接到该第二模块端子，该模块进一步包括根据本发明的集成电路。

为了达到上述的目的，在第三段中描述的集成电路的特征在于：

一种用于数据载体的集成电路，所述数据载体包括具有第一线圈端子和第二线圈端子的线圈，所述集成电路包括集成的主电容，所述集成的主电容适合与所述线圈一起构成并联谐振电路的一部分，其中所述主电容包括第一电极和第二电极，所述第一电极被连接到该集成电路的第一接触点，以及所述第二电极被连接到该集成电路的第二接触点，其中所述第一接触点通过导电的第一连线可被导电地连接到所述第一线圈端子，以及所述第二接触点通过导电的第二连线可被导电地连接到所述第二线圈端子，集成电路此外包括至少一个集成的附加电容，它被连接到集成电路的至少一个附加接触点，所述至少一个附加接触点通过导电的连线可被导电地连接到所述线圈端子之一。

借助于本发明的特征特性，可以以相对较简单的方式达到：集成的谐振电容的电容值的公差范围可被限制成使得由这个电容确定的谐振频率总是非常接近于想要的标称值。

在按照本发明的实施例中，在下述情形下时是有利的：集成电路包括多个集成的附加电容，每个附加电容包括连接到集成电路的第一附加接触点的第一电极和连接到集成电路的第二附加接触点的第二电极，其中所述第一附加接触点中的每一个通过导电的第一连线可被导电地连接到所述第一线圈端子，以及其中所述第二附加接触点中的每一个通过导电的第二连线可被导电地连接到所述第二线圈端子。这样，可以对集成的主电容的电容值进行非常精确地和精细调谐地确定，以便使其接近于想要的标称值。

在按照本发明的实施例中，在下述情形下时是有利的：集成电路包括多个集成的附加电容，以及其中每个所述附加电容的第一电极被连接到集成电路的相应附加接触点，以及其中每个所述附加电容的第二电极在集成电路中被内部地连接到集成的主电容。这样，只要具有最小数目的附加接触点就足够了。

参照此后描述的实施例将明白本发明的这些和其他方面。

附图说明

在附图中：

图1是按照本发明的一个实施例的数据载体的主要部分的方框图，

图2显示类似于图1的按照本发明的第二实施例的数据载体的一部分。

具体实施方式

图1显示数据载体1。数据载体1被形成来与通信站进行无接触通信，通信站在图1上未示出，因为它对于描述本发明是不重要的。数据载体1包括具有两个端子4A和4B的线圈4，通过它们可以建立以感应的方式与通信系统的通信。

数据载体1还包括模块2。模块2包括两个端子10和15，它们被连接到线圈4的端子4A和4B。模块2还包括集成电路3。集成电路3包括第一接触点20，它通过导电的连线40被导电地连接到模块2的第一模块端子10。集成电路还包括第二接触点25，它通过导电的连线45被导电地连接到模块2的第二端子15。集成电路3还包括处理装置5，后者被连接到集成电路3的两个接触点20和25，以及包括对于与通信系统进行通信所需要的所有的重要的装置。

在集成电路3中，集成的主电容35被并联地连接到集成电路3的两个接触点20和25，该集成的主电容35通过它的两个电极35A和35B中的每个电极被导电地直接连接到两个接触点20和25之一。集成的主电容35连同线圈4一起，构成一个并联谐振电路，它的谐振频率应当相应于在与通信站(未示出)进行通信期间出现的通信信号的频率f0。因为集成的主电容35的电容值具有由制造规定的公差，因而并联谐振电路的谐振频率被规定为同样的公差，这是一个缺点，因此是不希望的。

有利地，集成电路3包括多个集成的附加电容，其中只有第一附加电容32和最后的附加电容31被显示于图1上。在本例中，对于每个附加电容31，32，只提供一个附加接触点23，24。每个附加电容31，32的第一电极31B，32B分别被导电地连接到附加接触点23，24。每个附加电容31，32的第二电极31A，32A在集成电路3内被连接到集成的主电容35，在本例中，连接到集成的主电容35的第二电极35A，这样，第二电极31A和32A也被导电地连接到接触点20，后者则被连接到第二电极35A。

在以下的说明中将说明通过哪一种简单的措施实现限制集成的主电容35的公差范围，而同时并联谐振电路的谐振频率被精确地固定。

此后描述的方法由本发明的特征规定。

在制造模块2或数据载体1时，集成电路3被使用来实现模块2，并且同时使用金属铅框，模块2具有两个端子10和15。

集成电路3的集成的主电容35的标称电容值C_nom被假设是在集成电路3的两个接触点20和25处具有想要的C_nom＝100nF。

电容的制造公差假设为TB＝±10％。集成的主电容35的实际的电容值所以可以被写为：

C_eff＝C_nom±10％                       (1)

这意味着，当不采取特别的测量时，在两个接触点20和25处以及在两个模块端子10和15处分别给出处在上限值C_eff ^OG＝110nF与下限值C_eff ^OG＝90nF之间的实际的电容数值。

还假设，集成电路3的实际的主电容35具有一个这样的电容值，该电容值相对于实际电容值要缩小一个因子F。假设，F＝0.95。然后得到新的实际的电容值：

C_eff*＝C_eff·F＝C_eff·0，95                (2)

考虑电容值的制造公差为TB＝±10％，所以，有以下关系：

$C_{\mathrm{eff}}*=C_{\mathrm{nom}-14.5\%}^{+4.5\%}---\left(3\right)$

换句话说，这意味着，在测量集成的主电容35的电容值的情形下，要考虑在两个接触点20和25处介于上限值C_eff ^*OG＝104.5nF与下限值C_eff ^*UG＝85.5nF之间的实际的电容值的起伏。

在制造模块2和数据载体1期间，要测量集成的主电容35的电容值。当在两个接触点20和25处的这个电容值降低到低于电容值的门限值CS时，第一附加电容32的第一电极32B通过导电的连线44从集成电路的附加的端子24被导电地连接到第二模块端子15。因为第一附加电容32的第二电极32A被内部地连接到集成的主电容35，所以提供了集成的主电容32与第一附加电容32的并联安排。第一附加电容32具有集成的主电容35的标称电容值的一部分。例如，假设第一附加电容32具有数值ΔC₁，即：

ΔC₁＝C_nom·0,1＝100nF·0,1＝10nF.

在假设的与其相关的这些条件下，得到的是新的下限值：

C_eff ^*UG＝85,5nF+10nF＝95,5nF

而不是先前在测量中确定的85.5nF的下限值。例如，门限值CS被固定在CS＝94.5nF。

最后，通常，集成的主电容35的电容值相对于集成的主电容35的标称电容值缩小一个因子F(0＜F＜1)，从而导致上限公差范围的受限制和下限公差范围的扩展。由于附加电容的并联安排(其电容值ΔC₁是集成的主电容35的标称电容值的一部分K)，从而达到对下限公差范围的限制(如果必要的话)。在所阐述的例子中，根据上述的过程能够实现：在两个模块端子10和15处实际的电容值只有±4.5％的公差范围，即，由于第一附加电容32的可任选的并联安排取决于所测量出的电容值超过还是低于固定的门限值CS。

对于附加电容的并联安排的以下的关系式作为例子在下面给出：

C_eff*＝(C_nom±n％)·F                    (4)

ΔC＝C_nom·K                             (5)

$F=\frac{(G+100)}{(100+n)}---\left(6\right)$

$K=\frac{n\·F}{100}-\frac{G}{100}-F+1---\left(7\right)$

在这些关系式中，G代表想要的公差范围(以％计)，以及n代表制造规定的公差范围(以％计)。G可以在上限n和下限G_UG之间适当地被选择，其中对于G_UG，有下式：

$G_{\mathrm{UG}}=\frac{100\·n}{200+n}---\left(8\right)$

对于门限值CS，有下式：

CS＝C_off*^OG-ΔC                      (9)

应当指出，与主电容一样，附加电容可能具有也应当加以考虑的制造规定的公差。

本领域技术人员将会看到，对于预期的受限制的公差范围，可以不仅通过使用第一附加电容32而且也通过使用多个附加电容(例如最后的附加电容31)来达到改进。类似于此前描述的过程，多个附加电容因此可以通过与集成的主电容的可任选的并联安排而被附加上，正如借助于由图1的点划线表示的导电的连线所指示的。附加电容的电容值C可被选择为很不相同，以使得能通过适当地选择附加电容的最优选的数值，从而导致总的最佳电容值，这样，可以达到具有满意的传输特性的最佳条件。

图2的数据载体1是对于如图1所示的数据载体1的修正，其中也提供附加电容31和32，但它的第二电极31A和32A没有被内部地连接到集成的主电容35的第二电极35A，而是被连接到集成电路3的两个分开的附加接触点21和22。

Claims (10)

1.一种用于数据载体(1)的集成电路(3)，所述数据载体(1)包括具有第一线圈端子(4A)和第二线圈端子(4B)的线圈(4)，所述集成电路(3)包括集成的主电容(35)，所述集成的主电容(35)适合与所述线圈(4)一起构成并联谐振电路的一部分，其中所述主电容(35)包括第一电极(35A)和第二电极(35B)，所述第一电极(35A)被连接到该集成电路(3)的第一接触点(20)，以及所述第二电极(35B)被连接到该集成电路(3)的第二接触点(25)，其中所述第一接触点(20)通过导电的第一连线(40)可被导电地连接到所述第一线圈端子(4A)，以及所述第二接触点(25)通过导电的第二连线(45)可被导电地连接到所述第二线圈端子(4B)，集成电路(3)此外包括至少一个集成的附加电容(32)，它被连接到集成电路(3)的至少一个附加接触点(23，24；21，22，23，24)，所述至少一个附加接触点(23，24；21，22，23，24)通过导电的连线(44，46；41，44)可被导电地连接到所述线圈端子(4B；4A，4B)之一。

2.如权利要求1中要求的集成电路(3)，其中集成电路(3)包括多个集成的附加电容(31，32)，每个附加电容包括连接到集成电路(3)的第一附加接触点(22，21)的第一电极(31A，32A)和连接到集成电路(3)的第二附加接触点(23，24)的第二电极(31B，32B)，其中所述第一附加接触点(22，21)中的每一个通过导电的第一连线(41)可被导电地连接到所述第一线圈端子(4A)，以及所述第二附加接触点(23，24)中的每一个通过导电的第二连线(44)可被导电地连接到所述第二线圈端子(4B)。

3.如权利要求1中要求的集成电路(3)，其中集成电路(3)包括多个集成的附加电容(31，32)，以及其中每个所述附加电容(31，32)的第一电极(31B，32B)被连接到集成电路(3)的相应附加接触点(23，24)，以及其中每个所述附加电容(31，32)的第二电极(31A，32A)在集成电路(3)中被内部地连接到集成的主电容(35)。

4.如权利要求1中要求的集成电路(3)，其中该至少一个集成的附加电容的电容值是集成的主电容(35)的标称电容值的一部分(K)。

5.如权利要求2或权利要求3中要求的集成电路(3)，其中所述多个集成的附加电容的每一个的电容值是集成的主电容(35)的标称电容值的一部分(K)。

6.一种数据载体(1)，包括具有第一线圈端子(4A)和第二线圈端子的(4B)的线圈(4)以及包括如权利要求1-5中之一要求的集成电路(3)。

7.一种用于数据载体(1)的模块(2)，该模块(2)包括第一模块端子(10)和第二模块端子(15)，线圈(4)的第一线圈端子(4A)可连接到该第一模块端子(10)，以及所述线圈(4)的第二线圈端子(4B)可连接到该第二模块端子(15)，该模块(2)进一步包括如权利要求1-5中之一要求的集成电路(3)。

8.一种产生用于数据载体(1)的模块(2)的方法，所述数据载体(1)包括具有第一线圈端子(4A)和第二线圈端子(4B)的线圈(4)，该方法包括下列方法步骤：

为该数据载体(1)提供一个集成电路(3)，所述集成电路(3)包括集成的主电容(35)，所述集成的主电容(35)适合与所述线圈(4)一起构成并联谐振电路的一部分，其中所述主电容(35)包括第一电极(35A)和第二电极(35B)，所述第一电极(35A)被连接到该集成电路(3)的第一接触点(20)，以及所述第二电极(35B)被连接到该集成电路(3)的第二接触点(25)，其中所述第一接触点(20)通过导电的第一连线(40)可被导电地连接到所述第一线圈端子(4A)，以及所述第二接触点(25)通过导电的第二连线(45)可被导电地连接到所述第二线圈端子(4B)，集成电路(3)此外包括至少一个集成的附加电容(32)，它被连接到集成电路(3)的至少一个附加接触点(23，24；21，22，23，24)，所述至少一个附加接触点(23，24；21，22，23，24)通过导电的连线(44，46；41，44)被可导电地连接到所述线圈端子(4B；4A，4B)之一；

测量为并联谐振电路的一部分的该主电容(35)的电容值，

如果所测量的该主电容(35)的电容值低于该主电容(35)的电容值的门限值(CS)，则在该至少一个集成的附加电容(32)的第一端子(24)与该主电容(35)的第一端子之间建立至少一个导电连接。

9.如权利要求8中要求的方法，其中该方法的测量和建立步骤被重复进行，直到所测量的该主电容(35)的电容值等于或高于该主电容(35)的电容值的门限值(CS)为止。

10.一种产生数据载体(1)的方法，该方法包括以下方法步骤：

通过执行按照权利要求8或9的产生模块(2)的方法来产生一个模块(2)；

提供具有第一线圈端子(4A)和第二线圈端子(4B)的线圈(4)。

Images